JPS60130207A - 電力利得制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、多段増幅器の電力利得を入来する並列ディジ
タル信号によって制御する電力利得制御力式に関するも
のである。

例えば自動車電話のような移動通信において用いられる
無線通信装置においては、無線部（送受信部）と制御部
があり、制御部からのディジタル信号による制御信号に
よって無線部は制御される。

例えば、通信する相手方との距離の遠近によって送信部
における電力増幅器の利得を可変制御することが必要に
なるが、このような場合、制御部からのディジタル信号
（制御信号）によって電力増幅器の利得を自動的に制御
することが行なわれる。

また微小電力を増幅する場合には、複数段の電力増幅器
を直列接続した多段増幅器が使用される。

このような次第で、制御信号（ディジタル信号）によっ
て多段増幅器の電力利得を制御する電力利得制御方式が
用いられることがあるが、本発明はかかる電力利得制御
方式に関するものである。

〔従来技術とその問題点〕

第１図はかかる電力利得制御方式の従来例を示すブロッ
ク図である。同図において、１は大刀端子、２〜４はそ
れぞれ電力増幅器、５は出力端子、６・〜８はそれぞれ
バイアス電圧制御回路、９は電源端子、１０〜１２はデ
ィジタル信号端子、１５〜１４はそれぞれＤ／Ａ変換器
である。

端子１０〜１２に入力されるディジタル信号（本例では
並列６ビツト）はそれぞれＤ／Ａ変換器１３〜１５によ
ってアナログ信号に変換され、このアナログ信号がバイ
アス電圧制御回路６〜８の各々へ入力され、それらから
出力されるバイアス電圧を制御し、それによって電力増
幅器２〜４の各々の増幅利得が制御される。

なお、Ｄ／Ａ変換器１６〜１５の各々の変換特性を異な
らせておけば、端子１０〜１２からの同じディジタル信
号を入力されても、異なったレベルのアナログ信号を出
力することが出来、従ってバイアス電圧制御回路６〜８
の各々から出力されるバイアス電圧の大きさも相互に異
ならせ、ひいては電力増幅器２〜４の各々の増幅利得を
異ならせることが出来る。

第１Ａ図は第１図におけるＤ／Ａ変換器１３〜１５（何
れも皆同じ回路構成であるが）の具体例を示す回路図で
ある。同図において、０Ｐは演算増幅器、Ｒ１−Ｒ３は
帰還抵抗、である。

帰還抵抗Ｒ，〜Ｒ３の各抵抗値を調節するととにより、
Ｄ／Ａ変換特性を可変できるものである。

すなわち、帰還抵抗を調節すれば、端子１０〜１２に印
加される同じ３ビツトの並列ディジタル信号に対し、異
なったレベルをもつアナログ信号を出力することができ
る。そこで、第１図におけるＤ／Ａ変換器１６〜１５と
しては、それぞれ独自に帰還抵抗の値を調節して用いて
いるわけである。

第１Ｂ図は第１図におけるバイアス電圧制御回路６〜８
（何れも皆同じ回路構成であるが）の具体例を示す回路
図である。同図においてｒ１〜ｒ５はそれぞれ抵抗、Ｔ
ｒｉ　ｐ　Ｔｒｚはそれぞれトランジスタである。

動作を説明する。Ｄ／Ａ変換器１３からのアナログ信号
が端子ａ、低抵抗３を介してトランジスタＴｒ２のベー
スへ入力されると、該トランジスタＴｒ２はオンに転じ
る。そこで電源端子９から端子Ｃ１抵抗ｒ１、トランジ
スタ’ｒｒ２、抵抗ｒ５を経てアースへ電流が流れ、抵
抗ｒ１において該電流による電圧降下を生じる。このた
めトランジスタＴｒ１もオンに転じ、電源端子９からの
電源電圧はトランジスタＴ目、端子すを経てバイアス電
圧として電力増幅器２へ供給される。

Ｄ／Ａ変換器１３から端子ａを介して入力されるアナロ
グ信号のレベルに応じて、オン時のトランジスタＴｒｉ
のエミッタ・コレクタ間電圧降下ΔＶの大きさが異なる
ので、それに応じて異なったノくイアスミ圧を電力増幅
器２へ供給することができる。

以上、説明したように、従来の電力利得制御方式は、複
数個のＤ／Ａ変換器を用いるなどして回路構成が複雑で
あり、コストが高いという欠点があった。

〔発明の目的〕

本発明は上述の如き従来技術の欠点を除去するためにな
されたものであり、従って本発明の目的は、回路構成が
簡素であってコストの低床な電力利得制御方式を提供す
ることにある。

〔発明の要点〕

本発明の要点は、多段増幅器の電力利得を入来する並列
ディジタル信号によって制御する電力利得制御方式にお
いて、直列接続された複数段の電力増幅器と、入力ディ
ジタル信号の論理値に従って異なるバイアス電圧を対応
する電力増幅器にそれぞれ供給する複数個のバイアス電
圧制御回路とを具備し、前記各電力増幅器はその供給さ
れるバイアス電圧に対してとり得る増幅利得を相互に異
なり得るものとした点にある。

〔発明の実施例〕

次に図を参照して本発明の詳細な説明する。

第２図は本発明の一実施例を示すブロック図である。同
図において、第１図におけるのと同じ符号は同じものを
示す。そのほか、２ａ〜４ａはそれぞれ電力増幅器であ
る。

バイアス電圧制御回路６〜８は、皆同じ回路構成であり
、第１Ｂ図を参照して説明した通りの回路を用いること
が出来る。ただこの場合は、第１であるから、これに対
し、レベルの異なった二つのバイアス電圧が選択的に端
子すから電力増幅器２ａへ供給されることになる。論理
信号ｕ１″″としては例えば５■を、また論理信号ｕ０
”としては０■を用いる。

電力増幅器２ａにおいては、入力端子ａに論理′“０”
を印加されたバイアス電圧制御回路６の出力端子すから
供給されるバイアス電圧に対しては、増幅利得が１０ｄ
Ｂであり、同様に、入力端子ａに論理ａｔ　１ｊｊが印
加された場合には、増幅利得が５ｄＢであって、その間
の利得差ΔＧが５ｄＢであるよ５に、電力増幅器２ａは
設計されているものとする。

同様に電力増幅器３ａＶＣおいては、入力端子ａに論理
゛′０”が印加されたときは、増幅利得が１５ｄＢであ
り、入力端子ａに論理ａｔ　１　ｐｐが印加された場合
には増幅利得が５ｄＢであつ゛〔、その間の利得差ΔＧ
は１０ｄＢであるように、電力増幅器３ａは設計されて
いるものとする。

また電力増幅器４ａにおいては、入力端子ａに論理″０
″′が印加されたとき、増幅利得が１５ｄＢであり、入
力端子ａに論理″１″′が印加されたとき、増幅利得が
ＯｄＢであって、その間の利得差ΔＧは１５ｄＢである
ように、電力増幅器４ａは設計されているものとする。

以上のように仮定したとすると、ディジタル信号入力端
子１０〜１２に印加される６ビツトのディジタル信号ｄ
ｉ（０，０，０）のときは、増幅器２ａ〜４ａから成る
多段増幅器の全体利得は（１０＋１５＋１５＝４０）ｄ
Ｂとなり、またディジタル信号が（１，１，１）のとき
は、全体利得は（５＋５＋（］＝１０）ｄＢとなり、そ
の間３０ｄＢの低下となる。３ビツトのディジタル信号
における論理値の組合せは８通りあるが、これに応じて
、上述の多段増幅器においては、その全体利得を５ｄＢ
単位で低下させることが出来る。

各電力増幅器における２段階の利得の選び方は上述の例
に限ることなく、任意であることは述べるまでもない。

〔発明の効果〕

以上説明したように、本発明によれば、ディジタル制御
信号により一定の単位幅をもって増幅利得を増減するこ
とのできる電力利得制御方式を、Ｄ／Ａ変換器等を用い
ることにく、簡素な回路構成によりコスト低摩に提供で
きるという利点がある。

【図面の簡単な説明】

第１図は電力利得制御方式の従来例を示すブロック図、
第１Ａ図は第１図におけるＤ／Ａ変換器の具体例を示す
回路図、第１Ｂ図は第１図におけるバイアス電圧制御回
路の具体例を示す回路図、第２図は本発明の一実施例を
示すブロック図、である。 符号説明 １・・・・・・信号入力端子、２，５，４・・・・・・
増幅器、５・・・・・・信号出力端子、６，７，８・・
・・・・電圧制御回路、９・・・・・・電源端子、ｌ　
０，１１，１２・・・・・・ディジタル信号入力端子、
１３，１４，１５・・・・・・Ｄ／Ａ変換器代理人　弁
理士　並　木　昭　夫 代理人　弁理士　松　崎　清 ニ４Ｔ　ｌ　図 第１Ａ図 ３ 第１８図 ２へ 第　２　図

Claims (1)

【特許請求の範囲】
1. １）多段増幅器の電力利得を入来する並列ディジタル信
   号によって制御する電力利得制御方式において、直列接
   続された複数段の電力増幅器と、入力ディジタル信号の
   論理値に従って異なるバイアス電圧を対応する電力増幅
   器にそれぞれ供給する樵数個のバイアス電圧制御回路と
   を具備し、前記各電力増幅器はその供給されるバイアス
   電圧に対してとり得る増幅利得を相互に異なり得るもの
   としたことを特徴とする電力利得制御方式。