KR20050122693A - 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치 - Google Patents

개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치 Download PDF

Info

Publication number
KR20050122693A
KR20050122693A KR1020040048315A KR20040048315A KR20050122693A KR 20050122693 A KR20050122693 A KR 20050122693A KR 1020040048315 A KR1020040048315 A KR 1020040048315A KR 20040048315 A KR20040048315 A KR 20040048315A KR 20050122693 A KR20050122693 A KR 20050122693A
Authority
KR
South Korea
Prior art keywords
channel
light emitting
organic light
pixel circuit
semiconductor layer
Prior art date
Application number
KR1020040048315A
Other languages
English (en)
Other versions
KR100658288B1 (ko
Inventor
최웅식
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040048315A priority Critical patent/KR100658288B1/ko
Publication of KR20050122693A publication Critical patent/KR20050122693A/ko
Application granted granted Critical
Publication of KR100658288B1 publication Critical patent/KR100658288B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 패널 내의 트랜지스터의 균일도를 향상시켜 화질을 개선한 화소 회로 및 이를 채용한 유기 발광 표시장치에 관한 것이다. 본 발명에 따른 화소 회로는 선택 신호에 응답하여 데이터 신호를 전달하는 스위칭 소자와, 전달된 데이터 신호에 상응하는 전압을 저장하는 캐패시터, 그리고 캐패시터에 저장된 전압에 상응하는 전류를 유기 발광 소자에 공급하는 구동 트랜지스터를 포함하며, 구동 트랜지스터는, 십자가 모양의 채널과 이 채널의 인접한 두 끝단에 각각 접속되는 제1 및 제2 소오스와, 제1 및 제2 소오스와 마주하는 두 끝단에 각각 접속되는 제1 및 제2 드레인을 가지는 반도체층과, 절연층을 사이에 두고 채널과 마주하는 게이트를 구비하는 것을 특징으로 한다.

Description

개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기 발광 표시장치{Pixel circuit and organic light emitting display having an improved transistor structure}
본 발명은 트랜지스터, 화소 회로 및 유기 발광 표시장치에 관한 것으로, 보다 상세하게는 패널 내의 구동 트랜지스터의 균일도를 높여 표시장치의 화질을 개선하는 화소 회로 및 유기 발광 표시장치에 관한 것이다.
일반적으로 액티브 매트릭스(active matrix)형 유기 발광 표시장치는 패널 내에 박막 트랜지스터(thin film transistor; 이하, "TFT"라고 함) 어레이(array)를 포함한다. 또한 액티브 매트릭스형 유기 발광 표시장치는 적색, 녹색, 청색, 또는 백색을 표시하는 화소 내에 적어도 2개의 박막 트랜지스터를 구비한다. 이들 박막 트랜지스터는 각 화소의 동작을 제어하는 스위칭 트랜지스터 및 유기 발광 소자를 구동시키는 구동 트랜지스터로 이루어진다.
한편, 액티브 매트릭스형 유기 발광 표시장치 내의 패널 내에서 구동 트랜지스터의 특성에 대한 균일도가 떨어지면, 패널 내에 랜덤 무라(ramdom mura)가 증가하고, 제조 공정에 따라 엑시머 레이저 어닐링(excimer laser annealing: ELA) 라인에 따른 무라가 나타나 화질이 떨어지는 중대한 요인이 된다.
통상 구동 트랜지스터의 특성에 대한 불균일은 엑시머 레이저 어닐링의 특성에 기인하는 데 폴리 실리콘 TFT를 만들기 위해 사용하는 ELA는 그 자체의 특성상 ELA의 진행 방향과 ELA 빔 내에 불균일한 에너지가 분포한다. 이것은 패널 내의 구동 TFT에 대한 불균일도를 높인다.
이를 위해, 종래의 액티브 매트릭스형 표시장치에서는 ELA에 의한 TFT 패널의 불균일도를 개선하기 위한 방법으로 여러 가지 보상회로를 각각의 화소 회로에 적용하여 구동 트랜지스터의 문턱 전압을 보상한다. 이러한 방법을 통해, 종래의 액티브 매트릭스형 표시장치에서는 화질 개선을 시도하고 있다.
그러나, 상술한 종래 기술을 이용하면, 화소를 복잡하게 만들고 개구율을 떨어뜨리며, 복잡한 화소 구조에 의해 수율이 감소된다는 문제점이 있다.
따라서, 본 발명은 상술한 종래의 문제점을 해결하기 위해 도출된 것으로, 본 발명의 목적은 ELA의 불균일에 의해 TFT의 채널의 특정 부위에 결함 상태 밀도(Density of defect state)가 증가하여도 그 채널 부위를 제외한 다른 채널 부위로 전류 패스가 형성되어 전체적인 전류 흐름을 일정하게 유지할 수 있는 박막 트랜지스터를 제공하는 것이다.
본 발명의 다른 목적은 십자가 모양의 채널을 구비한 박막 트랜지스터를 채용하여 화질을 개선시킨 화소 회로 및 유기 발광 표시장치를 제공하는 것이다.
상술한 목적으로 달성하기 위하여, 본 발명의 일 측면에 따르면, 선택 신호에 응답하여 데이터 신호를 전달하는 제1 스위칭 소자와, 전달된 데이터 신호에 상응하는 전압을 저장하는 커패시터, 및 커패시터에 저장된 전압에 상응하는 전류를 유기 발광 소자에 공급하는 구동 트랜지스터를 포함하며, 구동 트랜지스터는, 십자가 모양의 채널과 상기 채널의 인접한 두 끝단에 각각 접속되는 제1 및 제2 소오스 그리고 채널의 나머지 두 끝단에 접속되는 드레인을 가지는 반도체층, 및 절연층을 사이에 두고 상기 채널과 마주하는 게이트를 구비하는 유기 발광 표시장치의 화소 회로가 제공된다.
본 발명의 다른 측면에 따르면, 데이터 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 그리고 이웃하는 두 데이터선과 이웃하는 두 주사선에 의해 정의되는 화소 영역에 형성되며, 상술한 화소 회로를 포함하는 유기 발광 표시장치가 제공된다.
본 발명의 또 다른 측면에 따르면, 절연 기판 상에 형성되며, 십자가 모양의 채널과, 상기 채널의 제1 끝단 및 상기 제1 끝단에 인접한 제2 끝단에 각각 접속되는 제1 및 제2 소오스, 그리고 상기 제1 및 제2 끝단과 마주하는 제3 및 제4 끝단에 각각 접속되는 제1 및 제2 드레인을 구비하는 반도체층, 상기 채널에 접하여 형성되는 절연층, 및 절연층을 사이에 두고 채널과 마주하는 게이트를 포함하며, 제1 및 제2 소오스는 전기적으로 접속되고, 제1 및 제2 드레인은 전기적으로 접속되는 트랜지스터가 제공된다.
바람직한 일 실시예에서, 반도체층은 폴리 실리콘층으로 형성된다.
또한, 반도체층은 비정질 실리콘층을 결정화하는 결정화 공정에 의해 형성된다.
또한, 결정화 공정은 엑시머 레이저 어닐링 공정을 포함한다.
또한, 채널은 제1 및 제2 소오스와 제1 및 제2 드레인 사이에 형성되는 적어도 두 개의 전류 패스를 포함한다.
또한, 제1 및 제2 소오스는 전기적으로 접속되며, 제1 및 제2 드레인도 전기적으로 접속된다.
또한, 데이터 신호는 전압 또는 전류이다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다
도 1은 본 발명의 제1 실시예에 따른 구동 트랜지스터에 대한 평면도이다. 도 2는 본 발명의 제1 실시예에 따른 구동 트랜지스터에 고밀도의 결함부가 형성된 경우를 설명하기 위한 평면도이다. 그리고, 도 3은 도 1의 Ⅲ-Ⅲ선을 따라 취한 구동 트랜지스터의 단면도이다.
도 1 내지 도 3을 참조하면, 구동 트랜지스터(100)는 절연 기판(110) 상에 형성된 반도체층(120), 반도체층(120) 상에 형성된 절연층(130), 그리고 절연층(130)을 사이에 두고 반도체층(120) 내의 채널(122)과 마주하는 게이트 또는 게이트 전극(140)을 포함한다. 이러한 구동 트랜지스터(100)는 게이트 전극(140)에 인가되는 전압에 따라 소정의 채널(122)을 형성한다. 채널(122)은 소정의 전류가 흐를 수 있는 통로가 된다.
반도체층(120)은 채널(122), 제1 소오스(124a), 제2 소오스(124b), 제1 드레인(126a) 및 제2 드레인(126b)을 포함한다. 제1 및 제2 소오스(124a, 124b)는 십자가 모양의 채널(122)의 인접한 두 끝단에 각각 접속되고, 제1 및 제2 드레인(126a, 126b)은 제1 및 제2 소오스(124a, 124b)와 마주하는 두 끝단에 각각 접속된다. 예를 들면, 채널(122)은 가로 방향과 세로 방향의 두 개의 전류 패스(A, B)를 형성하도록 십자가 모양으로 형성된다. 이러한 십자가 모양은 반도체층(120)을 ELA 공정을 통해 형성하는 경우, ELA 특성의 불균일로 인해 트랜지스터의 채널 내에서 하나의 전류 패스 상의 특정 부위에 결함 상태 밀도가 증가하는 경우에도 전체적으로 일정한 전류 흐름을 유지할 수 있게 한다.
또한, 반도체층(120)은 폴리 실리콘층으로 형성된다. 이때 폴리 실리콘층은 비정질 실리콘을 결정화하는 엑시머 레이저 어닐링 공정 등의 결정화 공정에 의해 형성될 수 있다.
반도체층(120)의 상부에는 절연층(130)이 형성된다. 절연층(130)은 제1 및 제2 소오스(124a, 124b)와 제1 및 제2 드레인(126a, 126b)을 각각 노출시키는 제1, 제2, 제3 및 제4 콘택홀(152a, 152b, 162a, 162b)을 포함한다. 그리고, 절연층(130)의 상부에는 게이트 전극(140), 소오스 전극(150), 및 드레인 전극(160)이 형성된다. 소오스 전극(150)은 제1 및 제2 콘택홀(152a, 152b)을 통해 제1 및 제2 소오스(124a, 124b)에 각각 접속된다. 드레인 전극(160)은 제3 및 제4 콘택홀(162a, 162b)을 통해 제1 및 제2 드레인(126a, 126b)에 각각 접속된다. 여기서, 게이트 전극(140)의 일단(게이트)은 절연층(130)을 사이에 두고 채널(122)과 마주하도록 형성된다. 상기 구조의 상부에는 필요에 따라 보호막이나 절연막(170)이 추가적으로 형성될 수 있다.
상술한 구성에 의해, 본 발명은 채널 내의 특정 부위에 결함 상태 밀도가 증가하는 경우에도, 구동 트랜지스터의 전류 흐름을 일정하게 유지할 수 있다. 다시 말해서, 도 2에 나타낸 바와 같이, 본 발명은 채널 내에 고밀도의 결함부(123)가 발생되어 하나의 전류 패스(A)가 불량한 경우에도, 또 다른 전류 패스(B)를 통해 전체적인 전류 흐름을 일정하게 유지할 수 있는 구동 트랜지스터를 제공한다.
한편, 상술한 실시예에서는 코플래너 구조 또는 상부 게이트 구조의 박막 트랜지스터에 대하여 설명하였다. 하지만, 본 발명은 그러한 구성으로 한정되지 않고 스태거드 구조나 하부 게이트 구조 등의 다른 구조에도 적용할 수 있다. 예를 들면, 본 발명은, 채널 내에 절연섬이 형성되어 적어도 2개의 채널 패스를 갖음으로써, ELA 특성 등에 의해 특정 부위에 결함 상태 밀도가 증가하는 경우에도 전체적인 전류 흐름을 유지할 수 있는 다양한 구조의 박막 트랜지스터에 적용가능하다.
다음은 상술한 구동 트랜지스터를 채용한 유기 발광 표시장치용 화소 구조에 대하여 설명한다. 도 4는 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용한 화소에 대한 레이아웃 도면이다. 도 4의 레이아웃에 대한 회로도가 도 7의 유기 발광 표시장치의 화소 영역 내에 도시되어 있다.
도 4를 참조하면, 화소(400)는 스위칭 트랜지스터(440), 캐패시터(capacitor; 450), 구동 트랜지스터(460), 및 유기 발광 소자(organic light emitting device: OLED; 470)를 포함한다. 스위칭 트랜지스터(440) 및 구동 트랜지스터(460)는 박막 트랜지스터로 구현될 수 있으며, 각각 게이트, 소오스 및 드레인을 가진다. 캐패시터(450)는 제1 단자 및 제2 단자를 가진다.
스위칭 트랜지스터(440)는 주사선(410)에서 연장된 게이트, 제1 콘택홀(422)을 통해 데이터선(420)에 접속되는 소오스, 그리고 제2 콘택홀(454)을 통해 상부 전극(452)의 일단에 접속되는 드레인을 포함한다. 스위칭 트랜지스터(440)는 주사선(410)에 인가되는 주사 신호에 따라 데이터선(420)에 인가되는 데이터 신호를 샘플링(sampling)하기 위해 이용된다.
캐패시터(450)는 제3 콘택홀(432)를 통해 전원전압선(430)에 연결되는 상부 전극(452)과 스위칭 트랜지스터(440)의 반도체층과 함께 패터닝되는 하부 전극(456)으로 이루어진다. 여기서, 상부 전극(452)은 캐패시터(450)의 제1 단자가 되고 하부 전극(456)은 제2 단자가 된다. 캐패시터(450)는 스위칭 트랜지스터(440)가 온 상태인 기간 동안에 데이터선(420)에 인가되는 데이터 신호에 상응하는 전압을 저장하고, 스위칭 트랜지스터(440)가 오프 상태인 기간 동안에, 저장된 전압을 유지하는 기능을 수행한다. 이러한 과정에 의해, 캐패시터(450)에는 화소에서 표시하고자 하는 계조가 프로그래밍된다.
구동 트랜지스터(460)는 상부 전극(452)의 타단에 연결되는 게이트 전극(462)과, 십자가 모양으로 형성된 채널(464)과, 제4 콘택홀(434a)을 통해 전원전압선(430)에 연결되는 제1 소오스(466a), 제5 콘택홀(435)을 통해 전원전압선(430)에 연결된 소오스 전극(434)에 제6 콘택홀(434b)을 통해 연결되는 제2 소오스(466b), 제7 콘택홀(438a)을 통해 드레인 전극(436)의 일단에 연결되는 제1 드레인(468a), 그리고 제8 콘택홀(438b)을 통해 드레인 전극(436)의 타단에 연결되는 제2 드레인(468b)을 포함한다. 구동 트랜지스터(460)는 캐패시터(450)의 제1 단자와 제2 단자 사이에 걸린 전압에 상응하는 전류를 유기 발광 소자에 공급하는 기능을 수행한다.
상술한 구성에 의하면, 유기 발광 표시장치의 화소 회로에 있어서, 구동 트랜지스터(460)의 채널(464) 내의 하나의 전류 패스 상의 특정 부위에 고밀도의 결함부가 형성되는 경우에도 전체적으로 전류 흐름을 일정하게 유지하여 패널 내의 구동 트랜지스터의 특성 균일도를 높여 화질을 향상시킨다.
유기 발광 소자(470)는 제9 콘택홀(474)을 통해 드레인 전극(436)에 연결되는 제1 전극(472)과, 제1 전극(472) 상에 형성되는 유기 박막(476), 그리고 유기 박막(476) 상에 형성되는 제2 전극(미도시)을 포함한다. 여기서, 제1 전극(472)은 애노드 전극을 포함하고, 제2 전극은 캐소드 전극을 포함한다. 캐소드 전극은 ITO 전극(Indium Tin Oxide)으로 형성될 수 있다.
유기 박막(476)은 제1 전극(472)과 제2 전극으로부터 전자와 전공의 주입 특성을 향상시키기 위해 발광층(emitting layer)의 양측에 정공 주입층(hole injecting layer) 및 전자 주입층(electron injecting layer)을 포함하는 다층 구조로 이루어진다. 또한, 유기 박막(476)은 유기 발광 소자의 발광 특성을 향상시키기 위해 전자 수송층(electron transporting layer), 정공 수송층(hole transporting layer), 정공 저지층(hole blocking layer) 등을 선택적으로 포함할 수 있다.
상술한 구성에 의해, 유기 발광 소자(470)는 구동 트랜지스터(460)에 의해 공급되는 전류에 상응하여 소정의 휘도로 발광한다.
한편, 상술한 실시예에서는 P-타입의 스위칭 트랜지스터와 구동 트랜지스터를 예를 들어 설명하였다. 하지만, 본 발명은 그러한 구성으로 한정되지 않고, N-타입의 트랜지스터를 이용하여 구현할 수 있다.
또한, 상술한 실시예에서는 화소 회로 내에 하나의 스위칭 트랜지스터와 하나의 구동 트랜지스터를 포함한 경우에 대하여 설명하였지만, 본 발명은 그러한 구성으로 한정되지 않는다. 예를 들면, 본 발명에 따른 화소 회로는 적어도 두 개의 구동 트랜지스터나 적어도 두 개의 스위칭 트랜지스터를 포함하도록 이루어질 수 있다. 또한, 본 발명에 따른 화소 회로는 하나의 구동 트랜지스터에 연결된 적어도 두 개의 유기 발광 소자를 포함하도록 이루어질 수 있다. 이러한 경우, 화소 회로는 두 개의 유기 발광 소자가 소정의 시간차를 두고 순차적으로 구동되는 순차 구동 방식으로 구동될 수 있다. 이때, 적어도 두 개의 유기 발광 소자는 서로 다른 색을 표시할 수 있다. 더욱이, 본 발명에 따른 화소 회로는 앞서 설명한 전압 프로그래밍 구조의 화소 회로뿐만 아니라 다른 전압 프로그래밍 구조의 화소 회로나 전류 프로그래밍 구조의 화소 회로로 설계될 수 있다. 전류 프로그래밍 구조의 화소 회로에 대하여는 도 6을 참조하여 후술한다.
다음은 본 발명의 제1 실시예에 따른 트랜지스터를 채용한 화소의 단면 구조에 대하여 설명한다. 도 5는 본 발명의 제1 실시예에 따른 트랜지스터를 채용한 화소의 단면 구조에 대한 단면도이다. 도 5의 단면 구조는 도 4의 Ⅴ-Ⅴ선을 따라 취한 단면에 대응된다. 이하에서, 화소는 유기 발광 소자 및 화소 회로를 포함하는 것을 나타낸다. 도 5에서 참조부호는 주로 제조 공정에 기초한 단면상의 층을 나타내므로 도 4의 참조부호와는 별개로 나타낸다.
도 5를 참조하면, 본 발명에 따른 트랜지스터를 구비한 화소의 단면 구조는, 먼저 유리 등의 절연 기판(401a) 상에 질화막 또는 산화막으로 형성된 버퍼층(buffer layer: 401b)을 포함한다. 버퍼층(401b)은 금속 이온 등의 불순물이 반도체층 내의 액티브 채널(active channel)로 확산되는 것을 방지하기 위해 형성된 것이다. 이러한 버퍼층(401b)은 화학 기상 증착(chemical vapor deposition: CVD), 스퍼터링(sputtering) 등의 방법으로 형성될 수 있다.
다음, 버퍼층(401b)이 형성된 기판(401a) 상에 CVD, 스퍼터링 등의 공정을 통해 비정질 실리콘(amorphous silicon) 층을 형성하고, 약 430℃ 정도의 온도에서 가열하여 비정질 실리콘층 내부에 함유된 수소 성분을 제거하는 탈수소 처리 공정을 수행한 후, 탈수소 처리된 비정질 폴리실리콘 층을 소정의 방법으로 결정화하여 반도체층(402)으로 형성한다. 이때, 커패시터(Cs)의 하부 전극(402c)도 같이 형성된다.
비정질 실리콘을 증착한 후 결정화하는 방법에는 고상결정화(solid phase crystallization: SPC)법, 엑시머 레이저 결정화(excimer laser crystallization: ELC/excimer laser anneal: ELA)법, 연속측면 고상화(sequential lateral solidification: SLS)법, 금속 유도 결정화(metal induced crystallization: MIC)법, 금속 유도 측면 결정화(metal induced lateral crystallization: MILC)법 등이 있다.
이때, 반도체층(402)은 십자가 모양으로 패터닝된다. 구체적으로, 반도체층(402)은 십자가 모양의 채널(C)과, 이 채널(C)의 마주하는 두 개의 양단 부분에 제1 소오스(402b), 제2 소오스(미도시), 제1 드레인(402a) 및 제2 드레인(미도시)이 각각 형성될 수 있도록 패터닝된다.
이어서, 반도체층(402)이 형성된 기판(400) 전면에 게이트 절연막(403)을 형성하고, 게이트 절연막(403) 위에 알루미늄 등의 게이트 전극 물질을 전면 증착한 후 패터닝하여 게이트 전극(407a)을 형성한다. 이때, 커패시터(Cs)의 상부 전극(407b)도 게이트 전극(407a)의 형성과 함께 패터닝된다. 그 후, 게이트 전극(407a)을 마스크로 이용하여 소정의 불순물을 이온 주입하여 제1 소오스(402b), 제2 소오스, 제1 드레인(402a) 및 제2 드레인을 형성한다. 여기서, 게이트 절연막(403)을 사이에 두고 게이트 전극(407a) 아래에 위치하는 반도체층(402)의 영역은 십자가 모양의 채널(C)이 형성되는 영역이 된다.
다음, 상기 구조 상에 층간 절연막(404)을 형성하고, 층간 절연막(404) 내에 제1 소오스(402b), 제2 소오스, 제1 드레인(402a) 및 제2 드레인을 각각 노출시키는 제1 콘택홀(413), 제2 콘택홀(미도시), 제3 콘택홀(412) 및 제4 콘택홀(미도시)을 형성한다. 이때, 상부 전극(407b)을 노출시키는 제5 콘택홀(414)도 함께 형성된다. 그 후, 금속층(405)을 전면 증착하고 패터닝하여 소오스 전극 및 드레인 전극을 형성한다. 소오스 전극은 제1 콘택홀(413)과 제2 콘택홀을 통해 제1 소오스(402b) 및 제2 소오스에 각각 연결되도록 굽은 자 모양으로 형성된다. 드레인 전극은 제3 콘택홀(412)과 제4 콘택홀을 통해 제1 드레인(402a) 및 제2 드레인에 각각 연결되도록 굽은 자 모양으로 형성된다. 커패시터(Cs)의 상부 전극(407b)은 제5 콘택홀(414)을 통해 금속층(405)에 연결된다.
다음, 금속층(405) 상부에 보호막(406)이 형성된다. 보호막(406)은 드레인 전극을 노출시키는 제6 콘택홀(415)을 포함한다. 그 후, 보호막(406) 상부의 일부 영역에 애노드 전극(408)이 증착되고 패터닝된다. 애노드 전극(408)은 제6 콘택홀(415)을 통해 드레인 전극에 전기적으로 연결된다.
다음, 상기 구조의 상부에 절연물로 이루어진 평탄화막(409)이 형성되고 패터닝된다. 평탄화막(409)에는 애노드 전극(408)을 노출시키는 개구부가 형성된다. 그 후, 개구부에 유기 발광 물질(410)이 도포된다. 그리고, 유기 발광 물질(410)을 포함한 상기 구조 상에 캐소드 전극(411)이 형성된다.
상술한 구성에 의해, 십자가 모양의 채널과, 이 채널의 가로 및 세로 방향에 대하여 각각 양단에 접속되는 제1 및 제2 소오스와 제1 및 제2 드레인, 그리고 게이트 절연층을 사이에 두고 채널과 마주하는 게이트 전극을 구비하는 구동 트랜지스터(MD)가 형성된다. 그리고, 하부 전극과, 게이트 절연층을 사이에 두고 하부 전극과 마주하는 상부 전극에 의해 캐패시터(Cs)가 형성된다. 또한, 제1 전극과, 유기 박막, 및 제2 전극에 의해 유기 발광 소자(OLED)가 형성된다.
한편, 상술한 실시예에서는 PMOS 구조의 박막 트랜지스터를 포함한 화소의 제조 방법에 대하여 언급하였다. 하지만, 본 발명은 그러한 구성으로 한정되지 않고, NMOS 구조나 CMOS 구조 등의 다른 박막 트랜지스터 구조를 포함한 화소의 제조 방법에 용이하게 적용할 수 있다.
또한, 상술한 실시예에서는 커패시터(Cs)의 하부 전극과 상부 전극을 반도체층과 게이트 전극의 형성시에 함께 형성하였지만, 본 발명은 그러한 구성으로 한정되지 않는다. 예를 들면, 커패시터(Cs)는 게이트 전극과 동일한 층에 형성되는 하부 전극과 소오스 또는 드레인 전극과 동일한 층에 형성되는 상부 전극을 포함하도록 형성될 수 있다.
도 6은 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용할 수 있는 다른 화소 회로에 대한 회로도이다.
도 6을 참조하면, 화소 회로(600)는 구동 트랜지스터(MD), 캐패시터(Cs) 및 제1 내지 제3 스위칭 트랜지스터(M1, M2, M3)를 포함한다. 구동 트랜지스터(MD) 및 제1 내지 제3 스위칭 트랜지스터(M1, M2, M3)는 각각 게이트, 소오스 및 드레인을 가진다. 캐패시터(Cs)는 제1 단자 및 제2 단자를 가진다.
제1 스위칭 트랜지스터(M1)의 게이트는 제1 주사선(Sn)에 접속되고, 소오스는 제1 노드(N1)에 접속되며, 드레인은 데이터선(Dm)에 접속된다. 제1 스위칭 트랜지스터(M1)는 제1 주사선(Sn)에 인가되는 제1 주사 신호에 응답하여 캐패시터(C)에 전하를 충전하는 기능을 수행한다.
제2 스위칭 트랜지스터(M2)의 게이트는 제1 주사선(Sn)에 접속되고, 소오스는 제2 노드(N2)에 접속되며, 드레인은 데이터선(Dm)에 접속된다. 제2 스위칭 트랜지스터(M2)는 제1 주사선(Sn)에 인가되는 제1 주사 신호에 응답하여 데이터선(Dm)에 흐르는 데이터전류를 구동 트랜지스터(MD)에 전달하는 기능을 수행한다.
제3 스위칭 트랜지스터(M3)의 게이트는 제2 주사선(En)에 접속되고, 소오스는 제2 노드(N2)에 접속되며, 드레인은 유기 발광 소자(OLED)에 접속된다. 제3 스위칭 트랜지스터(M3)는 제2 주사선(En)에 인가되는 제2 주사 신호에 응답하여 구동 트랜지스터(MD)에 흐르는 전류를 유기 발광 소자(OLED)에 공급하는 기능을 수행한다.
캐패시터(Cs)의 제1 단자에는 전원전압(VDD)이 인가되고, 제2 단자는 제1 노드(N1)에 접속된다. 캐패시터(Cs)는 제1 및 제2 스위칭 트랜지스터(M1, M2)가 온 상태인 기간 동안에 구동 트랜지스터(MD)에 흐르는 데이터 전류에 상응하는 전압을 충전한다. 캐패시터(Cs)에 충전된 전압은 구동 트랜지스터(MD)의 게이트 소오스간 전압(VGS)에 대한 전하량에 상응한다. 그리고, 캐패시터(Cs)는 제1 및 제2 스위칭 트랜지스터(M1, M2)가 오프 상태인 기간 동안에 구동 트랜지스터(MD)의 게이트 전압을 유지하는 기능을 수행한다.
구동 트랜지스터(MD)의 게이트는 제1 노드(N1)에 접속되고, 소오스에는 전원전압이 인가되며, 드레인은 제2 노드(N2)에 접속된다. 구동 트랜지스터(MD)는 제3 스위칭 트랜지스터(M3)가 온 상태인 기간 동안에 캐패시터(Cs)의 제1 단자와 제2 단자 사이에 걸린 전압에 상응하는 전류를 유기 발광 소자(OLED)에 공급하는 기능을 수행한다.
이때, 구동 트랜지스터(MD)는 십자가 모양의 채널과 이 채널의 가로 및 세로 방향에 대하여 서로 마주하는 두 개의 양단 부분에 각각 접속되는 제1 및 제2 소오스와 제1 및 제2 드레인, 그리고 절연층을 사이에 두고 채널과 마주하는 게이트를 구비하도록 이루어진다.
이와 같이, 본 발명에 따른 화소 회로를 이용하면, 액티브 매트릭스형 표시 장치의 경우, 소정의 구동 트랜지스터의 채널 내의 특정 부위에 결함 상태 밀도가 증가하는 경우에도 전체적인 전류 흐름을 일정하게 하여 패널 내의 구동 트랜지스터의 균일도를 높여 화질을 개선할 수 있다. 다시 말해서, 본 발명은 비정질 실리콘층을 결정화하여 형성된 다결정 실리콘 박막 트랜지스터를 구비하는 전류 프로그래밍 방식의 화소 회로에 용이하게 적용가능하다.
한편, 상술한 실시예에서는 유기 발광 표시장치용 화소 회로에 대하여 설명하였지만, 본 발명은 그러한 구성으로 한정되지 않는다. 예를 들면, 본 발명은 구동 박막 트랜지스터를 이용하는 액티브 매트릭스 구동 방식의 TFT-LCD, 플라즈마 디스플레이 패널, 전계 방출 표시장치(field emission display device) 등의 다른 종류의 표시장치에도 용이하게 적용할 수 있다.
도 7은 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용한 유기 발광 표시장치에 대한 구성도이다.
도 7을 참조하면, 유기 발광 표시장치(700)는 주사 구동부(scan driver; 710), 데이터 구동부(data driver; 720), 및 화상표시부(730)를 포함한다. 화상표시부(730)는 복수의 화소(740)를 포함한다. 화소(740)는 스위칭 트랜지스터(MS), 캐패시터(Cs), 구동 트랜지스터(MD), 및 유기 발광 소자(OLED)를 포함한다. 여기서, 구동 트랜지스터(MD)는, 도 7에 확대하여 나타낸 것과 같이, 십자가 모양의 채널과, 이 채널의 가로 및 세로 방향에 대하여 서로 마주하는 두 개의 양단 부분에 접속하는 두 개의 소오스 및 두 개의 드레인, 그리고 절연층을 사이에 두고 채널과 마주하는 게이트를 포함하도록 이루어진다.
여기서, 구동 트랜지스터(MD)는 캐패시터의 양단자 사이에 걸린 전압에 상응하는 전류를 유기 발광 소자(OLED)에 공급한다. 캐패시터(Cs)는 구동 트랜지스터(MD)의 소오스와 게이트 사이에 연결되어, 스위칭 트랜지스터(MS)를 통해 인가되는 데이터 전압을 일정 기간 동안 유지한다. 이러한 구성에 의하면, 먼저 스위칭 트랜지스터(MS)의 게이트에 인가되는 주사 신호에 응답하여 스위칭 트랜지스터(MS)가 온 되면, 데이터선(Dm)을 통해 인가되는 데이터 전압이 캐패시터(Cs)에 저장된다. 그 후, 스위칭 트랜지스터(MS)가 오프되면, 캐패시터(Cs)에 저장된 전압에 상응하는 전류가 구동 트랜지스터(MD)를 통해 유기 발광 소자(OLED)에 공급된다. 유기 발광 소자(OLED)는 공급된 전류에 상응하여 소정의 휘도로 발광한다.
또한, 유기 발광 표시장치(700)는 n×m개의 화소(740), 가로 방향으로 연장된 n개의 주사선(S1, S2,..., Sn) 및 세로 방향으로 연장된 m개의 데이터선(D1, D2, D3,..., Dm)을 포함한다. 주사 구동부(710)는 순차적으로 주사선(S1, S2,..., Sn)에 주사 신호를 공급한다. 주사 신호는 화소(740)에 전달된다. 데이터 구동부(720)는 데이터선(D1, D2, D3,..., Dm)에 데이터 신호를 공급한다. 데이터 전압은 화소(740)에 전달된다.
화소(740)는 주사 구동부(710)에서 전달되는 주사 신호에 응답하여 데이터 구동부(720)에서 전달되는 데이터 신호를 샘플링하고, 샘플링된 데이터 신호에 상응하여 소정의 계조를 표시한다.
한편, 상술한 실시예에서는 화소 회로 내에 하나의 스위칭 트랜지스터와 하나의 구동 트랜지스터를 포함한 경우에 대하여 설명하였지만, 본 발명은 그러한 구성으로 한정되지 않는다. 예를 들면, 본 발명에 따른 유기 발광 표시장치는 적어도 두 개의 구동 트랜지스터나 적어도 두 개의 스위칭 트랜지스터를 포함하는 화소 회로를 포함할 수 있다. 또한, 본 발명에 따른 유기 발광 표시장치는 하나의 구동 트랜지스터에 연결된 적어도 두 개의 유기 발광 소자를 포함하는 화소 회로를 포함할 수 있다. 이러한 경우, 화소 회로는 두 개의 유기 발광 소자가 소정의 시간차를 두고 순차적으로 구동되는 순차 구동 방식으로 구동된다. 더욱이, 본 발명에 따른 유기 발광 표시장치는 앞서 설명한 전압 프로그래밍 구조의 화소 회로뿐만 아니라 다른 전압 프로그래밍 구조의 화소 회로나 전류 프로그래밍 구조의 화소 회로를 포함할 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
이상과 같이, 본 발명에 의하면, ELA 등의 결정화 공정상의 불균일성에 의해 TFT 채널의 특정 부위에 결함 상태 밀도(Density of defect state)가 증가하는 경우에도 그 채널 부위를 제외한 다른 채널 부위로 전류 패스가 형성되어 전체적인 전류 흐름을 일정하게 유지할 수 있는 트랜지스터를 제공할 수 있다.
또한, 본 발명에 의하면, 십자가 모양의 채널 구조를 갖는 구동 트랜지스터를 채용하여 패널 내의 구동 트랜지스터의 균일도를 높임으로써, 화질을 높일 수 있는 화소 회로 및 이를 채용한 유기 발광 표시장치를 제공할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 구동 트랜지스터에 대한 평면도이다.
도 2는 본 발명의 제1 실시예에 따른 구동 트랜지스터에 고밀도의 결함부가 형성된 경우를 설명하기 위한 평면도이다.
도 3은 도 1의 Ⅲ-Ⅲ선을 따라 취한 구동 트랜지스터의 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용한 화소에 대한 레이아웃 도면이다.
도 5는 도 4의 Ⅴ-Ⅴ선을 따라 취한 화소의 단면도이다.
도 6은 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용할 수 있는 다른 화소 회로에 대한 회로도이다.
도 7은 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용한 유기 발광 표시장치에 대한 구성도이다.
<도면의 주요 부분에 부호의 설명>
100: 트랜지스터 110: 절연기판
120: 반도체층 122: 채널
123: 결함부 124a, 124b: 소오스
126a, 126b: 드레인 140: 게이트 전극
150: 소오스 전극 152a: 제1 콘택홀
152b: 제2 콘택홀 160: 드레인 전극
162a: 제3 콘택홀 162b: 제4 콘택홀
A, B: 전류 패스 400: 화소
700: 유기 발광 표시장치

Claims (13)

  1. 선택 신호에 응답하여 데이터 신호를 전달하는 제1 스위칭 소자;
    상기 전달된 데이터 신호에 상응하는 전압을 저장하는 커패시터; 및
    상기 커패시터에 저장된 전압에 상응하는 전류를 유기 발광 소자에 공급하는 구동 트랜지스터를 포함하며,
    상기 구동 트랜지스터는, 십자가 모양의 채널과 상기 채널의 인접한 두 끝단에 각각 접속되는 제1 및 제2 소오스 그리고 상기 채널의 나머지 두 끝단에 접속되는 드레인을 가지는 반도체층, 및 절연층을 사이에 두고 상기 채널과 마주하는 게이트를 구비하는 유기 발광 표시장치의 화소 회로.
  2. 제1항에 있어서,
    상기 반도체층은 폴리 실리콘층으로 형성되는 유기 발광 표시장치의 화소 회로.
  3. 제2항에 있어서,
    상기 반도체층은 비정질 실리콘층을 결정화하는 결정화 공정에 의해 형성되는 유기 발광 표시장치의 화소 회로.
  4. 제3항에 있어서,
    상기 결정화 공정은 엑시머 레이저 어닐링 공정을 포함하는 유기 발광 표시장치의 화소 회로.
  5. 제1항에 있어서,
    상기 채널은 상기 제1 및 제2 소오스와 상기 제1 및 제2 드레인 사이에 적어도 두 개의 전류 패스를 포함하는 유기 발광 표시장치의 화소 회로.
  6. 제1항에 있어서,
    상기 제1 및 제2 소오스는 전기적으로 접속되며, 상기 제1 및 제2 드레인은 전기적으로 접속되는 유기 발광 표시장치의 화소 회로.
  7. 제1항에 있어서,
    상기 데이터 신호는 전압 또는 전류인 유기 발광 표시장치의 화소 회로.
  8. 데이터 신호를 전달하는 복수의 데이터선;
    선택 신호를 전달하는 복수의 주사선; 및
    이웃하는 두 데이터선과 이웃하는 두 주사선에 의해 정의되는 화소 영역에 형성되며, 상기 제1 청구항 내지 제7 청구항 중 어느 하나의 화소 회로를 포함하는 유기 발광 표시장치.
  9. 절연 기판;
    상기 절연 기판 상에 형성되며, 십자가 모양의 채널과, 상기 채널의 제1 끝단 및 상기 제1 끝단에 인접한 제2 끝단에 각각 접속되는 제1 및 제2 소오스, 그리고 상기 제1 및 제2 끝단과 마주하는 제3 및 제4 끝단에 각각 접속되는 제1 및 제2 드레인을 구비하는 반도체층;
    상기 채널에 접하여 형성되는 절연층; 및
    상기 절연층을 사이에 두고 상기 채널과 마주하는 게이트를 포함하며,
    상기 제1 및 제2 소오스는 전기적으로 접속되고, 상기 제1 및 제2 드레인은 전기적으로 접속되는 트랜지스터.
  10. 제9항에 있어서,
    상기 반도체층은 폴리 실리콘층으로 형성되는 트랜지스터.
  11. 제9항에 있어서,
    상기 반도체층은 비정질 실리콘층을 결정화하는 결정화 공정에 의해 형성되는 트랜지스터.
  12. 제11항에 있어서,
    상기 결정화 공정은 엑시머 레이저 어닐링 공정을 포함하는 트랜지스터.
  13. 제9항에 있어서,
    상기 채널은 상기 제1 및 제2 소오스와 상기 제1 및 제2 드레인 사이에 적어도 두 개의 전류 패스를 포함하는 트랜지스터.
KR1020040048315A 2004-06-25 2004-06-25 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치 KR100658288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040048315A KR100658288B1 (ko) 2004-06-25 2004-06-25 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048315A KR100658288B1 (ko) 2004-06-25 2004-06-25 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치

Publications (2)

Publication Number Publication Date
KR20050122693A true KR20050122693A (ko) 2005-12-29
KR100658288B1 KR100658288B1 (ko) 2006-12-14

Family

ID=37294468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048315A KR100658288B1 (ko) 2004-06-25 2004-06-25 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치

Country Status (1)

Country Link
KR (1) KR100658288B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600341B1 (ko) * 2004-11-17 2006-07-18 삼성에스디아이 주식회사 구동 트랜지스터 및 그것을 채용한 유기 발광 표시 장치
KR100798657B1 (ko) * 2006-05-16 2008-01-28 인더스트리얼 테크놀로지 리써치 인스티튜트 반도체 장치의 구조 및 그 제조 방법
EP2690663A3 (en) * 2006-06-09 2014-07-23 Samsung Display Co., Ltd. Method of manufacturing thin film transistor array panel

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140144988A (ko) 2013-06-12 2014-12-22 에스케이하이닉스 주식회사 반도체 장치
KR102362092B1 (ko) 2017-03-31 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600341B1 (ko) * 2004-11-17 2006-07-18 삼성에스디아이 주식회사 구동 트랜지스터 및 그것을 채용한 유기 발광 표시 장치
KR100798657B1 (ko) * 2006-05-16 2008-01-28 인더스트리얼 테크놀로지 리써치 인스티튜트 반도체 장치의 구조 및 그 제조 방법
EP2690663A3 (en) * 2006-06-09 2014-07-23 Samsung Display Co., Ltd. Method of manufacturing thin film transistor array panel

Also Published As

Publication number Publication date
KR100658288B1 (ko) 2006-12-14

Similar Documents

Publication Publication Date Title
KR100611886B1 (ko) 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
US7696521B2 (en) Organic light emitting diode display device having first and second capacitors disposed on a substrate wherein the first capacitor comprises an undoped semiconductor layer electrode.
US6781155B1 (en) Electroluminescence display device with a double gate type thin film transistor having a lightly doped drain structure
US7915103B2 (en) Method for fabricating a flat panel display
EP1737046B1 (en) Light emitting display
JPH11231805A (ja) 表示装置
KR100600341B1 (ko) 구동 트랜지스터 및 그것을 채용한 유기 발광 표시 장치
KR100885572B1 (ko) 디스플레이, 어레이 기판, 및 디스플레이 제조 방법
KR100658288B1 (ko) 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치
JP2000172199A (ja) エレクトロルミネッセンス表示装置
US20040178410A1 (en) Flat panel display with thin film transistor (TFT)
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
US7164153B2 (en) Thin film transistor array panel
KR100622227B1 (ko) 다중 전류 이동경로를 갖는 트랜지스터와 그것을 이용한화소 및 발광 표시 장치
KR100636503B1 (ko) 발광 표시장치와 그의 제조방법
KR100604774B1 (ko) 유기 발광 표시장치
KR101483629B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100934842B1 (ko) 유기전계발광표시소자
KR100622250B1 (ko) 발광표시장치 및 트랜지스터
KR100430234B1 (ko) 유기 전계발광 표시장치의 박막 트랜지스터 형성방법
KR101199164B1 (ko) 발광표시장치 및 그 제조방법
KR20050099339A (ko) 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee