KR20050121883A - 빌트-인 셀프 테스트 회로 및 그를 이용한 패키지 리페어방법 - Google Patents

빌트-인 셀프 테스트 회로 및 그를 이용한 패키지 리페어방법 Download PDF

Info

Publication number
KR20050121883A
KR20050121883A KR1020040046979A KR20040046979A KR20050121883A KR 20050121883 A KR20050121883 A KR 20050121883A KR 1020040046979 A KR1020040046979 A KR 1020040046979A KR 20040046979 A KR20040046979 A KR 20040046979A KR 20050121883 A KR20050121883 A KR 20050121883A
Authority
KR
South Korea
Prior art keywords
memory cell
data
package
test
repair
Prior art date
Application number
KR1020040046979A
Other languages
English (en)
Inventor
장기호
강영구
최중용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040046979A priority Critical patent/KR20050121883A/ko
Publication of KR20050121883A publication Critical patent/KR20050121883A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 생산성을 증대 또는 극대화할 수 있는 빌트-인 셀프 테스트 및 그를 이용한 패키지 리페어 방법에 관한 것으로, 그의 방법은 반도체 메모리 장치에 내장되는 빌트-인 셀프 테스트 회로를 이용한 패키지 리페어 방법에 있어서; 빌트-인 셀프 테스트 회로를 이용하여 메모리 셀의 패키지 테스트를 수행하는 단계; 및 상기 메모리 셀의 페일 비트가 발생할 경우, 상기 빌트-인 셀프 테스트 회로에서 상기 페일 비트에 대한 정보를 패키지 리페어 장치에 출력하는 단계를 포함함에 의해 종래의 고가의 패키지 테스트 장치를 사용하지 않고 패키지 리페어를 수행할 수 있기 때문에 생산성을 향상시킬 수 있다.

Description

빌트-인 셀프 테스트 회로 및 그를 이용한 패키지 리페어 방법{Circuit for Built-In Self Test and method for repairing package used the same}
본 발명은 패키지 리페어 방법에 관한 것으로, 상세하게는 빌트-인 셀프 테스트(Built-In Self Test) 회로를 이용하여 패키지 상태의 반도체 메모리의 패키지 테스트를 수행하는 빌트-인 셀프 테스트 회로 및 그를 이용한 패키지 리페어 방법에 관한 것이다.
반도체 메모리 장치는 대용량의 데이터를 저장하기 위해 수많은 메모리 셀을 구비하고 있다. 또한, 로직과 메모리를 같이 병합하여 시스템을 하나의 칩(chip)에 구현하는 시스템-온-칩(system on chip)의 경향에 따라 대용량의 반도체 메모리 장치가 개발되고 있는 실정이다.
그러나, 반도체 메모리 장치를 구성하는 수많은 메모리 셀들 중 한 개라도 결함이 있으면 메모리 장치로서 제 구실을 하지 못하게 되는 데, 불량이 발생된 메모리 셀을 찾기 위해 고가의 패키지 테스트 장치를 사용하고 있기 때문에 테스트 비용이 급격하게 상승되고 있다. 실제 이러한 테스트 장비의 운용을 위한 비용이 반도체 메모리 장치의 생산원가를 상승시키는 주요 요인이 되고 있다.
한편, 메모리 장치의 제조 수율을 향상시키기 위해 현재 생산되고 있는 메모리 집적회로들은 리던던시 회로를 가지고 있다. 또한, 상기 리던던시 회로는 기본적으로 리던던시 메모리 셀들을 구동하기 위한 구동 라인들과, 불량이 발생된 메모리 셀들의 어드레스를 리던던시 셀 구동 라인들에 대해서 디코딩하기 위한 린던시 디코더를 구비한다.
그리고, 상기 리던던시 회로는 결함이 발생된 메모리 셀들의 외부의 패키지 리페어 장치에 의해 어드레스가 어드레스 입력 단자들을 통해 입력되면 리던던시 메모리 셀 구동 라인들을 인에이블 시키는 퓨즈들로 구성된 별도의 퓨즈 박스를 구비한다.
따라서, 종래 기술에 따른 패키지 리페어 방법은 상기 테스트 장치를 이용하여 상기 메모리 셀들의 테스트를 수행하고, 상기 메모리 셀들중에서 불량이 발생된 메모리 셀을 외부의 패키지 리페어장치를 이용하여 리던던시 메모리 셀로 대체시킴으로서 수율을 향상시킬 수 있다.
상술한 바와 같이, 종래 기술에 따른 패키지 리페어 방법은 다음과 같은 문제점이 있었다.
종래 기술에 따른 패키지 리페어 방법은 패키지 상태의 다수의 메모리 셀에 대한 테스트를 수행하여 불량 메모리 셀을 찾아내기 위해 고가의 패키지 테스트 장치를 사용해야만 하기 때문에 생산성이 떨어지는 단점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 고가의 패키지 테스트 장치를 사용하지 않고 패키지 상태의 다수의 메모리 셀 테스트를 수행하여 생산성을 증대 또는 극대화할 수 있는 패키지 테스트 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 양태에 따라, 빌트-인 셀프 테스트 회로를 이용한 패키지 리페어 방법은, 반도체 메모리 장치에 내장되는 빌트-인 셀프 테스트 회로를 이용한 패키지 리페어 방법에 있어서; 빌트-인 셀프 테스트 회로를 이용하여 메모리 셀의 패키지 테스트를 수행하는 단계; 및 상기 메모리 셀의 페일 비트가 발생할 경우, 상기 빌트-인 셀프 테스트 회로에서 상기 페일 비트에 대한 정보를 패키지 리페어 장치에 출력하는 단계를 포함함을 특징으로 한다.
또한, 본 발명의 다른 양태는, 반도체 메모리 장치에 내장되는 빌트-인 셀프 테스트 회로를 이용한 패키지 리페어 방법에 있어서; 빌트-인 셀프 테스트 회로를 이용하여 메모리 셀의 패키지 테스트를 수행하는 단계; 상기 메모리 셀의 페일 비트가 발생할 경우, 상기 빌트-인 셀프 테스트 회로에서 상기 페일 비트에 대한 정보를 패키지 리페어 장치에 출력하는 단계; 상기 패키지 리페어 장치에서 리페어 작업을 수행하기 위한 모드 레지스트 리셋 신호와, 불량이 발생한 메모리 셀의 어드레스를 출력하여 상기 메모리 셀에 고전압을 인가하여 패키지 후 리페어를 수행하는 단계; 및 상기 빌트-인 셀프 테스트를 이용하여 상기 패키지 테스트를 재 수행하여 상기 메모리 셀들이 정상적으로 동작하는지를 확인하고, 불량이 발생할 경우 폐기처분하고, 정상적으로 동작할 경우 상기 반도체 메모리 장치를 정상적 제품으로 제작하여 패키지 리페어를 완료하는 단계를 포함하는 방법이다.
그리고, 본 발명의 또 다른 양태는, 반도체 메모리 장치에 구성되는 빌트-인 셀프 테스트 회로에 있어서; 외부의 테스트 인에이블 신호에 응답하여 메모리 셀을 테스트하기 위한 제어 신호를 발생하는 상태 제어부; 고장 테스트를 위한 데이터의 기입 및 독출을 요청하는 제어신호 및 고장 테스트를 목적으로 하는 메모리 셀에 대한 어드레스를 생성하는 제어신호 및 어드레스 생성기; 상기 메모리 셀의 고장 테스트를 위해 입력 데이터를 생성하는 데이터 생성기; 상기 제어신호 및 어드레스 생성기에서 지정된 상기 메모리 셀의 특정 어드레스에서 출력 데이터를 독출하고 상기 입력 데이터와 상기 출력 데이터를 비교하여 메모리 셀의 고장을 판단하는 데이터 비교기; 상기 데이터 비교기에서 상기 메모리 셀의 테스트 결과를 저장하는 고장 정보 레지스터; 상기 고장 정보 레지스터에 저장된 상기 메모리 셀의 페일 비트 데이터를 이용하여 패키지 상태에서 불량 셀을 리페어하기 위한 신호를 발생시키고 상기 신호를 상기 테스트 결과 출력핀으로 출력하는 보고서 작성기; 및 상기 고장 정보 레지스터에서 출력되는 상기 메모리 셀의 페일 비트 데이터를 이용하여 상기 메모리 셀의 리페어 가능 여부를 판단하고, 상기 메모리 셀 리페어 가능 여부의 판단결과를 출력하는 리페어 가능 여부 판단부를 포함하는 회로이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명에 따른 빌트-인 셀프 테스트(Bilt-In Self Test : 이하 BIST라 칭함) 회로를 구비한 반도체 메모리 장치를 개략적으로 나타낸 블록도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 BIST 회로(100)는 BIST 활성화 신호 발생부(200)에서 출력되는 테스트 인에이블 신호(TE)에 응답하여 메모리 셀(300)을 테스트하기 위해 제어 신호를 발생하는 상태 제어부(110)와, 제어신호/어드레스 입력부(600)에 연결된 제 1 멀티플랙서(710) 및 데이터 출력 버퍼(820)에 불량 테스트를 위한 데이터의 기입 및 독출을 요청하는 제어신호 및 상기 불량 테스트를 목적으로 하는 메모리 셀(300)의 어드레스를 생성하는 제어신호 및 어드레스 생성기(120)와, 상기 메모리 셀(300)의 불량 테스트를 위해 입력 데이터를 생성하는 데이터 생성기(130)와, 상기 제어신호 및 어드레스 생성기(120)에서 지정된 상기 메모리 셀(300)의 특정 어드레스에서 출력 데이터를 독출하고 상기 출력 데이터와 입력 데이터를 비교하여 메모리 셀(300)의 페일 비트 발생 여부를 판단하고, 상기 메모리 셀(300)의 페일 비트 데이터를 테스트 결과 출력핀(400)에 출력하는 데이터 비교기(140)와, 상기 데이터 비교기(140)에서 어드레스에 대한 테스트 결과를 저장하는 고장 정보 레지스터(150)와, 상기 고장 정보 레지스터(150)에 저장된 메모리 셀(300)의 페일 비트 데이터를 패키지 상태에서 불량 메모리 셀을 리페어(repair)하기 위한 제어 신호를 발생시키고 상기 제어 신호를 상기 테스트 결과 출력핀(400)으로 출력하는 보고서 작성기(170)를 포함하여 구성된다. 또한, 상기 고장 정보 레지스터(150)에서 출력되는 메모리 셀(300)의 리페어 가능 여부를 판단하여 상기 테스트 결과 출력핀(400)으로 출력하는 리페어 가능 여부 판단부(160)를 더 포함하여 구성될 수도 있다.
여기서, 상기 제어신호 및 어드레스 생성기(120)는 메모리 셀(300)을 테스트하기 위한 제어 신호를 발생시켜 데이터 출력버퍼를 제어함으로써 메모리가 테스트 모드로 사용될 수 있도록 한다. 이때, 상기 제어신호/어드레스 생성기(120)에서 생성된 제어신호 및 어드레스는 상기 제어 신호 어드레스 입력부와 연결되는 제 2 멀티플렉서(720)에 인가된다. 따라서, 상기 제어신호/어드레스 입력부(600)에서 제 2 멀티플렉서(720)로 출력되는 제어 신호에 의해 상기 제어신호/어드레스 생성기(120)에서 생성된 제어신호 및 어드레스를 메모리 셀(300)에 전달하거나 선택적으로 메모리 셀(300)에 입력할 수 있다.
그리고, 상기 데이터 생성기(130)는 고장테스트를 위한 입력 데이터를 생성한다. 또한, 상기 제 1 멀티플렉서(710)는 상기 데이터 생성기(130)에서 생성된 상기 입력 데이터와 데이터 입력 버퍼(810)를 통해 입력되는 입력 데이터 중에서 모드 선택부(500)에서 출력되는 제어신호에 의해 하나의 데이터가 선택하여 메모리 셀(300)로 입력한다.
데이터 비교기(140)는 상기 메모리 셀(300)의 페일 비트 테스트 결과가 정상적 또는 비정상적으로 수행된 경우 상기 메모리 셀(300)의 페일 비트 데이터를 고장정보 레지스터(150)로 전달한다. 또한, 상기 고장 정보 레지스터(150)로 전달되는 상기 메모리 셀(300)의 페일 비트 데이터는 상태 제어부(110)의 제어신호에 의해 상기 고장 정보 레지스터(150)에 입력된다.
따라서, 본 발명에 따른 BIST 회로를 구비한 반도체 메모리 장치는 패키지 상태의 반도체 메모리 장치를 자체적으로 테스트는 BIST회로(100)를 사용하여 종래의 고가의 패키지 테스트 장비를 사용하지 않고 패키지 테스트를 수행할 수 있기 때문에 생산성을 증대 또는 극대화 할 수 있다. 여기서, 미설명 부호 '900', 및 '830'은 데이터 핀 및 데이터 입출력 구동부이다.
이와 같이 구성된 BIST를 구비한 반도체 메모리 장치의 패키지 리페어 방법을 설명하면 다음과 같다.
도 2는 본 발명에 따른 BIST 회로를 이용한 패키지 리페어 방법을 나타내는 흐름도이다.
도 2에 도시한 바와 같이, 본 발명에 따른 BIST 회로(100)를 이용한 패키지 테스트 방법은, BIST 활성화 신호 발생부(200)에서 상기 테스트 인에이블 신호가 인가되면, BIST 회로는 패키지 테스트를 수행한다(S100). 즉, 상기 상태 제어부(110)에서 제어 신호가 생성하여 상기 제어 신호 및 어드레스 생성기(120)와 상기 데이터 생성기(130)에서 각종 정보 신호(예를 들어 ADDRESS, COMMEND, DIN)를 발생한다. 이때, 상기 데이터 생성기(130)에 연결된 제 1 멀티플렉서(710)는 모드 선택부(500)의 선택에 의해 상기 메모리 셀(300)에 상기 입력 데이터를 입력하고, 상기 제어신호 및 어드레스 생성기(120)에서 지정된 상기 메모리 셀(300)의 특정 어드레스에서 상기 데이터 출력 버퍼(820)로 출력되는 출력 데이터를 상기 데이터 비교기(140)에서 독출하고, 상기 입력 데이터와 출력 데이터를 비교하여 상기 메모리 셀(300)들에서 페일 비트(fail bit)가 존재하는지를 판단한다. 이때, 데이터 비교기(140)는 상기 페일 비트 데이터를 상기 고장 정보 레지스터(150)에 저장하고, 상기 테스트 결과 출력핀(400)에 출력한다. 또한, 상기 고장 정보 레지스터(150)는 상기 리페어 가능 여부 판단부(160) 및 상기 보고서 작성기(170)에 상기 메모리 셀(300)의 페일 비트 데이터를 출력한다.
다음, 상기 리페어 가능 여부 판단부(160)는 상기 메모리 셀(300)의 페일 비트 데이터를 이용하여 상기 메모리 셀(300)의 리페어 가능 여부를 판단하여 상기 테스트 결과 출력핀(400)으로 상기 메모리 셀(300)의 리페어 가능 여부 판단 결과를 출력한다(S200). 예컨대, 리던던시 셀이 유효한 개수에 해당되는 상기 메모리 셀(300)에서 불량이 발생할 경우, 리페어가 가능하지만, 상기 메모리 셀(300)에서 상기 리던던시 셀이상으로 불량이 발생할 경우, 리페어가 불가능 상기 반도체 메모리 장치를 폐기처분한다(S300).
그리고, 상기 보고서 작성기(170)는 상기 고장 정보 레지스터(150)에 저장된 상기 메모리 셀(300)의 페일 비트 데이터를 이용하여 패키지 상태에서 불량 메모리 셀(300)을 리페어하기 위한 제어 신호(예컨대, 상기 페일 비트의 정보)를 발생시켜 상기 테스트 결과 출력핀(400)으로 출력한다(S400).
이후, 상기 테스트 결과 출력핀(400)을 통해 출력되는 불량 메모리 셀(300)을 리페어하기 위한 제어 신호를 이용하여 외부의 상기 패키지 리페어 장치에서는 리페어 작업을 수행하기 위한 모드 레지스트 리셋(MRS) 신호와, 불량이 발생한 메모리 셀(300)의 어드레스를 출력한다(S500). 또한, 상기 불량이 발생한 메모리 셀(300)에 고전압을 인가하여 패키지 후 리페어(Post Package Repair)를 수행한다(S600).
마지막으로, 상기 BIST회로를 이용하여 상기와 같은 방법의 BIST를 한번더 수행하고(S800), 상기 메모리 셀(300)들이 정상적으로 동작하는지를 확인하고 패키지 리페어를 완료한다(S900).
따라서, 본 발명에 따른 BIST 회로를 이용한 패키지 리페어 방법은 BIST 회로를 이용하여 패키지 상태의 다수의 메모리 셀(300)을 자체적으로 테스트하여 불량이 발생한 메모리 셀(300)을 리페어하도록 할 수 있기 때문에 생산성을 향상시킬 수 있다.
또한, 상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 제공하기 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, BIST 회로를 이용한 패키지 리페어 방법은 BIST 회로를 이용하여 패키지 상태의 다수의 메모리 셀을 자체적으로 테스트하여 불량이 발생한 메모리 셀을 리페어하도록 할 수 있기 때문에 생산성을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명에 따른 BIST 회로를 구비한 반도체 메모리 장치를 개략적으로 나타낸 블록도.
도 2는 본 발명에 따른 BIST 회로를 이용한 패키지 리페어 방법을 나타내는 흐름도.
* 도면의 주요부분에 대한 부호의 설명 *
100 : BIST 회로 110 : 상태 제어부
120 : 제어신호/어드레스 생성기 130 : 데이터 생성기
140 : 데이터 비교기 150 : 고장 정보 레지스트
160 : 리페어 가능 여부 판단부 170 : 보고서 작성기
200 : BIST 활성 신호 발생부 300 : 메모리 셀
400 : 테스트 결과 출력핀 500 : 모드 선택부
600 : 제어신호/어드레스 입력부 710 : 제 1 멀티플렉서
720 : 제 2 멀티 플렉서 810 : 데이터 입력 버퍼
820 : 데이터 출력 버퍼 830: 데이터 입출력 구동부
900 : 데이터 핀

Claims (7)

  1. 반도체 메모리 장치에 내장되는 빌트-인 셀프 테스트 회로를 이용한 패키지 리페어 방법에 있어서;
    빌트-인 셀프 테스트 회로를 이용하여 메모리 셀의 패키지 테스트를 수행하는 단계; 및
    상기 메모리 셀의 페일 비트가 발생할 경우, 상기 빌트-인 셀프 테스트 회로에서 상기 페일 비트에 대한 정보를 패키지 리페어 장치에 출력하는 단계를 포함함을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 메모리 셀의 패키지 테스트를 수행하는 단계는,
    테스트 인에이블 신호가 인가되면, 상기 상태 제어부에서 제어 신호를 생성하여 제어 신호 및 어드레스 생성기와 데이터 생성기에서 각종 정보 데이터를 발생하는 단계와,
    상기 데이터 생성기에서 생성된 입력 데이터를 상기 메모리 셀에 입력하고, 제어신호 및 어드레스 생성기에서 지정된 상기 메모리 셀의 특정 어드레스에서 출력되는 출력 데이터를 독출하고, 데이터 비교기에서 상기 입력 데이터와 출력데이터를 비교하여 상기 메모리 셀들에 페일 비트가 존재하는 지의 여부를 판단하는 단계와,
    상기 데이터 비교기에서 판단되는 상기 메모리 셀들의 페일 비트 데이터를 고장 정보 레지스터에 저장하는 단계와,
    상기 고장 정보 레지스터에 저장된 상기 메모리 셀들의 페일 비트 데이터를 리페어 가능 여부 판단부 및 상기 보고서 작성기에 출력하는 단계와,
    상기 레페어 가능 여부 판단부에서 상기 메모리 셀의 리페어 가능 여부를 판단하여 테스트 결과 출력핀으로 상기 메모리 셀의 리페어 가능 여부 판단 결과 데이터를 출력하고, 상기 보고서 작성기에서 상기 메모리 셀들의 페일 비트 데이터를 이용하여 패키지 상태에서 불량 셀을 리페어하기 위한 제어 신호를 발생시켜 상기 테스트 결과 출력핀으로 출력하는 단계를 포함함을 특징으로 하는 빌트-인 셀프 테스트 회로를 이용한 패키지 리페어 방법.
  3. 제 1 항에 있어서,
    상기 패키지 리페어 장치에서 리페어 작업을 수행하기 위한 모드 레지스트 리셋 신호와, 불량이 발생한 메모리 셀의 어드레스를 출력하여 상기 메모리 셀에 고전압을 인가하여 패키지 후 리페어를 수행하는 단계와,
    상기 빌트-인 셀프 테스트를 한번더 재 수행하여 상기 메모리 셀들이 정상적으로 동작하는지를 확인하여 불량이 발생할 경우 폐기처분하고, 정상적으로 동작할 경우 상기 반도체 메모리 장치를 정상적 제품으로 제작하여 패키지 리페어를 완료하는 단계를 더 포함함을 특징으로 하는 빌트-인 셀프 테스트 회로를 이용한 패키지 리페어 방법.
  4. 반도체 메모리 장치에 내장되는 빌트-인 셀프 테스트 회로를 이용한 패키지 리페어 방법에 있어서;
    빌트-인 셀프 테스트 회로를 이용하여 메모리 셀의 패키지 테스트를 수행하는 단계;
    상기 메모리 셀의 페일 비트가 발생할 경우, 상기 빌트-인 셀프 테스트 회로에서 상기 페일 비트에 대한 정보를 패키지 리페어 장치에 출력하는 단계;
    상기 패키지 리페어 장치에서 리페어 작업을 수행하기 위한 모드 레지스트 리셋 신호와, 불량이 발생한 메모리 셀의 어드레스를 출력하여 상기 메모리 셀에 고전압을 인가하여 패키지 후 리페어를 수행하는 단계; 및
    상기 빌트-인 셀프 테스트를 이용하여 상기 패키지 테스트를 재 수행하여 상기 메모리 셀들이 정상적으로 동작하는지를 확인하고, 불량이 발생할 경우 폐기처분하고, 정상적으로 동작할 경우 상기 반도체 메모리 장치를 정상적 제품으로 제작하여 패키지 리페어를 완료하는 단계를 포함함을 특징으로 하는 방법.
  5. 상기 메모리 셀의 패키지 테스트를 수행하는 단계는,
    테스트 인에이블 신호가 인가되면, 상기 상태 제어부에서 제어 신호를 생성하여 제어 신호 및 어드레스 생성기와 데이터 생성기에서 각종 정보 데이터를 발생하는 단계와,
    상기 데이터 생성기에서 생성된 입력 데이터를 상기 메모리 셀에 입력하고, 제어신호 및 어드레스 생성기에서 지정된 상기 메모리 셀의 특정 어드레스에서 출력되는 출력 데이터를 독출하고, 데이터 비교기에서 상기 입력 데이터와 출력데이터를 비교하여 상기 메모리 셀들에 페일 비트가 존재하는 지의 여부를 판단하는 단계와,
    상기 데이터 비교기에서 판단되는 상기 메모리 셀들의 페일 비트 데이터를 고장 정보 레지스터에 저장하는 단계와,
    상기 고장 정보 레지스터에 저장된 상기 메모리 셀들의 페일 비트 데이터를 리페어 가능 여부 판단부 및 상기 보고서 작성기에 출력하는 단계와,
    상기 레페어 가능 여부 판단부에서 상기 메모리 셀의 리페어 가능 여부를 판단하여 테스트 결과 출력핀으로 상기 메모리 셀의 리페어 가능 여부 판단 결과 데이터를 출력하고, 상기 보고서 작성기에서 상기 메모리 셀들의 페일 비트 데이터를 이용하여 패키지 상태에서 불량 셀을 리페어하기 위한 제어 신호를 발생시켜 상기 테스트 결과 출력핀으로 출력하는 단계를 포함함을 특징으로 하는 빌트-인 셀프 테스트 회로를 이용한 패키지 리페어 방법.
  6. 제 5 항에 있어서,
    상기 데이터 비교기는 상기 테스트 결과 출력핀으로 상기 메모리 셀들의 페일 비트 데이터를 출력하는 단계를 더 포함함을 특징으로 하는 빌트-인 셀프 테스트 회로를 이용한 패키지 리페어 방법.
  7. 반도체 메모리 장치에 구성되는 빌트-인 셀프 테스트 회로에 있어서;
    외부의 테스트 인에이블 신호에 응답하여 메모리 셀을 테스트하기 위한 제어 신호를 발생하는 상태 제어부;
    고장 테스트를 위한 데이터의 기입 및 독출을 요청하는 제어신호 및 고장 테스트를 목적으로 하는 메모리 셀에 대한 어드레스를 생성하는 제어신호 및 어드레스 생성기;
    상기 메모리 셀의 고장 테스트를 위해 입력 데이터를 생성하는 데이터 생성기;
    상기 제어신호 및 어드레스 생성기에서 지정된 상기 메모리 셀의 특정 어드레스에서 출력 데이터를 독출하고 상기 입력 데이터와 상기 출력 데이터를 비교하여 메모리 셀의 고장을 판단하는 데이터 비교기;
    상기 데이터 비교기에서 상기 메모리 셀의 테스트 결과를 저장하는 고장 정보 레지스터;
    상기 고장 정보 레지스터에 저장된 상기 메모리 셀의 페일 비트 데이터를 이용하여 패키지 상태에서 불량 셀을 리페어하기 위한 신호를 발생시키고 상기 신호를 상기 테스트 결과 출력핀으로 출력하는 보고서 작성기; 및
    상기 고장 정보 레지스터에서 출력되는 상기 메모리 셀의 페일 비트 데이터를 이용하여 상기 메모리 셀의 리페어 가능 여부를 판단하고, 상기 메모리 셀 리페어 가능 여부의 판단결과를 출력하는 리페어 가능 여부 판단부를 포함함을 특징으로 하는 회로.
KR1020040046979A 2004-06-23 2004-06-23 빌트-인 셀프 테스트 회로 및 그를 이용한 패키지 리페어방법 KR20050121883A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046979A KR20050121883A (ko) 2004-06-23 2004-06-23 빌트-인 셀프 테스트 회로 및 그를 이용한 패키지 리페어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046979A KR20050121883A (ko) 2004-06-23 2004-06-23 빌트-인 셀프 테스트 회로 및 그를 이용한 패키지 리페어방법

Publications (1)

Publication Number Publication Date
KR20050121883A true KR20050121883A (ko) 2005-12-28

Family

ID=37293870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046979A KR20050121883A (ko) 2004-06-23 2004-06-23 빌트-인 셀프 테스트 회로 및 그를 이용한 패키지 리페어방법

Country Status (1)

Country Link
KR (1) KR20050121883A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7746712B2 (en) 2007-04-05 2010-06-29 Samsung Electronics Co., Ltd. Semiconductor memory device including post package repair control circuit and post package repair method
US9099166B2 (en) 2013-02-07 2015-08-04 Samsung Electronics Co., Ltd. Memory module and memory system comprising same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7746712B2 (en) 2007-04-05 2010-06-29 Samsung Electronics Co., Ltd. Semiconductor memory device including post package repair control circuit and post package repair method
US9099166B2 (en) 2013-02-07 2015-08-04 Samsung Electronics Co., Ltd. Memory module and memory system comprising same

Similar Documents

Publication Publication Date Title
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
US6343366B1 (en) BIST circuit for LSI memory
JP4027805B2 (ja) 試験および修復のための、回路および方法
KR100515168B1 (ko) 시스템·인·패키지형 반도체 장치
KR100265765B1 (ko) 빌트인 셀프 테스트 회로를 구비한 결함구제회로 및 이를 사용한 결함구제방법
US7577885B2 (en) Semiconductor integrated circuit, design support software system and automatic test pattern generation system
EP1408516B1 (en) A fuse blowing interface for a memory chip
US8208325B2 (en) Semiconductor device, semiconductor package and memory repair method
US6552937B2 (en) Memory device having programmable column segmentation to increase flexibility in bit repair
US6914833B2 (en) Apparatus for random access memory array self-repair
JP2006252702A (ja) 半導体集積回路装置及びその検査方法
KR101877939B1 (ko) 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법
US7055075B2 (en) Apparatus for random access memory array self-test
WO2007110927A1 (ja) 半導体メモリ
KR20050121883A (ko) 빌트-인 셀프 테스트 회로 및 그를 이용한 패키지 리페어방법
US20040153732A1 (en) Semiconductor memory device having a test circuit
KR100375998B1 (ko) 자동 테스트 및 리페어 기능을 내장하는 반도체 메모리장치 및 그 방법
US7512023B2 (en) Memory and method for improving the reliability of a memory having a used memory region and an unused memory region
KR20020068768A (ko) 내장 메모리를 위한 빌트 인 셀프 리페어 회로를 구비하는반도체 장치
JP2002025298A (ja) 集積回路
KR100871691B1 (ko) 병렬 비트 테스트 방법 및 그 방법을 사용하는 반도체메모리 장치
JP5038788B2 (ja) 半導体装置
JP2930037B2 (ja) 半導体メモリ及びそのテスト方法
KR100942971B1 (ko) 반도체 메모리 장치의 리페어 어드레스 모니터링 회로
KR100573478B1 (ko) 플래시 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination