KR20050121524A - 내부신호 생성장치 - Google Patents

내부신호 생성장치 Download PDF

Info

Publication number
KR20050121524A
KR20050121524A KR1020040046684A KR20040046684A KR20050121524A KR 20050121524 A KR20050121524 A KR 20050121524A KR 1020040046684 A KR1020040046684 A KR 1020040046684A KR 20040046684 A KR20040046684 A KR 20040046684A KR 20050121524 A KR20050121524 A KR 20050121524A
Authority
KR
South Korea
Prior art keywords
delay
command
signal
setup
internal
Prior art date
Application number
KR1020040046684A
Other languages
English (en)
Inventor
정영한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040046684A priority Critical patent/KR20050121524A/ko
Publication of KR20050121524A publication Critical patent/KR20050121524A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

본 발명은 셋업타임과 홀드타임이 갖는 트레이드-오프 관계를 제거하므로, 셋업타임과 홀드타임의 마진을 각각 좋게하여 안정적으로 내부신호를 생성할 수 있는 내부신호 생성장치를 제공하기 위한 것으로, 이를 위한 본 발명으로 커맨드가 내부클럭에 대해 셋업/홀드타임을 만족하도록 이를 기본지연량 만큼 지연시켜 지연-커맨드를 출력하되, 셋업/홀드-조절신호에 응답하여 상기 기본지연량보다 셋업타임 마진을 더 확보하거나 또는 상기 기본지연량보다 홀드타임 마진을 더 확보한 상기 지연-커맨드를 출력하기 위한 셋업/홀드타임 조절수단; 및 내부클럭에 대해 상기 지연-커맨드를 정렬하여 내부커맨드로 출력하기 위한 내부클럭 동기화수단을 구비하는 내부신호 생성장치를 제공한다.

Description

내부신호 생성장치{INTERNAL SINGAL GENERATOR}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 셋업/홀드 타임의 마진을 조절할 수 있는 외부신호 입력장치에 관한 것이다.
일반적으로, 반도체메모리소자는 외부에서 인가된 신호를 내부에서 사용하기 위해, 외부신호를 소자 내 내부전압레벨로 변환하는 레벨 변환과정 및 내부클럭에 동기시켜 정렬하는 정렬과정을 갖는다.
더욱이, 정렬과정에서는 인가된 외부클럭과 외부신호가 반도체소자 내에서 갖는 내부 경로가 서로 다르므로, 신호의 지연량을 조절하여 클럭에 대한 셋업타임(Setup Time)과 홀드타임(Hold Time을 만족하도록 하여, 내부클럭에 동기된 내부신호를 생성한다.
그런데, 현재 DDR 메모리소자의 고속화, 고밀화, 그리고 저전력화에 의해 셋업/홀드타임의 마진이 줄어들므로, 이를 확보하기 위한 관심이 고조되고있다.
도 1은 종래기술에 따른 내부커맨드 생성부의 내부 회로도이다.
도 1을 참조하면, 종래기술에 따른 내부커맨드 생성부는 내부레벨-커맨드(CMDIN)를 지연시키기 위한 지연부(10)와, 지연부(10)의 출력신호(CMDIND)가 내부클럭(CCKB)의 셋업/홀드타임를 만족할 때 이를 내부-커맨드(TLCMD)로 출력시키기 위한 내부클럭 동기화부(20)를 구비한다.
도 2는 도 1의 동작 파형도로써, 이를 참조하여 내부커맨드 생성부의 동작을 살펴보도록 한다.
먼저, 외부커맨드(CMD)는 외부클럭(CLK)에 대해 셋업타임(tS) 및 홀드타임(tH)을 만족시키며 인가된다. 이어, 지연부(10)는 내부전압레벨로 변환된 내부레벨-커맨드(CMDIN)를 지연시켜 지연-커맨드(CNDIND)로 출력하며, 내부클럭 동기화부(20)는 지연-커맨드(CMDIND)가 내부클럭(CCKB)에 대해 셋업/홀드타임을 만족하는 경우 이를 내부-커맨드(TLCMD)로 출력한다.
한편, 지연-커맨드(CMDIN)가 내부클럭(CCKB)에 대해 셋업/홀드타임을 만족시키지 못하는 경우 지연부(10)의 지연량을 조절하여 내부클럭 동기화부(20)가 내부-커맨드(TLCMD)를 생성할 수 있도록한다. 즉, 지연-커맨드 b와 c가 지연부의 지연량을 늘리거나, 또는 줄여 생성된 출력신호이다.
그런데, 도면에 도시된 바와 같이, 셋업타임을 확보하기 위해 지연량을 줄여 생성된 지연-커맨드 b는 홀드타임의 마진이 나빠지며, 홀드타임 마진을 확보하기 위해 지연량을 늘려 생성된 지연-커맨드 c는 셋업타임의 마진이 나빠진다.
즉, 이러한 종래기술에 따른 내부커맨드 생성부를 사용하는 경우, 셋업타임과 홀드타임이 트레이드-오프(Trade-Off) 관계있어, 이를 동시에 개선하기 어렵다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 셋업타임과 홀드타임이 갖는 트레이드-오프 관계를 제거하므로, 셋업타임과 홀드타임의 마진을 각각 좋게하여 안정적으로 내부신호를 생성할 수 있는 내부신호 생성장치를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 내부신호 생성장치는 커맨드가 내부클럭에 대해 셋업/홀드타임을 만족하도록 이를 기본지연량 만큼 지연시켜 지연-커맨드를 출력하되, 셋업/홀드-조절신호에 응답하여 상기 기본지연량보다 셋업타임 마진을 더 확보하거나 또는 상기 기본지연량보다 홀드타임 마진을 더 확보한 상기 지연-커맨드를 출력하기 위한 셋업/홀드타임 조절수단; 및 내부클럭에 대해 상기 지연-커맨드를 정렬하여 내부커맨드로 출력하기 위한 내부클럭 동기화수단을 구비한다.
바람직하게, 셋업/홀드타임 조절수단은 기본지연-조절신호에 응답하여 상기 커맨드를 상기 기본지연량 만큼 지연시켜 출력하기 위한 기본지연부; 홀드타임-조절신호에 응답하여 상기 기본지연부의 출력신호 보다 홀드타임 마진을 더 확보한 신호를 출력하기 위한 홀드타임 조절부; 및 셋업타임-조절신호에 응답하여 상기 기본지연부의 출력신호 보다 셋업타임 마진을 더 확보한 신호를 출력하기 위한 셋업타임 조절부를 구비하여, 상기 기본지연-조절신호, 홀드타임-조절신호, 및 셋업타임-조절신호를 통해 상기 기본 지연부와 홀드타임 조절부와 셋업타임 조절부의 출력신호 중 하나를 선택하여 상기 지연-커맨드로 출력시키는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 커맨드 생성부의 내부 회로도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 커맨드 생성부는 내부레벨-커맨드(CMDIN)가 내부클럭(CCKB)에 대해 셋업/홀드타임을 만족하도록 이를 기본지연량 만큼 지연시켜 지연-커맨드(CMDIND)를 출력하되, 셋업홀드-조절신호(TSH, TS, TH)에 응답하여 기본지연량보다 셋업타임 마진을 더 확보하거나, 또는 기본지연량보다 홀드타임 마진을 더 확보한 지연-커맨드(CMDIND)를 출력하기 셋업/홀드타임 조절부(400)와, 내부클럭(CCKB)에 대해 지연-커맨드(CMDIND)를 정렬하여 내부-커맨드(TLCMD)로 출력하기 위한 내부클럭 동기화부(500)를 구비한다.
그리고 셋업/홀드타임 조절부(400)는 기본지연-조절신호(TSH)에 응답하여 내부레벨-커맨드(CMDIN)를 지연시켜 지연-커맨드(CMDIND)로 출력하기 위한 기본 지연부(100)와, 홀드타임-조절신호(TH)에 응답하여 기본 지연부(100)의 출력신호 보다 홀드타임 마진을 더 확보한 지연-커맨드(CMDIND)를 출력하기 홀드타임 조절부(200)와, 셋업타임-조절신호(TS)에 응답하여 기본지연부(100)의 출력신호 보다 셋업타임 마진을 더 확보한 지연-커맨드(CMDIND)를 출력하기 위한 셋업타임 조절부(300)를 구비하여, 기본지연-조절신호(TSH), 홀드타임-조절신호(TH), 및 셋업타임-조절신호(TS)를 통해 전술한 기본 지연부(100)와 홀드타임 조절부(200)와 셋업타임 조절부(300)의 출력신호 중 하나를 선택적으로 지연-커맨드(CMDIND)로 출력시킨다.
한편, 다음에서는 셋업/홀드타임 조절부(400) 내 블록의 회로 구성을 살펴보도록 한다.
먼저, 기본지연부(100)는 내부레벨-커맨드(CMDIN)를 지연시키기 위한 지연소자(120)와, 기본지연-조절신호(TSH)에 응답하여 지연소자(120)의 출력신호를 지연-커맨드(CMDIND)로 전달하기 위한 트랜스퍼게이트(TG1)를 구비한다.
홀드타임 조절부(200)는 기본 지연부(100)의 출력신호를 지연시키기 위한 지연부(220)와, 지연부(220)의 출력신호, 기본 지연부(100)의 출력신호, 및 홀드타임-조절신호(TH)를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 반전시키기 위한 인버터(I1)와, 홀드타임-조절신호(TH)에 응답하여 인버터(I1)의 출력신호를 지연-커맨드(CMDIND)로 전달하기 위한 트랜스퍼게이트(TG2)를 구비한다.
셋업타임 조절부(300)는 내부레벨-커맨드(CMDIN)를 지연시키기 위한 지연부(320)와, 지연부(320)의 출력신호, 내부레벨-커맨드(CMDIN), 및 셋업타임-조절신호(TS)를 입력으로 갖는 낸드게이트(ND2)와, 낸드게이트(ND2)의 출력신호를 반전시키기 위한 인버터(I2)와, 셋업타임-조절신호(TS)에 응답하여 인버터(I2)의 출력신호를 지연-커맨드(CMDIND)로 출력시키기 위한 트랜스퍼게이트(TG3)를 구비한다.
참고적으로, 기본지연-조절신호(TSH), 셋업타임-조절신호(TS), 및 홀드타임-조절신호(TH)는 테스트모드 신호이다. 이들은 퓨즈옵션을 통해 선택되거나, 또는 어드레스핀을 통해 인가된다.
또한, 홀드타임 조절부(200) 내 지연부(220)의 지연량은 기본지연부(100) 내 지연소자(120)의 지연량보다 작으며, 셋업타임 조절부(300) 내 지연부(320)의 지연량은 기본지연부(100) 내 지연소자(120)의 지연량과 같다.
도 4는 도 3의 동작 파형도로서, 이를 참조하여 내부커맨드가 생성되는 과정을 살펴보도록 한다.
먼저, 지연-커맨드(CMDIND) 'd'는 내부레벨-커맨드(CMDIN)가 기본지연부(100) 내 지연소자(120)의 지연만을 갖고 생성된 신호이다. 이는 기본지연-조절신호(TSH)가 논리레벨 'H'를 가지며, 셋업타임-조절신호(TS) 및 홀드타임-조절신호(TH)가 논리레벨 'L'를 갖는 경우이다.
그리고 지연-커맨드(CMDIND) 'e'는 내부레벨-커맨드(CMDIN)가 기본지연부(100) 내 지연소자(120)와 홀드타임 조절부(200) 내 지연부(220)의 지연을 갖고 생성된 신호이다. 이는 기본지연-조절신호(TSH) 및 홀드타임 조절신호(TH)가 논리레벨 'H'를 가지며, 셋업타임-조절신호(TS)가 논리레벨 'L'를 갖는 경우이다.
끝으로, 지연-커맨드(CMDIND) 'f'는 내부레벨-커맨드(CMDIN)가 셋업타임 조절부(300) 내 지연부(320)의 지연을 갖고 생성된 신호이다. 이는 기본지연-조절신호(TSH) 및 홀드타임 조절신호(TH)가 논리레벨 'L'를 가지며, 셋업타임-조절신호(TS)가 논리레벨 'H'를 갖는 경우이다.
도면에 도시된 바와같이, 지연-커맨드(CMDIND) 'e'은 지연-커맨드(CMDIND) 'd'이 보다 홀드타임 마진을 더 갖는 것을 알 수 있으며, 지연-커맨드(CMDIND) 'f'은 지연-커맨드(CMDIND) 'd'에 비해 셋업타임 마진을 더 갖는 것을 알 수 있다.
이와같이 전술한 본 발명에 따른 내부커맨드 생성부는 지연-커맨드의 셋업타임 마진 및 홀드타임 마진을 각각 확보하기 위한 별도의 경로를 생성하고 이를 셋업홀드 조절신호를 통해 홀드타임 마진 또는 셋업타임 마진을 더 확보한 신호를 선택하여 출력할 수 있다. 따라서, 공정, 전압 및 온도 등으로 인해 설계 시 예상했던 기본지연으로 셋업타임 또는 홀드타임을 만족할 수 없는 경우, 전술한 과정을 통해 셋업타임 또는 홀드타임에 대한 마진을 신호가 확보할 수 있도록하므로, 안정적으로 내부 커맨드를 생성하며, 또한 이를 통해 칩의 수율을 증가시킨다.
한편, 전술한 본 발명에서는 외부 커맨드를 인가받아 내부커맨드를 만드는 과정에 따른 셋업/홀드타임의 마진을 조절하는 것을 예시하였으나, 이는 외부에서 인가되는 신호가 내부신호로 생성되는 과정에 따른 내부신호 생성장치에도 적용가능하며 동일한 효과를 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 신호가 클럭에 대해 갖는 셋업타임 또는 홀드타임의 마진을 각각 조절할 수 있어, 내부신호를 안정적으로 생성하며, 또한 칩의 수율을 향상시킨다.
도 1은 종래기술에 따른 커맨드 생성부의 내부 회로도.
도 2는 도 1의 동작 파형도.
도 3은 본 발명의 일 실시예에 따른 커맨드 생성부의 내부 회로도.
도 4는 도 3의 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 기본지연부
200 : 홀드타임 조절부
300 : 셋업타임 조절부
400 : 셋업/홀드타임 조절부

Claims (9)

  1. 커맨드가 내부클럭에 대해 셋업/홀드타임을 만족하도록 상기 커맨드를 기본지연량 만큼 지연시켜 지연-커맨드를 출력하되, 셋업/홀드-조절신호에 응답하여 상기 기본지연량보다 셋업타임 마진을 더 확보하거나 또는 상기 기본지연량보다 홀드타임 마진을 더 확보한 상기 지연-커맨드를 출력하기 위한 셋업/홀드타임 조절수단; 및
    내부클럭에 대해 상기 지연-커맨드를 정렬하여 내부커맨드로 출력하기 위한 내부클럭 동기화수단
    을 구비하는 내부신호 생성장치.
  2. 제1항에 있어서,
    상기 셋업/홀드타임 조절수단은,
    기본지연-조절신호에 응답하여 상기 커맨드를 상기 기본지연량 만큼 지연시켜 출력하기 위한 기본지연부;
    홀드타임-조절신호에 응답하여 상기 기본지연부의 출력신호 보다 홀드타임 마진을 더 확보한 신호를 출력하기 위한 홀드타임 조절부; 및
    셋업타임-조절신호에 응답하여 상기 기본지연부의 출력신호 보다 셋업타임 마진을 더 확보한 신호를 출력하기 위한 셋업타임 조절부를 구비하여,
    상기 기본지연-조절신호, 홀드타임-조절신호, 및 셋업타임-조절신호를 통해 상기 기본 지연부와 홀드타임 조절부와 셋업타임 조절부의 출력신호 중 하나를 선택하여 상기 지연-커맨드로 출력시키는 것
    을 특징으로 하는 내부신호 생성장치.
  3. 제1항 또는 제2항 에 있어서,
    상기 셋업타임 조절부는,
    상기 커맨드를 지연시키기 위한 제1 지연부와, 제1 지연부의 출력신호, 상기 커맨드, 및 상기 셋업타임-조절신호를 입력으로 갖는 제1 낸드게이트와, 상기 제1 낸드게이트의 출력신호를 반전시키기 위한 제1 인버터와, 상기 셋업타임-조절신호에 응답하여 상기 제1 인버터의 출력신호를 상기 지연-커맨드로 출력시키기 위한 제1 트랜스퍼게이트
    를 구비하는 것을 특징으로 하는 내부신호 생성장치.
  4. 제3항에 있어서,
    상기 홀드타임 조절부는,
    상기 기본지연부의 출력신호를 지연시키기 위한 제2 지연부와, 상기 제2 지연부의 출력신호와, 상기 기본지연부의 출력신호와 상기 홀드타임-조절신호를 입력으로 갖는 제2 낸드게이트와, 상기 제2 낸드게이트의 출력신호를 반전시키기 위한 제2 인버터와, 상기 홀드타임-조절신호에 응답하여 상기 제2 인버터의 출력신호를 상기 지연-커맨드로 전달하기 위한 제2 트랜스퍼게이트
    를 구비하는 것을 특징으로 하는 내부신호 생성장치.
  5. 제4항에 있어서,
    상기 기본지연부는,
    상기 커맨드를 지연시키기 위한 제3지연부와, 상기 기본지연-조절신호에 응답하여 상기 제3 지연부의 출력신호를 지연-커맨드로 전달하기 위한 제3 트랜스퍼게이트
    를 구비하는 것을 특징으로 하는 내부신호 생성장치.
  6. 제5항에 있어서,
    상기 제1 지연부가 갖는 지연량은 상기 제3 지연부가 갖는 지연량과 같은 것을 특징으로 하는 내부신호 생성장치.
  7. 제5항에 있어서,
    상기 제2 지연부가 갖는 지연량은 상기 제3 지연부가 갖는 지연량보다 작은 것을 특징으로 하는 내부신호 생성장치.
  8. 제5항에 있어서,
    상기 기본지연-조절신호, 상기 셋업타임-조절신호, 및 상기 홀드타임-조절신호는 퓨즈옵션을 통해 선택하는 것
    을 특징으로 하는 내부신호 생성장치.
  9. 제5항에 있어서,
    상기 셋업홀드-조절신호, 상기 셋업타임-조절신호, 및 상기 홀드타임-조절신호는 어드레스핀을 통해 인가되는 것
    을 특징으로 하는 내부신호 생성장치.
KR1020040046684A 2004-06-22 2004-06-22 내부신호 생성장치 KR20050121524A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046684A KR20050121524A (ko) 2004-06-22 2004-06-22 내부신호 생성장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046684A KR20050121524A (ko) 2004-06-22 2004-06-22 내부신호 생성장치

Publications (1)

Publication Number Publication Date
KR20050121524A true KR20050121524A (ko) 2005-12-27

Family

ID=37293663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046684A KR20050121524A (ko) 2004-06-22 2004-06-22 내부신호 생성장치

Country Status (1)

Country Link
KR (1) KR20050121524A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853465B1 (ko) * 2006-06-29 2008-08-21 주식회사 하이닉스반도체 내부리드신호 생성회로와 이를 포함하는 반도체 메모리장치
US9628056B1 (en) 2016-02-05 2017-04-18 SK Hynix Inc. Latch circuit, receiver circuit, semiconductor apparatus and system using the latch and receiver circuits

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853465B1 (ko) * 2006-06-29 2008-08-21 주식회사 하이닉스반도체 내부리드신호 생성회로와 이를 포함하는 반도체 메모리장치
US7548106B2 (en) 2006-06-29 2009-06-16 Hynix Semiconductor Inc. Internal read signal generator and semiconductor memory device having the same
US9628056B1 (en) 2016-02-05 2017-04-18 SK Hynix Inc. Latch circuit, receiver circuit, semiconductor apparatus and system using the latch and receiver circuits

Similar Documents

Publication Publication Date Title
KR100403635B1 (ko) 동기식 반도체 메모리 장치의 데이터 입력 회로 및 데이터입력 방법
KR100888597B1 (ko) 메모리 인터페이스 제어 장치 및 제어 방법
KR101735091B1 (ko) 컬럼소스신호 생성회로
US8009492B2 (en) Circuit for generating data strobe signal and method
KR101989393B1 (ko) 반도체 장치의 도메인 크로싱 회로
US8514639B2 (en) Semiconductor memory device and method for operating the same
KR100857450B1 (ko) 반도체 메모리 장치의 출력 인에이블 신호 생성 회로 및방법
KR100868252B1 (ko) 반도체 메모리 장치 및 그 구동방법
KR100871640B1 (ko) 반도체 메모리 장치 및 그 구동방법
KR20090020410A (ko) 클럭 펄스 발생 회로
JPH1145571A (ja) 半導体記憶装置
JP5113433B2 (ja) メモリコントローラ
US10192599B2 (en) Semiconductor device
KR20050121524A (ko) 내부신호 생성장치
KR102031201B1 (ko) 레이턴시 제어회로 및 이를 포함하는 반도체 메모리 장치
US6810486B2 (en) Method and apparatus for de-skewing a clock using a first and second phase locked loop and a clock tree
US8531896B2 (en) Semiconductor system, semiconductor memory apparatus, and method for input/output of data using the same
KR100728556B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR20110130883A (ko) 라이트 레벨라이제이션 스킴을 포함하는 메모리 장치
JP2003167778A (ja) 制御及びアドレスクロック非分配型メモリシステム
KR20110110553A (ko) 반도체 메모리 장치 및 시스템
KR100618797B1 (ko) 지연 동기 루프를 사용하는 반도체 장치의 레이턴시 제어회로
KR20080001124A (ko) 반도체 메모리 장치
US20070121775A1 (en) Memory controller and method thereof
KR101950319B1 (ko) 온 다이 터미네이션 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination