KR20050113167A - 마이크로머신 전기화학적 임의 액세스 메모리 어레이 및이의 제작 방법 - Google Patents

마이크로머신 전기화학적 임의 액세스 메모리 어레이 및이의 제작 방법 Download PDF

Info

Publication number
KR20050113167A
KR20050113167A KR1020057008953A KR20057008953A KR20050113167A KR 20050113167 A KR20050113167 A KR 20050113167A KR 1020057008953 A KR1020057008953 A KR 1020057008953A KR 20057008953 A KR20057008953 A KR 20057008953A KR 20050113167 A KR20050113167 A KR 20050113167A
Authority
KR
South Korea
Prior art keywords
mem
memory cells
array
capacitor
mem memory
Prior art date
Application number
KR1020057008953A
Other languages
English (en)
Inventor
로이스 엘. 흐수
리-콩 왕
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Priority to KR1020057008953A priority Critical patent/KR20050113167A/ko
Publication of KR20050113167A publication Critical patent/KR20050113167A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

복수의 MEM 메모리 셀들을 포함하는 마이크로머신 임의 액세스 메모리(micromachined electrochemical random access memory; MEMRAM) 어레이가 개시되었고 각 MEM 메모리 셀은 MEM 스위치 및 커패시터를 포함한다. MEM 스위치는 커패시터 내에 저장된 전화를 판독하거나 커패시터에 전화를 기입하기 위해 제1 위치에서 제2 위치로 이동하도록 구성된 콘택트 부분을 포함한다. MEMRAM 어레이의 각 MEM 메모리 셀을 제작하기 위한 방법도 개시된다.

Description

마이크로머신 전기화학적 임의 액세스 메모리 어레이 및 이의 제작 방법{MICROMACHINED ELECTROCHEMICAL (MEM) RANDOM ACCESS MEMORY ARRAY AND METHOD OF MAKING SAME}
본 발명은 집적 회로(IC) 디자인에 관한 것이다. 구체적으로, 복수의 마이크로머신 전기화학적(micromachined electromechanical; MEM) 메모리 셀을 갖는 임의 액세스 메모리 어레이에 관한 것인데, 각 MEM 메모리 셀은 MEM 스위치 및 커패시터를 포함한다. 본 발명은 MEM 임의 액세스 메모리(MEMRAM) 어레이를 제작하는 방법에도 관련된다.
마이크로머신 전기화학적(MEM) 스위치는 발광 디스플레이 응용을 위해 개발되어왔다. Yap 등이 2000년 3월 14일 출원한 미국 특허 번호 6,037,119는 복수의 발광 장치(light-emitting device)를 제어하기 위한 MEM 스위치를 기술한다. 각 MEM 스위치는 칸티레버 빔(cantilever beam) 및 이에 떨어진 전기적으로 칸티레버 빔을 휘게 해 스위치를 개폐하는 제어 전극을 포함한다.
미국 특허 번호 6,037,719의 도 2는 디스플레이에 도입된 매트릭스 회로 요소를 도시한다. 각 발광 장치에 대해서, 두 개의 스위치(22, 24) 및 하나의 저장 커패시터(38)가 필요하다. 두 개의 스위치(22, 24)는 MEM 스위치를 포함한다. 구동 스위치라 불리는 제1 스위치(22)는 전류를 제어해서 발광소자를 구동한다. 그래서, 이것이 픽셀의 발광 세기를 정한다.
게이팅 스위치(gating switch)라 불리는 제2 스위치(24)는 픽셀의 on/off 타이밍을 제어하는데 사용된다. 구동 스위치(22)의 상태는 구동 스위치(22)의 게이트에 연결된 저장 커패시터(38)에 의해 유지된다.
각 매트릭스 회로 요소는 2개의 스위치(즉, MEM 스위치) 및 하나의 저장 커패시터를 포함하므로, MEM 임의 액세스 메모리(MEMRAM) 어레이(array)는 복수의 MEM 메모리 셀을 가지고 각 MEM 메모리 셀은 MEM 스위치 및 커패시터를 가진다.
MEMRAM 어레이의 각 MEM 메모리 셀을 제작하기 위해 구현될 수 있는 방법도 제공된다.
도 1은 본 발명에 따른 마이크로머신 전기화학적(MEM) 메모리 셀의 개략도.
도 2a는 도 1의 2A-2A 선을 따른 수평 단면도.
도 2b는 도 1의 2B-2B 선을 따른 수직 단면도.
도 3은 본 발명에 따라서 4x4 MEM 임의 액세스 메모리(MEMRAM) 어레이의 개략도.
도 4a 내지 도 4n은 본 발명에 따라서 MEM 셀을 제조하기 위한 선호되는 공정을 도시하는 단면도.
본 발명의 관점은 복수의 마이크로머신 전기화학적(MEM) 메모리 셀을 갖는 임의 액세스 메모리 어레이를 제공하는 것인데. 각 MEM 메모리 셀은 MEM 스위치 및 커패시터를 포함한다.
본 발명의 또 다른 관점은 MEM 임의 액세스 메모리(MEMRAM) 어레이를 제작하는 방법을 제공하는 것이다.
따라서, 복수의 MEM 메모리 셀을 포함하는 MEMRAM 어레이가 개시되었는데, 각 MEM 메모리 셀은 MEM 스위치 및 커패시터를 포함한다. MEM 스위치는 커패시터 내에 저장된 전하를 판독하거나 커패시터에 전하를 기입하기 위해 제1 위치에서 제2 위치로 이동하도록 구성된 콘택트 부분(contact portion)을 포함한다. MEMRAM 어레이의 각 MEM 메모리 셀을 제조하기 위해 선호되는 방법도 개시되었다.
본 발명은 복수의 마이크로머신 전기화학적(MEM) 셀을 가지는 임의 액세스 메모리를 제공하는데, 각 MEM 메모리 셀은 MEM 스위치 및 커패시터를 가진다. 본 발명은 MEM 임의 액세스 메모리 (MEMRAM) 어레이의 각 MEM 메모리 셀을 제작하기 위한 방법도 제공한다.
MEM 스위치를 사용하는 MEMRAM 어레이가 가능한데 왜냐하면 기존 MOS 트랜지스터나 스위치에 비해서 MEM 셀의 커패시터 크기가 상당히 줄어들 수 있기 때문이다. MEM 셀의 커패시터 크기가 줄어들 수 있는데, MEM 스위치의 저장 전하의 누설률(leakage rate)이 기존 MOS 스위치나 트랜지스터의 접합을 통한 저장 전하의 누설률보다 매우 작기 때문이다. 실제로, MEM 커패시터로부터 "off" 상태인 MEM 스위치를 통한 전하 누설 경로가 전혀 존재하지 않는다. 나아가, 전하를 유지하기 위해 MEM 스위치의 기생 커패시턴스(parastic capacitance)를 사용할 수 있다. 따라서, MEM 스위치를 사용해 누설률을 최소화해서 메모리 셀의 크기를 줄일 수 있다.
I. MEM 셀의 기술
도 1을 참조해, 본 발명에 따른 MEM 셀의 개략도가 도시되었다. MEM 셀은 참조 번호(100)에 의해 일반적으로 지시되며 스위칭 요소(130) 및 스위치 요소(130)를 지지하는 고정 단부(fixed end)(140)를 포함하는 MEM 스위치(120) 및 커패시터(110)를 포함한다. MEM 스위치(120)는 그라운드에 연결되어 있다. 스위칭 요소(130)는 고정 단부(140)로부터 절연 재료(예컨대, 비전도성 빔 지지물)(150)에 의해 분리된다.
워드라인 WL 및 비트라인 BL이 MEM 셀(100)을 가로지른다. 워드라인 WL은 (도시되지 않은) 워드라인 구동기에 연결되고 비트라인 BL은 (도시 안 된) 센스 앰플리파이어(sense amplifier)로 연결된다.
커패시터(110)는 판형, 트랜치 또는 스택 커패시터와 같은 반도체 커패시터 유형의 임의 종류일 수 있다. 상술한 바대로, MEM 셀 내의 커패시터(110)의 크기는 기존 DRAM 셀에 사용되고 있는 커패시터의 그것에 비해 상당히 작을 수 있다. 또한, MEMRAM은 SOI 기판상에서 만들어 지면, 각 MEMRAM 메모리 셀의 유지 시간(retention time)이 상당히 향상될 수 있다.
도 1을 참조해, 판독 동작 중에, 워드라인 WL이 활성화되면, 해당 비트라인은 커패시터(110)로 단락되고 워드라인 WL 및 MEM 스위치(120) 사이의 전기적 포텐셜이 만들어진다. 전기적 포텐셜이 임계치 수준에 이를 때, MEM 스위치(120)의 스위칭 요소(130)가 정전기력에 의해 비트라인 부분 BL-M1에 연결된다. 스위칭 요소(130)가 비트라인 부분 BL-M1에 접촉하게 되면, 비트라인 부분 BL-M1이 MEM 스위치(120)를 통해 커패시터(110)에 연결된다.
스위칭 요소(130) 또는 MEM 스위치(120)의 칸티레버 빔이 아래로 끌려지면, MEM 스위치(120) 자체는 물리적으로 워드라인 WL 또는 비트라인 BL에 콘택트를 하지 않는다. 이때, 커패시터(110)에 저장되어 있던 전하가 판독되고 당 기술에서 알려진 센싱 요소에 의해 증폭될 수 있다. 예를 들어, 센싱 요소는 기존의 단 말단(single-ended) 전류 센싱 또는 직접 센싱 장치중 임의가 될 수 있다. 이것은 또한 교차 차동 센스 앰플리파이어(cross-couple differential sense amplifier) 등일 수도 있다. 만약 차동 센스 앰플리파이어가 센싱 요소로 사용되면, 비트라인 쌍(하나는 진짜이고 다른 하나는 보충적인 것(complimentary))이 필요하다. 저장 전하를 판독해서 해당 데이터라인으로 보낸 후, 기존 DRAM 메모리 셀에 수행된 것처럼 재기입(write-back) 동작이 수행되어 커패시터(110) 내에 전하를 저장한다.
기입 동작은 상술한 판독 동작과 유사하게 수행될 수 있다. 차이는 지금은 전하가 외부 소스로부터, 예를 들어, I/O 패드로부터 제2 센스 앰플리파이어를 지나는 데이터 라인으로 마지막으로 활성 워드라인 WL에 의해 어드레스 된 커패시터(110)로 간다.
도 1의 MEMRAM 메모리 셀의 수평 및 수직 단면도가 도 2a 및 도 2b에서 각각 도시되었다. 수평 단면도는 M2(제2 금속 레벨)에서 수직 방향을 가로질러 형성된 비트라인 BL-M2의 제1 부분을 도시한다. 비트라인의 이 제1 부분은 금속 스터드(132)를 통해 M1(제1 금속 레벨)에서 수평 방향을 가로질러 형성된 비트라인 BL-M1의 제2 부분과 만난다. 도 2a는 M1에 형성된 커패시터(110)의 노드 플레이트(112)(또는 하부 전극)도 도시한다. 절연(예컨대, 유전체) 재료(134)는 노드 플레이트(112)를 커패시터(110)의 그라운드 플레이트(136)로부터 분리한다. 갭(160)이 비트라인 BL-M1의 제2 부분과 노드 플레이트(112) 사이에 생긴다.
스위칭 요소(130)가 비트라인 BL-M1의 제2 부분 및 노드 플레이트(112) 사이의 갭(160) 상의 공중에 매달려 있다. 스위칭 요소(130)의 금속 콘택트 부분(170)은 (상부의) 비전도성 부분(172)에 붙어 있는 (하부의) 전도성 플레이트에 의해 형성된다.
도 2b를 참조해서, 공동 영역(cavity area)(180)은 MEM 스위치(120)의 고정 단부(140) 및 스위칭 요소(130) 사이에 보인다. 고정 단부(140)는 제1 금속으로 형성된 제1 고정 단부 지지(142), 콘택트 스터드(144) 및 제2 금속에 의해 형성된 제2 고정 단부 지지(146)를 가진다. 제2 고정 단부 지지(146)의 위에는, 비전도성 빔 지지(150)가 제공되어 고정 단부(140)의 두 전도성 부분(142, 146)을 지지하도록 제공된다.
MEM 스위치(120)의 정전기력은 고정 단부(140)의 제2 고정 단부 지지(146) 및 제어 전극(또는 중간에 위치하는 워드라인 WL) 사이의 포텐셜 차이로 발달이 된다. 일단 포텐셜이 임계치 전압에 이르면, 스위칭 요소(130)의 콘택트 부분(170)이 (도 2b에 문자 "A"로 표시된 아크(arc)로 도시된 것처럼) 아래로 당겨져서 브릿지(bridge)가 형성되어 비트라인 BL-M1의 제2 부분을 커패시터(110)의 노드 플레이트(112)로 단락된다.
도 3을 참조해, 일반적으로 참조 번호(300)로 표시되는 4x4 MEM MEMRAM 어레이의 개략도가 도시되어 있다. 기존 DRAM 어레이와 비교해, MEMRAM 어레이 디자인은 매우 단순한데 이는 보디 바이어스 및 Vbb 전하 펌프 등과 같은 관련 회로가 필요 없기 때문이다. 또, 삼중 웰(triple well)이 필요 없는데, 이는 더 낮은 제조 단가를 의미한다. 절연 파괴를 피하기 위해, 커패시터의 그라운드 노드는 (도시되지 않은) 1/2 Vdd 수준에 모두 연결될 수 있다.
도 3의 도시된 배열에서, MEM 셀(302 및 304)의 각 커패시터 COO 및 C01은 워드라인 WLO에 의해 액세스 될 수 있고, MEM 셀(306 및 308)의 각 커패시터 C10 및 C11은 워드라인 WL1에 의해 액세스 될 수 있다. 워드라인이 디코더 및 구동 회로에 의해 선택되고 활성화될 때, 그 행의 MEM 셀들은 동시에 판독될 것이다.
II. MEM 셀 제조 방법
평판 커패시터를 갖고 SOI 기판상에 형성된 MEMRAM 어레이의 MEM 셀을 제조하는 선호되는 방법의 기술이 제공될 것이다. 동일한 제조 방법이 MEMRAM 어레이의 MEM 셀 모두를 동시에 제조하기 위해 사용된다. 도 4a 내지 도 4n을 참조해서, 본 발명에 따른 MEM 셀의 제조에 대한 단면도가 도시되었다.
도 4a를 참조해, MEM셀을 제조하기 위해 (약 300 nm의) 매립 산화층(buried oxide layer)(402) 및 (약 250 nm의) 실리콘 층(404)을 가지는 SOI 기판(400)이 사용된다. 반도체 SOI 기판 외에 반도체 벌크 기판과 같은 다른 유형의 기판도 MEM 셀을 제조하는데 사용될 수 있다는 것도 생각된다.
도 4a를 참조해, MEMRAM 어레이는 실리콘 층(404)이 식각된 영역에 형성된다. 식각된 면은 유전체 재료(406)(예컨대, 20 nm의 CVD 나이트라이드)로 피복된다. 도핑 된 폴리실리콘, 텅스텐, 금, 백금, 니켈 및 팔라듐(palladium)과 같은 전도성 재료가 50 내지 100 nm의 두께로 증착되고 패턴이 되어 비트라인 BL-M1의 제2 부분 및 노드 플레이트(112) 또는 커패시터(110)의 하부 플레이트를 형성한다.
도 4b를 참조해, 유전체 재료(134)가 증착되어 패터닝된다. 고유전 상수 재료가 사용되면 MEM 셀 크기는 더 줄어들 수 있다. 이 유전체 재료는 7 내지 100 범위의 유전 상수를 갖는 TiO2, Ta2O5, Al2O3 또는 심지어 PZT(lead zirconate titanate)와 같은 강유전체 재료일 수 있다.
만약 강유전체가 사용되면, 백금이나 팔라듐과 같은 귀금속류가 전극 플레이트를 형성하는 것에 사용되는 것이 선호된다. 페이스 III 포타시움 나이트라이드(potassium nitride) 및 비스무스층 화합물(bismuth layers compound)과 같은 다른 강유전체 재료 모두가 후보가 될 수 있다. MEM 스위치를 사용하는 주요 장점 중 하나는 증착과 열처리 동안 임의의 high-k 재료와도 맞는 것이다. 그러나, 전형적으로 이 열처리는 기존 MOS 트랜지스터 장치에는 매우 치명적이다.
도 4c를 참조해, 절연 재료(410)(예컨대, 100 nm CVD 산화물, 도핑 된 유리 등)이 증착되고 제1 금속 레벨 스터드(132)가 상호접속(interconnect)을 위해 형성된다. 스터드(132)를 위한 재료는 텅스텐, TiSi2, WSi,TiN, Ti, 도핑 된 폴리실리콘 및 다른 적절한 재료일 수 있다. 상기 스터드(132)와 유사한 스터드가 고정 단부(140)를 형성하기 위에서도 사용된다. 스터드(132)는 제1 및 제2 금속 레벨에 강하게 결합 되어 있어야만 한다.
도 4d를 참조해, 절연 재료(410)가 패턴되고 전도성 재료가 증착된다. 전도성 재료는 도핑 된 폴리실리콘, 텅스텐, 금, 백금, 니켈 및 팔라듐 등 일수 있다. 그 후에 커패시터(110)의 금 플레이트(136), 비트라인 BL-M2의 제1 부분 및 스위칭 요소(130)의 콘택트 부분(170)이 RIE(reactive ion etch) 패터닝에 의해 형성된다.
도 4e를 참조해, 그 후 CVD 나이트라이드 및 알루미늄 산화물과 같은 얇은 유전체 재료(412)(약 10에서 30nm임)가 증착된다. 비전도성 부분(172)을 정의하기 위해 다른 식각이 수행된다. 비전도성 부분(172)을 형성하기 위해 사용되는 유전체 재료는 버퍼된 HF에서 식각되지 않고 휘어질 수 있으며 금속 콘택트 부분(170)에 잘 접착되어야 한다. 또한, 후속 BHF 식각 동안에 그라운드 플레이트(136)가 "공격(attacked)" 받지 않도록 유전체 재료는 커패시터(110)의 그라운드 플레이트(136)를 피복 할 수도 있다.
이 후, 도 4g에 도시되어 있듯이 약 100 nm의 희생 산화층(sacrificial oxide layer)(414)이 증착되고 평탄화된다. 평탄화는 화학적 기계적 연마(CMP) 단계로 수행될 수 있다.
도 4h를 참조해, 제조 영역 밖의 산화 코팅은 제거된다. 나이트라이드층(416)은 MEM 셀의 표면을 피복하도록 증착된다. MEM 스위치 영역(418)을 피복하고 있는 나이트라이드층(416) 내에 작은 나이트라이드 홀이 패턴이 되어서, 차후 습식 식각(wet etch)이 하부의 희생 산화막(414)을 제거해서 후술할 스위칭 요소(130)를 풀어 놓는데(release) 사용될 수 있다.
그 후, nMOS 및 pMOS와 같은 MOS 장치가 필드 산화, 게이트 형성, 소스/드레인 확산 및 실리시데이션(silicidation) 등을 포함하는 기존 제조 방법을 사용해 지지 영역(식각되어 없어지지 않는 실리콘층(404)) 내에 형성된다.
도 4i를 참조해, 분리 영역(420), 접합 영역(422) 및 전형적인 MOS 장치의 게이트(424)가 도시된다. 실리사이드(silicide) 및 강유전체 재료는 동시에 산소 분위기에서 섭씨 450에서 700 도의 온도에서 30분에서 90분까지 동안 열처리 된다. 열처리는 MOS 장치 접합(420, 422)에서 실리사이드 형성을 강화할 뿐만 아니라 강유전체 재료의 손상을 회복도 시킨다.
도 4j를 참조해, 금속 콘택트 스터드(426)가 MOS 장치 및 MEM 셀에 연결된다. 절연 재료(427)가 증착되어 구조를 피복한다. 바람직하게는 금속 콘택트 스터드(426, 428)는 알루미늄이나 구리에 의해 형성된다. 그 후, 도 4k에 도시되어 있듯이 MEM 메모리 셀 구조 평면을 만들기 위해 최종 절연 재료(430)가 증착되어 금속 스터드(428)를 포함하는 전체 구조를 피복한다.
도 4l 내지 도 4n을 참조해, MEM 스위치(120)의 스위칭 요소(130)를 풀어 놓는 공정이 도시되어 있다. 먼저, 레지스트층(resist layer)(450)이 증착되고 도 4l에 도시된 것과 같이 패턴이 된다. 상부의 두 절연체층(430, 427)은 도 4m에 도시된 지향성 RIE 공정을 통해 제거된다. 바람직한 식각 공정은 나이트라이드층(416)에서 멈춘다.
MEM 스위치(120)의 스위칭 요소(130)를 풀어 놓기 위해 BHF 습식 식각 또는 하향식 등방 식각(down stream isotropic etch)이 수행되어 패턴된 나이트라이드 홀을 통해 선택적으로 하부 희생 산화막(414)을 제거한다. 스위칭 요소(130)의 비전도성 접착층(glue layer)(172)은 식각 공정 동안 공격받지 않는데 왜냐하면, 이것은 나이트라이드로 형성되었기 때문이다. 도 4n은 나이트라이드 층(416) 및 산화층(414)을 완전히 제거하기 위한 선택사항을 도시한다.
본 명세서에서 기술한 것은 단순히 본 발명의 원리의 응용을 도시하는 것이다. 예를 들어, 본 발명의 수행하기 위한 베스트 모드로서 상술되고 구현된 시스템들은 단지 도시의 목적을 위해서이다. 다시 말해, 당업자에 의해 다른 배치와 방법이 본 발명의 범위와 사상을 벗어나지 않고 구현될 수 있다.

Claims (31)

  1. 어레이(array)에 정렬되어 있는 복수의 전기화학적(micromachined electrochemical memory; MEM) 메모리 셀들을 포함하며, 상기 복수의 MEM 메모리 셀들 각각이 전하를 저장하도록 구성되어 있는 메모리 시스템.
  2. 제1항에 있어서, 각 MEM 메모리 셀은 스위치 및 커패시터를 가지는 메모리 시스템.
  3. 제2항에 있어서, 상기 스위치는 상기 커패시터 내에 저장된 상기 전하를 판독하거나 상기 커패시터에 전하를 기입하기 위해 제1 위치로부터 제2 위치로 이동하도록 구성된 콘택트 부분(contact portion)을 포함하는 메모리 시스템.
  4. 제3항에 있어서, 상기 콘택트 부분이 상기 제2 위치에 있을 때, 상기 콘택트 부분은 비트라인(bitline)을 상기 커패시터의 플레이트(plate)에 단락시키는 메모리 시스템.
  5. 제3항에 있어서, 상기 스위치는 상기 콘택트 부분 반대 쪽에 고정 단부(fixed end portion)를 포함하는 메모리 시스템.
  6. 제1항에 있어서, 복수의 데이터 라인(data line)들은 상기 어레이를 가로지르는(transverse) 메모리 시스템.
  7. 제6항에 있어서, 상기 복수의 데이터 라인들은 비트라인들 및 워드라인들을 포함하는 메모리 시스템.
  8. 제7항에 있어서, 상기 비트라인들 및 워드라인들은 상기 복수의 MEM 메모리 셀들 내에 혼재되는 메모리 시스템.
  9. 제1항에 있어서, 상기 복수의 MEM 메모리 셀들 각각은 최소한 하나의 각 MOS 장치에 연결되어 있는 메모리 시스템.
  10. 제1항에 있어서, 상기 복수의 MEM 메모리 셀들은 반도체 SOI 또는 벌크 기판상에 제조되는 메모리 시스템.
  11. 제1항에 있어서, 상기 복수의 MEM 메모리 셀들 각각은 평판 셀 구조(planar cell structure)를 가지는 메모리 시스템.
  12. 복수의 MEM 메모리 셀들을 포함하며 상기 복수의 MEM 메모리 셀들 각각은 그곳에 전하를 저장하도록 구성되는 마이크로머신 전기화학적 임의 액세스 메모리(micromachined electrochemical random access memory; MEMRAM) 어레이.
  13. 제12항에 있어서, 각 MEM 메모리 셀은 스위치 및 커패시터를 가지는 어레이.
  14. 제13항에 있어서, 상기 스위치는 상기 커패시터 내에 상기 저장된 전하를 판독하거나 상기 커패시터에 상기 전하를 기입하기 위해 제1 위치로부터 제2 위치로 이동하도록 구성된 콘택트 부분을 포함하는 어레이.
  15. 제14항에 있어서, 상기 콘택트 부분이 상기 제2 위치에 있을 때, 상기 콘택트 부분은 비트라인을 상기 커패시터의 플레이트에 단락시키는 어레이.
  16. 제13항에 있어서, 상기 스위치는 상기 콘택트 부분 반대 쪽에 고정 단부를 포함하는 어레이.
  17. 제12항에 있어서, 복수의 데이터 라인들은 상기 어레이를 가로지르는 어레이.
  18. 제17항에 있어서, 상기 복수의 데이터 라인들은 비트라인들 및 워드라인들을 포함하는 어레이.
  19. 제18항에 있어서, 상기 비트라인들 및 워드라인들은 상기 복수의 MEM 메모리 셀들 내에 혼재된 어레이.
  20. 제12항에 있어서, 상기 복수의 MEM 메모리 셀들 각각은 최소한 하나의 각 MOS 장치에 연결되어 있는 어레이.
  21. 제12항에 있어서, 상기 복수의 MEM 메모리 셀들은 반도체 SOI 또는 벌크 기판상에 제조되는 어레이.
  22. 제12항에 있어서, 상기 복수의 MEM 메모리 셀들 각각은 평판 셀 구조를 가지는 어레이.
  23. 복수의 MEM 메모리 셀들을 가지는 마이크로머신 전기화학적 임의 액세스 메모리(MEMRAM) 어레이를 제작하는 방법으로서,
    반도체 웨이퍼를 제공하는 단계;
    상기 반도체 웨이퍼 상에 복수의 데이터 라인들을 제조하는 단계; 및
    상기 반도체 웨이퍼 상에 상기 복수의 MEM 메모리 셀들 각각을 제조하는 단계를 포함하며, 여기서 최소한 하나의 데이터 라인은 상기 복수의 MEM 메모리 셀들 각각을 가로지르는 방법.
  24. 제23항에 있어서, 상기 반도체 웨이퍼는 반도체 SOI 또는 벌크 웨이퍼인 방법.
  25. 제22항에 있어서, 상기 복수의 MEM 메모리 셀들 각각을 제조하는 단계는
    복수의 기판 공동(substrate cavity)을 만들기 위해 상기 반도체 웨이퍼의 부분을 식각하는 단계; 및
    각 기판 공동 내에 상기 복수의 MEM 메모리 셀들 각각을 제조하는 단계
    를 포함하는 방법.
  26. 제22항에 있어서, 절연 재료로 상기 복수의 MEM 메모리 셀들 각각을 봉입하는 단계를 더 포함하는 방법.
  27. 제22항에 있어서, 판형 셀 구조로 상기 복수의 MEM 메모리 셀들 각각을 제조하는 단계를 더 포함하는 방법.
  28. 제26항에 있어서, 상기 복수의 MEM 메모리 셀들 각각을 제조하는 단계는
    상기 복수의 MEM 메모리 셀들 각각에 대한 MEM 스위치를 풀어 놓기(release) 위해 상기 절연 재료 및 상기 절연 재료 아래의 최소한 한 층의 섹션을 제거하는 단계
    를 포함하는 방법.
  29. 제22항에 있어서, 상기 복수의 MEM 메모리 셀들 각각은 최소한 하나의 각 MOS 장치에 연결하는 단계를 더 포함하는 방법.
  30. 제22항에 있어서, 상기 복수의 데이터 라인들은 비트라인들 및 워드라인들을 포함하는 방법.
  31. 제30항에 있어서, 상기 비트라인들 및 워드라인들은 상기 복수의 MEM 메모리 셀들 내에 혼재되는 방법.
KR1020057008953A 2005-05-18 2002-12-19 마이크로머신 전기화학적 임의 액세스 메모리 어레이 및이의 제작 방법 KR20050113167A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020057008953A KR20050113167A (ko) 2005-05-18 2002-12-19 마이크로머신 전기화학적 임의 액세스 메모리 어레이 및이의 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020057008953A KR20050113167A (ko) 2005-05-18 2002-12-19 마이크로머신 전기화학적 임의 액세스 메모리 어레이 및이의 제작 방법

Publications (1)

Publication Number Publication Date
KR20050113167A true KR20050113167A (ko) 2005-12-01

Family

ID=37287915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057008953A KR20050113167A (ko) 2005-05-18 2002-12-19 마이크로머신 전기화학적 임의 액세스 메모리 어레이 및이의 제작 방법

Country Status (1)

Country Link
KR (1) KR20050113167A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929341B2 (en) 2008-03-24 2011-04-19 Samsung Electronics Co., Ltd. Electromechanical switch and method of forming the same
US8391057B2 (en) 2008-12-02 2013-03-05 Samsung Electronics Co., Ltd. Switch and method of forming the same
US11502280B2 (en) 2020-03-16 2022-11-15 Samsung Display Co., Ltd. Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929341B2 (en) 2008-03-24 2011-04-19 Samsung Electronics Co., Ltd. Electromechanical switch and method of forming the same
US8391057B2 (en) 2008-12-02 2013-03-05 Samsung Electronics Co., Ltd. Switch and method of forming the same
US11502280B2 (en) 2020-03-16 2022-11-15 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
US6611033B2 (en) Micromachined electromechanical (MEM) random access memory array and method of making same
JP5054936B2 (ja) 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法
US6337497B1 (en) Common source transistor capacitor stack
KR100724029B1 (ko) 반도체 장치 및 트랜지스터
US7842990B2 (en) Nonvolatile ferroelectric memory device including trench capacitor
US6969651B1 (en) Layout design and process to form nanotube cell for nanotube memory applications
US6625047B2 (en) Micromechanical memory element
US5886922A (en) Probe device for memory device having multiple cantilever probes
US7489551B2 (en) Memory architecture and method of manufacture and operation thereof
JP5759091B2 (ja) 半導体記憶装置及び半導体記憶装置の製造方法
US20060249726A1 (en) Semiconductor devices including nano tubes and methods of operating and fabricating the same
JP3724373B2 (ja) 半導体装置の製造方法
JP2007110068A (ja) 半導体記憶装置及びその製造方法
US6665207B2 (en) ROM embedded DRAM with dielectric removal/short
JP2009231842A (ja) 電気機械的スイッチ及びこれの形成方法
JP4545133B2 (ja) 半導体記憶装置及びその製造方法
US20080035928A1 (en) Vertical electromechanical memory devices and methods of manufacturing the same
KR20050113167A (ko) 마이크로머신 전기화학적 임의 액세스 메모리 어레이 및이의 제작 방법
US7668008B2 (en) 1-transistor type DRAM cell, a DRAM device and manufacturing method therefore, driving circuit for DRAM, and driving method therefor
US6172897B1 (en) Semiconductor memory and write and read methods of the same
CN100547794C (zh) 机电存储器、使用其的电路、和机电存储器驱动方法
US7952921B2 (en) 1-transistor type DRAM cell, DRAM device and DRAM comprising thereof and driving method thereof and manufacturing method thereof
JPH0982904A (ja) ダイナミック型メモリ及びその製造方法
WO2004059652A1 (en) Micromachined electrochemical (mem) random access memory array and method of making same
JP2008047901A (ja) 電気的機械的メモリ素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application