KR20050111968A - 반도체 소자의 커패시터 및 그 형성방법 - Google Patents

반도체 소자의 커패시터 및 그 형성방법 Download PDF

Info

Publication number
KR20050111968A
KR20050111968A KR1020040036909A KR20040036909A KR20050111968A KR 20050111968 A KR20050111968 A KR 20050111968A KR 1020040036909 A KR1020040036909 A KR 1020040036909A KR 20040036909 A KR20040036909 A KR 20040036909A KR 20050111968 A KR20050111968 A KR 20050111968A
Authority
KR
South Korea
Prior art keywords
oxide film
tantalum oxide
capacitor
lower electrode
niobium oxide
Prior art date
Application number
KR1020040036909A
Other languages
English (en)
Inventor
이진일
이정현
김성태
유차영
임한진
서범석
정숙진
박성호
이광희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040036909A priority Critical patent/KR20050111968A/ko
Publication of KR20050111968A publication Critical patent/KR20050111968A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 소자의 커패시터 및 그 형성방법을 제공한다. 이 커패시터는 하부 전극과 상기 하부 전극 상에 순차적으로 적층된 탄탈럼산화막 및 니오븀산화막을 포함한다. 상기 상기 니오븀산화막 상에 상부 전극이 형성된다. 본 발명에서 상기 탄탈럼산화막은 누설전류가 적은 (100) 결정방향을 가질 수 있다. 상기 니오븀산화막과 상기 상부 전극 사이에 탄탈럼산화막이 더 형성되어 있을 수도 있다. 상기 하부 전극 및/또는 상기 상부전극은 백금족 원소로 형성될 수 있다.

Description

반도체 소자의 커패시터 및 그 형성방법{CAPACITOR INTEGRATED IN SEMICONDUCTOR DEVICE AND METHOD OF FORMING THE SAME}
본 발명은 반도체 소자의 커패시터 및 그 형성방법에 관한 것으로서, 더 구체적으로 탄탈럼산화막을 커패시터유전막으로 사용하는 커패시터 및 그 형성방법에 관한 것이다.
반도체 소자의 형성공정에서 디자인 룰이 줄어듦에 따라 단위면적당 커패시턴스가 큰 커패시터가 요구되고 있다. 커패시터의 단위면적당 커패시턴스를 증가시키기 위한 방법으로 전극을 3차원적 구조로 형성하여 표면적을 증가시키는 방법, 유전막의 두께를 감소시키는 방법 및 높은 유전상수를 가지는 유전막을 사용하는 방법 등이 제안되어 있다. 전극의 표면적을 증가시키는 방법은 공정이 복잡하고 불안정한 면이 있고, 유전막의 두께르 감소시키는 방법은 얇은 유전막을 통한 누설전류로 인하여 커패시터 본래의 기능을 열화되는 한계가 있다. 종래의 커패시터 하부전극은 주로 폴리실리콘을 사용하여 형성되었다. 따라서, 폴리실리콘과 유전막의 일함수 차이가 적어 누설전류의 발생확률이 높았는데, 최근 도입된 금속 하부전극은 유전막과 일함수 차가 크기 때문에 누설전류를 효과적으로 제어할 수 있게되었다. 또한, 유전막으로 유전상수가 높은 탄탈럼산화막(Ta2O5), 티타늄산화막(TiO2 ) 및 BST 등이 개발되어 있다. 하부전극을 이루는 원소로는 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt) 등의 백금족원소 등이 제안되고 있다. 특히, 이들 중 루테늄은 다른 백금족 원소에 비해 식각공정이 용이하고, 산화되더라도 금속의 특징을 유지하는 점 등의 다양한 장점을 가지기 때문에 많은 연구가 이루어지고 있다.
백금족 원소, 특히 루테늄으로 이루어진 하부전극 상에 탄탈럼산화막이 형성되는 경우 유전율이 낮은 비정질 상태에서 유전율이 높은 결정질 상태로 변환하는 것이 요구된다. 이 때, 탄탈럼산화막의 결정화는 700℃ 이상의 고온에서 이루어진다. 그러나, 유전율을 높이기 위하여 탄탈럼산화막을 고온에서 결정화하는 경우 하부 전극의 표면의 모폴로지(morphology)가 거칠어져 누설전류가 증가하는 문제를 가진다. 즉, 유전막의 결정화 온도를 낮출 경우 유전율이 감소하고, 결정화 온도를 높이는 경우 누설전류가 증가하는 문제를 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는 낮은 온도에서도 탄탈럼산화막의 결정화가 이루어질 수 있는 커패시터 및 그 형성방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 누설전류가 높지 않고 커패시턴스를 향상시킬 수 있는 커패시터 및 그 형성방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 탄탈럼산화막 및 니오븀산화막이 적층된 커패시터 유전막을 가지는 커패시터 및 그 형성방법을 제공한다. 이 커패시터는 하부 전극과 상기 하부 전극 상에 순차적으로 적층된 탄탈럼산화막 및 니오븀산화막을 포함한다. 상기 상기 니오븀산화막 상에 상부 전극이 형성된다. 본 발명에서 상기 탄탈럼산화막은 누설전류가 적은 (100) 결정방향을 가질 수 있다. 상기 니오븀산화막과 상기 상부 전극 사이에 탄탈럼산화막이 더 형성되어 있을 수도 있다. 상기 하부 전극 및/또는 상기 상부전극은 백금족 원소로 형성될 수 있다.
이 커패시터의 제조방법은 하부전극을 형성하고, 상기 하부전극 상에 탄탈럼산화막 및 니오븀산화막을 형성하는 것을 포함한다. 상기 탄탈럼산화막 및 상기 니오븀산화막을 열처리하여 결정화하고, 상기 니오븀산화막 상에 상부전극을 형성한다. 상기 결정화는 탄탈럼산화막 및 니오븀산화막을 적층한 후 실시할 수도 있고, 각각 탄탈럼산화막을 형성한 후 결정화하고, 니오븀산화막을 형성한 후 결정화할 수도 있다. 본 발명에 따르면 상기 결정화는 600℃ 이하의 낮은 온도에서 열처리하더라도 높은 유전상수를 얻을 수 있다.
상기 니오븀산화막 상에 탄탈럼산화막을 더 형성할 수도 있다. 이 경우, 제 1 탄탈럼산화막, 니오븀산화막 및 제 2 탄탈럼산화막을 모두 적층한 후 열처리하여 결정화할 수도 있고, 각층을 형성한 후 열처리할 수도 있다.
이하 본발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하도록 한다. 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 구조물이 다른 구조물 또는 기판에 "인접하여" 있다고 언급되어지는 경우에 그것을 다른 구조물 또는 기판에 직접 인접하여 형성될 수 있거나 또는 그들 사이에 제 3의 구조물이 개재될 수도 있다.
도 1은 본 발명의 제 1 실시예에 따른 커패시터를 나타낸 단면도이다.
도 1을 참조하면, 이 커패시터는 하부 전극(10)과 상부 전극(16) 사이에 커패시터 유전막이 개재된다. 상기 커패시터 유전막은 차례로 적층된 탄탈럼산화막(12) 및 니오븀산화막(14)으로 구성된다. 상기 탄탈럼산화막은 상기 니오븀산화막(14)과 상기 하부 전극(10) 사이에 개재되어 (100) 결정방향을 가진다. 상기 하부 전극(10)은 폴리실리콘으로 형성되거나, 루테늄, 로듐, 이리듐, 오스뮴 및 백금 등의 백금족 원소로 형성될 수 있다. 이들 중 식각이 용이하고, 후속공정에서 산화되더라도 금속의 특성을 유지하는 루테늄이 하부전극으로 주로 사용되고 있으며, 본 발명의 하부전극으로도 상기 루테늄을 사용할 수 있다. 상기 상부 전극(16)도 백금족 원소로 형성될 수 있다.
도 2는 본 발명의 제 1 실시예에 따른 커패시터 형성방법을 설명하기 위한 흐름도이다.
도 2를 참조하면, 하부전극 상에 탄탈럼산화막 및 니오븀산화막을 차례로 형성한다(S1 단계). 상기 탄탈럼산화막 및 상기 니오븀산화막은 원자층증착법(ALD; Atomic Layer Deposistion)을 적용하여 형성할 수 있다. 예컨대, 상기 탄탈럼산화막 및 상기 니오븀산화막을 각각 120Å 및 60Å 두께로 형성할 수 있다.
비정질 상태인 상기 탄탈럼산화막 및 상기 니오븀산화막을 열처리하여 결정화시킨다(S2 단계). 상기 열처리는 질소 분위기에서 600℃ 이하의 낮은 온도에서 실시한다. 종래에 탄탈럼산화막 단일층으로 커패시터 유전막을 형성하는 경우에는 700℃ 이상의 높은 온도에서 결정화하여야 필요한 유전율을 얻을 수 있었으나, 본원 발명과 같이 탄탈럼산화막 상에 니오븀산화막이 적층된 경우 600℃ 이하의 온도에서도 충분한 유전율을 얻을 수 있다. 이 때, 상기 탄탈럼산화막은 (100) 결정방향으로 결정화되어 (001) 결정방향을 가지는 탄탈럼산화막에 비해 우수한 누설전류 특성이 확보된다.
계속해서, 상기 니오븀산화막 상에 상부 전극을 형성한다(S3 단계). 상기 상부 전극, 상기 니오븀산화막, 상기 탄탈럼산화막 및 상기 하부전극은 순차적으로 패터닝함으로써 필요한 형상 및 배치의 커패시터를 형성할 수 있다. 커패시터를 구성하는 물질 및 결정화 이외에 커패시터의 구조를 형성하는 방법은 통상의 기술을 적용하여 형성할 수 있다.
도 3은 본 발명의 제 2 실시예에 따른 커패시터를 나타낸 단면도이다.
도 3을 참조하면, 이 커패시터는 하부 전극(50)과 상부 전극(58) 사이에 커패시터 유전막이 개재된다. 상기 커패시터 유전막은 차례로 적층된 제 1 탄탈럼산화막(52), 니오븀산화막(54) 및 제 2 탄탈럼산화막(56)으로 구성된다. 상기 제 1 및 제 2 탄탈럼산화막은 (100) 결정방향을 가진다. 상기 하부 전극(50)은 폴리실리콘으로 형성되거나, 루테늄, 로듐, 이리듐, 오스뮴 및 백금 등의 백금족 원소로 형성될 수 있다. 이들 중 식각이 용이하고, 후속공정에서 산화되더라도 금속의 특성을 유지하는 루테늄이 하부전극으로 주로 사용되고 있으며, 본 발명의 하부전극으로도 상기 루테늄을 사용할 수 있다. 상기 상부 전극(58)도 백금족 원소로 형성될 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 커패시터 형성방법을 설명하기 위한 흐름도이다.
도 4를 참조하면, 하부전극 상에 제 1 탄탈럼산화막, 니오븀산화막 및 제 2 탄탈럼산화막을 차례로 형성한다(S1 단계). 상기 제 1 및 제 2 탄탈럼산화막과 상기 니오븀산화막은 원자층증착법(ALD; Atomic Layer Deposistion)을 적용하여 형성할 수 있다. 예컨대, 상기 탄탈럼산화막 및 상기 니오븀산화막을 각각 120Å 및 60Å 두께로 형성할 수 있다.
비정질 상태인 상기 제 1 및 제 2 탄탈럼산화막과 상기 니오븀산화막을 열처리하여 결정화시킨다(S2 단계). 상기 열처리는 질소 분위기에서 600℃ 이하의 낮은 온도에서 실시한다. 종래에 탄탈럼산화막 단일층으로 커패시터 유전막을 형성하는 경우에는 700℃ 이상의 높은 온도에서 결정화하여야 필요한 유전율을 얻을 수 있었으나, 본원 발명과 같이 탄탈럼산화막 상에 니오븀산화막이 적층된 경우 600℃ 이하의 온도에서도 충분한 유전율을 얻을 수 있다. 이 때, 상기 탄탈럼산화막은 (100) 결정방향으로 결정화되어 (001) 결정방향을 가지는 탄탈럼산화막에 비해 우수한 누설전류 특성이 확보된다.
계속해서, 상기 제 2 탄탈럼산화막 상에 상부 전극을 형성한다(S3 단계). 상기 상부 전극, 상기 니오븀산화막, 상기 탄탈럼산화막 및 상기 하부전극은 순차적으로 패터닝함으로써 필요한 형상 및 배치의 커패시터를 형성할 수 있다. 커패시터를 구성하는 물질 및 결정화 이외에 커패시터의 구조를 형성하는 방법은 통상의 기술을 적용하여 형성할 수 있다.
도 5는 본 발명의 바람직한 실시예에 따른 커패시터 유전막의 결정분포를 보여주는 XRD(X-Ray Diffractometer) 분석 결과를 나타낸 그래프이다.
도 5를 참조하면, 루테늄 전극 상에 탄탈럼산화막 및 니오븀산화막을 형성하고, 600℃ 30분간 열처리하여 결정화된 커패시터유전막을 형성된 시료를 XRD를 이용하여 결정을 분석한 결과, (100)결정방향의 탄탈럼산화막의 피크가 검출되었다.
도 6은 (100)결정방향의 탄탈럼산화막의 누설전류를 측정한 그래프이다.
도 6을 참조하면, 선 ①은 루테늄 하부전극 상에 탄탈럼산화막 100Å, 니오븀산화막 60Å을 차례로 형성하고 질소분위기에서 575℃로 열처리하고 루테늄 상부전극을 형성한 시료에서 측정된 결과이고, 선 ②는 루테늄 하부전극 상에 니오븀산화막 60Å 및 탄탈럼산화막 100Å을 차례로 형성하고 질소분위기에서 575℃로 열처리하고 루테늄 상부전극을 형성한 시료에서 측정된 결과이다.
그래프에서 보여지는 바와 같이, 선 ①은 인가전압에 비례하여 누설전류가 완만하게 증가하는 것을 보여주고, 선 ②는 인가전압에 비례하여 급격히 누설전류가 증가하는 것을 보여준다. 즉, 탄탈럼산화막/니오븀산화막 순으로 적층된 커패시터 유전막이 니오븀산화막/탄탈럼산화막 순으로 적층된 커패시터 유전막에 비해 누설전류 특성이 우수하다는 것을 알 수 있다.
상술한 것과 같이, 본 발명에 따르면 탄탈럼산화막 상에 니오븀산화막을 형성함으로써 600℃ 이하의 낮은 온도에서 결정화가 가능하게 되어 700℃ 이상의 높은 온도에서 탄탈럼산화막을 결정화하는 종래의 방법에 비해 누설전류를 줄일 수 있다. 따라서, 본 발명을 적용하는 경우 누설전류특성이 열화되지 않고 높은 유전율을 가지는 커패시터 유전막을 형성할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 커패시터를 나타낸 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 커패시터 형성방법을 설명하기 위한 흐름도이다.
도 3은 본 발명의 제 2 실시예에 따른 커패시터를 나타낸 단면도이다.
도 4는 본 발명의 제 2 실시예에 따른 커패시터 형성방법을 설명하기 위한 흐름도이다.
도 5는 본 발명의 바람직한 실시예에 따른 커패시터 유전막의 결정분포를 나타낸 그래프이다.
도 6은 본 발명의 바람직한 실시예에 따른 커패시터 유전막의 누설전류 그래프이다.

Claims (7)

  1. 하부 전극;
    상기 하부 전극 상에 순차적으로 적층된 탄탈럼산화막 및 니오븀산화막;및
    상기 니오븀산화막 상에 형성된 상부 전극을 포함하는 커패시터.
  2. 제 1 항에 있어서,
    상기 탄탈럼산화막은 (100) 결정방향을 가지는 것을 특징으로 하는 커패시터.
  3. 제 1 항에 있어서,
    상기 니오븀산화막 및 상기 상부 전극 사이에 개재된 탄탈럼산화막을 더 포함하는 것을 특징으로 하는 커패시터.
  4. 제 1 항에 있어서,
    상기 하부 전극은 백금족 금속인 것을 특징으로 하는 커패시터.
  5. 하부전극을 형성하는 단계;
    상기 하부전극 상에 탄탈럼산화막 및 니오븀산화막을 형성하는 단계;
    상기 탄탈럼산화막 및 상기 니오븀산화막을 열처리하여 결정화하는 단계;및
    상기 니오븀산화막 상에 상부전극을 형성하는 단계를 포함하는 커패시터 제조방법.
  6. 제 5 항에 있어서,
    상기 결정화하는 단계는 600℃ 이하의 낮은 온도에서 열처리하는 것을 특징으로 하는 커패시터 제조방법.
  7. 제 5 항에 있어서,
    상기 니오븀산화막 상에 제 2 탄탈럼 산화막을 더 형성하여, 상기 탄탈럼산화막, 상기 니오븀산화막 및 상기 제 2 탄탈럼 산화막을 열처리하여 결정화하는 것을 특징으로 하는 커패시터 제조방법.
KR1020040036909A 2004-05-24 2004-05-24 반도체 소자의 커패시터 및 그 형성방법 KR20050111968A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040036909A KR20050111968A (ko) 2004-05-24 2004-05-24 반도체 소자의 커패시터 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040036909A KR20050111968A (ko) 2004-05-24 2004-05-24 반도체 소자의 커패시터 및 그 형성방법

Publications (1)

Publication Number Publication Date
KR20050111968A true KR20050111968A (ko) 2005-11-29

Family

ID=37286983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040036909A KR20050111968A (ko) 2004-05-24 2004-05-24 반도체 소자의 커패시터 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR20050111968A (ko)

Similar Documents

Publication Publication Date Title
US5337207A (en) High-permittivity dielectric capacitor for use in a semiconductor device and process for making the same
US6781184B2 (en) Barrier layers for protecting metal oxides from hydrogen degradation
US6441417B1 (en) Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
US5554564A (en) Pre-oxidizing high-dielectric-constant material electrodes
JP3970477B2 (ja) 強誘電体集積回路及びその製造方法
KR20040060443A (ko) 반도체 소자의 커패시터 및 그 제조방법
JPH11307734A (ja) 強誘電体集積回路とその製造方法
US6338970B1 (en) Ferroelectric capacitor of semiconductor device and method for fabricating the same
JP4438963B2 (ja) 強誘電体キャパシタ
KR100468774B1 (ko) 반도체 메모리 소자의 제조방법
JPH11177048A (ja) 半導体素子およびその製造方法
US6455328B2 (en) Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum
KR20050111968A (ko) 반도체 소자의 커패시터 및 그 형성방법
US7199002B2 (en) Process for fabrication of a ferroelectric capacitor
JP2002329845A (ja) 強誘電体メモリ素子の製造方法および強誘電体メモリ装置
KR100555483B1 (ko) 수소 열처리를 포함하는 반도체장치의 커패시터 제조방법
KR100247474B1 (ko) 피지티 강유전체 캐패시터 제조 방법
KR0165408B1 (ko) 고유전막 캐패시터의 제조방법
KR100425826B1 (ko) 반도체소자의캐패시터제조방법
KR100265333B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
JP2006245612A (ja) 容量素子の製造方法
US20190245056A1 (en) Ferroelectric devices free of extended grain boundaries
JP4659772B2 (ja) 半導体素子の製造方法
KR100475077B1 (ko) 캐패시터의 유전막 형성방법
KR20010046108A (ko) 반도체 메모리 소자의 커패시터

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination