KR20050110007A - Esd 소산 구조 부품 - Google Patents

Esd 소산 구조 부품 Download PDF

Info

Publication number
KR20050110007A
KR20050110007A KR1020057017288A KR20057017288A KR20050110007A KR 20050110007 A KR20050110007 A KR 20050110007A KR 1020057017288 A KR1020057017288 A KR 1020057017288A KR 20057017288 A KR20057017288 A KR 20057017288A KR 20050110007 A KR20050110007 A KR 20050110007A
Authority
KR
South Korea
Prior art keywords
structural component
oxide
ceramic layer
substrate
ceramic
Prior art date
Application number
KR1020057017288A
Other languages
English (en)
Other versions
KR100654598B1 (ko
Inventor
권오훈
매튜 에이. 심슨
Original Assignee
생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 filed Critical 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드
Publication of KR20050110007A publication Critical patent/KR20050110007A/ko
Application granted granted Critical
Publication of KR100654598B1 publication Critical patent/KR100654598B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Elimination Of Static Electricity (AREA)
  • Coating By Spraying Or Casting (AREA)
  • Laminated Bodies (AREA)
  • Photoreceptors In Electrophotography (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

본 발명은, 기판과 이러한 기판 위에 침착된 세라믹층을 포함하는 구조 부품을 제공한다. 당해 세라믹층은 세라믹 정전기 전하 소산 물질로 이루어지고, 전기 저항이 약 103 내지 약 1011 Ω-cm의 범위이다.

Description

ESD 소산 구조 부품{ESD dissipative structural components}
본 발명은 일반적으로 구조 부품, 특히 정전기 전하의 안전한 방전을 위한 정전기 방전 소산 특성을 갖는 구조 부품에 관한 것이다.
마이크로전자 제조의 맥락에서, 민감성 마이크로전자장치는 클린룸과 같은 환경에서 자동화 수단 및/또는 사람에 의해 전형적으로 핸들링된다. 이러한 맥락에서, 핸들링 및 제조 공정은 마찰전기 전하로 공지된 축적된 정전기를 생성시키는 경향이 있다. 웨이퍼 가공 공정을 통한 집적 회로와 같은 마이크로전자장치를 제조하는 클린룸 환경의 맥락에서, 정전기 전하 축적은 오염 문제를 일으키는 경향이 있다. 특히, 클린룸 환경 내부의 하전된 표면은 오염물을 유인하여 보유하는 경향이 있으며, 이로 인해 클린룸에서의 입자 제거가 어려워진다. 오염 문제를 일으키는 정전기 전하의 존재 이외에도, 정전기 전하의 방전이 추가의 문제를 야기하는 경향이 있다. 예를 들면, 집적 회로, 아날로그 장치, 저장 매체 및 저장 장치와 같은 다수의 마이크로전자장치는 정전기의 제어되지 않은 방전에 의해 손상될 수 있으며, 전기 회로에 손상을 줄 수 있다. 치명적인 손상의 경우, 이러한 손상은 제조공정의 백-엔드에서 시험 상 동안 검측될 수 있다. 그러나, 추측컨데, 보다 문제가 되는 것은 정전기 방전이 소비자에 의해 후속 단계의 집적 동안 또는 최종 소비자에 의해 전자 부품에 혼입되는 마이크로전자장치의 사용 동안 표면에 잠재적 결함을 야기할 수 있다는 점이다.
정전기 방전 협회에 의해 제공된 이러한 주제에 대한 배경 정보는 정전기 전하를 다루는 다양한 접근법이 상세하게 기재되어 있는 인터넷 사이트(www.esda.org)를 참조한다. 정전기 방전과 관련된 문제를 제기하는 한 가지 방법은 정전기 축적량의 감소와, 가능한 경우, 제거를 요구하지만, 주어진 환경에서 모든 정전기 생성량을 완전히 제거하기는 어렵다. 따라서, 형성되는 정전기 전하를 안전하게 소산시키거나 중화시키는 단계를 수행한다. 이와 관련하여, 민감성 마이크로전자장치의 손상을 방지하기 위해, 통상, 정전기 방전(ESD) 소산 물질을 사용함으로써 방전율을 조절하는 것이 추구되어 왔다. 이와 관련해서, 제조공정에 사용된 특정한 가공 기구는 적합한 중합체로 이루어지며, 당해 중합체는 임의의 목적하는 기하학적 형태로 용이하게 성형될 수 있으며, 중합체의 저항은 매우 광범위하게 조절될 수 있다. 그러나, 중합체의 기계적 특성이 불량하다. 예를 들면, 대부분의 중합체 물질은 내마모성이 아니고 하중하에 크립핑되며, 탄성 모듈러스가 10GPa 미만이다.
중합체 상의 피막은 당해 분야에서 사용되어 왔다. 일례로서, 오산화바나듐 졸이 표면에 결합제와 함께 도포되어, 중합체 결합제에 의해 결합된 산화바나듐 입자의 "섬유상 또는 리본상 망상 구조"를 남긴다. 이러한 피막은 대부분의 표면 유형에 도포될 수 있다. 그러나, 이러한 피막은 내마모성이 결여되며, 벤치 탑과 같이 부품과 빈번하게 접촉할 수 있는 영역에서 장기간 사용하기에 부적합하다. 클린룸 환경에서, 섬유는 표면과 분리하여 오염을 유도하기 쉽다.
중합체 물질의 일부 단점을 제거하기 위한 시도로서, 정전기 방전 소산 세라믹 물질이 개발되어 왔다. 이러한 예의 하나가, 산화지르코늄과 산화철로 이루어진 세라믹 물질의 형성에 대해 기술하고 있는 미국 특허 제6,274,524호에 기재되어 있다. 그러나, 다수의 세라믹 물질을 사용하는 경우와 같이 기재된 물질은 일체형 핸들링 기구, 퍼니쳐 및 고정물과 같은 대형 피스 제조시 고가이다.
따라서, 상기한 바에 따라, 개선된 정전기 방전 소산 물질 및 부품과, 예를 들면 마이크로전자 제작 환경에서 사용하기 위해, 이러한 물질 및 부품을 성형하는 방법을 제공하는 것이 통상 요망되는 것으로 간주된다.
본 발명은 첨부된 도면을 참조로 하여 당해 분야의 숙련가에게 보다 잘 이해되며 다수의 양태, 특징 및 이점이 명백해질 수 있다.
도 1은 본 발명의 실시양태에 따르는 진공 척(vacuum chuck)이다.
상이한 도면에서 동일한 부호의 사용은 동일하거나 상이한 항목을 나타낸다.
[발명의 요약]
본 발명의 한 양태에 따라, 기판과 이러한 기판 위에 침착된 세라믹층을 포함하는 구조 부품이 제공된다. 당해 세라믹층은 세라믹 정전기 전하 소산 물질로 이루어지며, 전기 저항이 약 103 내지 약 1011 Ω-cm의 범위이다. 당해 부품은 전기 저항이 특정 용도에서 약 105 내지 약 109 Ω-cm의 범위와 같이 좀 더 좁은 범위일 수 있다. 당해 세라믹층은 박막 또는 후막 형성 기술에 의해 침착될 수 있다. 한 양태에서, 세라믹층은 열 분무로 공지된 후막 형성 기술에 의해 침착된다. 구조 부품은 마이크로전자장치 제조 공정과 같은 마이크로전자 핸들링과 관련하여 사용하도록 배열될 수 있다.
본 발명의 한 실시양태에 따라, 기판과 이러한 기판 위에 침착된 세라믹층을 포함하는 구조 부품이 제공된다. 당해 세라믹층은 전기 저항이 약 103 내지 약 1011 Ω-cm의 범위인 정전기 방전 소산 물질로 이루어진다. 당해 저항의 측정치는 용적 저항을 나타낸다.
소정 실시양태의 실제 저항은 다수의 인자를 기준으로 하여 선정된다. 피복 저항 및 피막의 두께에 따라 좌우되는 지면으로의 방전 경로의 저항이 고려된다. 따라서, 피막이 매우 얇은 경우(피복된 부품 상의 구조적 특징이 매우 미세하거나 부품 자체가 매우 소형인 경우), 피막이 수 mm 두께인 경우에 비해 상기 범위내의 피막에서 보다 높은 저항을 선정해야 한다. 통상, 105 내지 109 Ω범위의 지면까지의 저항이 1000V 미만의 전형적인 정전기 전압을 사용하여 1mA 미만의 표유 전류를 유지하는 경향이 있는 동시에 수초 미만 내에 전하를 소산시키기 때문에 바람직하다.
구조 부품의 실제 배열 및 목적하는 배치는 가변적일 수 있다. 예를 들면, 당해 구조 부품은 제조 환경에서와 같이 마이크로전자장치가 핸들링되는 환경에서 사용될 수 있다. 정전기 축적 및/또는 방전에 민감한 환경에서 핸들링되는 전형적인 마이크로전자장치는, 웨이퍼 가공 기술(예: MOS 장치), 저장 매체 및 저장 장치(예: 하드 디스크 드라이브, 광학 드라이브, 및 자기 및 광학 매체), 자기 저장 매체용 판독/기록 헤드, CCD 어레이, 아날로그 장치(예: RF 트랜지스터), 광학전자(예: 도파관 및 관련 부품), 음향전기장치(예: SAW 필터), 광마스크 및 마이크로전자기계 시스템(MEMS)에 의해 형성된 집적 회로 장치를 포함한다.
당해 구조 부품은 마이크로전자장치용 제작 환경과 같은 핸들링 환경에서 사용된 퍼니쳐 피스(furniture piece)일 수 있다. 이러한 퍼니쳐 피스는, 예를 들면, 저장 퍼니쳐, 마이크로전자장치 이송용 이송 퍼니쳐 및, 예를 들면, 가공 작업을 위한 마이크로전자장치를 수용하기 위한 작업 표면을 제공하는 지지체 장치를 포함하여 몇 가지 상이한 카테고리로 광범위하게 특징지워질 수 있다. 또한, 이러한 퍼니쳐는 플루어 타일과 같은 물리적 플루어(floor)를 포함할 수 있다. 저장 부품으로서의 퍼니쳐 피스의 예는 선반, 랙, 캐비넷 및 서랍을 포함한다. 마이크로전자장치를 핸들링하고 이송하기 위한 이송 부품의 예는 카트, 트레이, 웨이퍼 캐리어, 로보트 말단 작용기, 컨베이어 및 컨베이어 롤러를 포함한다. 보다 통상적인 용도로 나타나는 웨이퍼 캐리어의 한 예는 전면 개방 통합 포드(FOUP; Front Opening Unified Pod)로 불리는 것이다. 지지체 부품으로서의 퍼니쳐 피스의 예는 작업벤치 및 작업표면을 포함한다.
웨이퍼 파브(wafer fab)과 같은 작업 환경의 특정 경우에서, 퍼니쳐 피스의 수평 표면은 전형적으로 클린룸 환경 내에서 층류를 유지하도록 공학적으로 처리된다. 결국, 수직 표면은 통상, 예를 들면, 딱딱한 작업 표면과는 반대로 상당히 고도의 개방 영역을 갖도록 공학적으로 처리된다. 당해 개방 영역은 특정 퍼니쳐 피스의 전체 수평 표면적의 50% 이상, 예를 들면, 약 60% 이상, 심지어 70% 이상일 수 있다. 이러한 개방 영역을 갖는 작업표면은 평행 로드 또는 바(bar), 또는 로드 또는 바의 격자 어레이로 형성되거나, 천공된 표면일 수 있다.
퍼니쳐 피스 이외에, 구조 부품의 특정 형태가 1개 또는 다수의 마이크로전자장치를 수용하도록 배열된 마이크로전자 고정물일 수 있다. 예를 들면, 반도체 제작 환경의 경우, 단일 웨이퍼 가공 작업 또는 다중 웨이퍼 가공 작업에서 웨이퍼를 고정하기 위한 가공 기구 내에 다수의 고정물이 사용된다. 이러한 가공 작업은, 예를 들면, 산화물 형성, 침착, 금속화, 석판인쇄, 에칭, 이온 주입, 열처리, 이온 밀링, 연마(화학기계적 연마 포함), 습식 클리닝, 계량, 시험 및 포장을 포함할 수 있다. 고정물의 유형은 확산, 광석판인쇄, 침착, 금속화, 에칭, 연마, 기계성형 및 랩핑 고정물을 포함할 수 있다. 마찬가지로, 위에서 기술된 퍼니쳐는 전술한 가공 작업 중의 어느 하나와 관련되어 사용될 수 있다. 고정물의 특정 예는 침착(예: 화학적 증착) 및 에칭 공정과 같은 단일 웨이퍼 가공 작업에서 사용된 지그(jig)이거나, 제품 가공을 위한 초음파 탱크에서의 침착을 위한 고정물이다. 통상, 당해 구조 부품은, 전원에 연결되도록 설계되지는 않으며 전극, 접촉 및 내부접속 등이 결여된 패시브 부품에 한정된다.
도 1을 참조하면, 본 발명의 실시양태, 특히 평판 디스플레이(FPD) 가공을 위한 진공 척(vacuum chuck)(10)이 도시되어 있다. 당해 실시양태에서, 진공 척(10)은, 기재(12)와, 다수의 작동기(14)를 통해 기재(12)에 연결된 변형 가능한 탑재 플레이트(16)를 포함한다. 당해 작동기는, 예를 들면, 효과적으로 물리적으로 편향시키고 탑재 플레이트(16)의 윤곽을 조절하는 전기 변환기일 수 있다. 탑재 플레이트(16)는 진공을 통해 기판(20)을 수용 및 유지하며, 이 경우 기판은 투명 플라스틱 또는 유리 시트와 같은 FPD 부품이다. 진공은 진공 포트(24)와 배기 챔버(26)에 진공 공급원을 부착시켜 생성시키며, 배기 챔버(26)는 벽(30) 사이에 한정된 다수의 영역(28)으로 나누어진다. 제어기(도시되지 않음)에 의해 작동기(14)를 제어함으로써, 탑재 플레이트의 윤곽을 조절하여, 기판(20)의 상부 표면(22)을 비교적 평면으로 조절한다. 이와 같이 함으로써, 기판이 비교적 편평해지도록 조절되며, 이는 기판(20)으로 추가 층을 적층하는 경우와 같은 후속 가공 작업을 위해 바람직하다. 진공 척 및 이의 작동에 대한 추가의 세부사항은 본원에 참조로 인용되는 미국 특허 제5,724,121호에 제시되어 있다.
탑재 플레이트(16)는 적합한 세라믹 또는 금속 합금 물질로 이루어질 수 있다. 이는, 본원의 교시에 따라 세라믹층으로 피복된다. 당해 세라믹층은 적어도 탑재 플레이트(16)의 상부 표면(18)(기판을 수용하기 위한 수용 표면) 위에 배치되며, 상술한 바와 같이, 정전기 방전 소산 물질로 이루어진다. 일반적으로, ESD 소산 세라믹층을 형성시킨 후, 랩핑 또는 연마하여 목적하는 편평도, 텍스쳐 및 조도를 달성한다. 세라믹층의 추가의 특징은 본원에 기재되어 있다. 이러한 ESD 소산 물질을 혼입시킴으로써, 기판 또는 작동기와 같은 민감성 전기 장치에 대한 손상이 야기되기 전에, 그리고 배열 문제 또는 오염과 같은 공정 제어 문제를 야기하기 전에 정전하가 안전하게 중화될 수 있다. 또한, 척킹 및 탈척킹 공정 및 주기가 개선된다.
추가로, 구조 부품은 마이크로전자장치의 핸들링 또는 제작에 사용되는 기구로서 특정 배열을 취할 수 있다. 한 예는 집적 회로 다이의 와이어본딩 포장 작업에서 사용되는 와이어 본딩 팁을 포함한다.
기타 예로는, 마이크로전자장치를 수동으로 취급하는데 통상 사용되는 트위저, 포장 및 시험시 IC 칩을 핸들링하는 데 사용되는 픽 및 플레이스 팁, 및 IC 칩 및 기타 장치에 민감한 ESD와 접촉하는 데 사용되는 접착제 및 가공액용 분배 노즐이 포함된다.
기판/세라믹층의 이성분 구조물을 사용하면, 기판 형성을 위해 비교적 저렴한 물질을 포함하여 광범위한 물질을 사용할 수 있다. 따라서, 민감성 정전기 방전 환경에 사용되지 않는 물질을 포함하여 광범위한 기판 물질이 사용될 수 있다. 이러한 물질은 금속 합금을 포함하여 금속을 포함한다. 예를 들면, 전술한 퍼니쳐 피스, 고정물 및 기구는 알루미늄 또는 철 합금(카본 스틸, 기구 스틸, 스테인레스 스틸 등 포함)으로 이루어질 수 있다. 일부 예에서, 중합체 기판 위에서조차 조밀한 세라믹 피막을 도포할 수 있다.
세라믹층과 관련하여, 당해 세라믹층은 통상 기판 위에 침착된다. 이와 관련하여, 세라믹층은 통상 표면 처리로서 당해 분야에서 통상적으로 이해되는 넓은 범위에 포함되는 피막이다. 표면 처리는 피복 또는 기판 표면을 덮는 처리 뿐만 아니라 기판 표면을 변경시키는 처리(예: 경화 공정, 고에너지 처리, 박 확산 처리, 중 확산 처리, 및 동결 처리, 자기 처리 및 음파 처리와 같은 기타 처리)를 포함한다. 클린룸 환경 내의 적용시, 피막은 작업 도중 입자를 흩트리지 않는 것이 매우 바람직하다. 따라서, 피복은 통상 이론치 밀도의 85% 이상, 예를 들면, 90% 이상이다. 피막에 대한 경질 연마 단계가 또한 입자가 흩어지는 경향을 제한한다는 점에서 유리할 수도 있다.
피복 영역 또는 표면 커버링 영역에서, 일반적인 카테고리는 전환 피복, 전기도금, 무전해 도금, 표면경화, 열분무 및 박막 피복을 포함한다. 전환 피복은 통상 산화물 피막 형성(알루미늄 표면의 강제 전해 산화에 의해 형성되는 아노드화에 의한 산화물 피막 형성 포함), 포스페이트 피막 형성 및 크로메이트 피막 형성과 같이 기판의 노출된 표면을 따라 이루어지는 화학적 전환을 지칭한다. 자기촉매 도금으로도 공지된 무전해 도금 뿐만 아니라 전기 도금은 둘 다 당해 분야에 공지되어 있으므로 본원에서 이를 상세하게 기술하지는 않았으며, 무전해 도금은 통상 본 발명의 실시양태에 따라 사용되지 않는다. 박막 피복물은 통상 원자 대 원자 또는 분자 대 분자의 물질 침착 또는 고체 기판에 대한 이온 침착을 포함한다. 박막 피막은 통상 공칭 두께가 약 1㎛ 미만인 피막을 지칭하며, 가장 통상적으로는 물리적 증착 피막(PVD 피막), 화학적 증착 피막(CVD 피막) 및 원자층 침착(ALD)의 상당히 넓은 범주에 속한다.
본 발명의 양태에 따라, 당해 피막은 전환기술을 통해 형성된다기 보다는 통상 박막 및 후막 기술 중의 하나에 의해 침착되어, 침착성 피막으로 제한된다. 이러한 침착성 필름의 사용은 아노드화와 같은 통상적인 전환 표면층보다 우수하다. 아노드화된 알루미늄층이 표면과 알루미늄 금속 기판 사이의 정적 소산 차단층을 제공하려는 시도로 과거에 사용되었지만, 이의 전도도는 표면의 잔여 다공도와 이들이 작동하는 환경의 습도에 따라 임계적으로 좌우된다. 따라서, 정전기를 효율적으로 소산시키는 데 필요한 범주로 지면에 대한 표면 저항을 생성시키기에 충분한 정도로 이들의 특성을 제어하기는 어렵다. 또한, 아노드화한 층은 충분한 내마모성과 같은 특정한 기계적 특성이 결여되는 경향이 있다.
특정 양태는 열분무 공정에 의한 경우에서와 같이 후막 침착의 이점을 취한다. 열분무는 화염 분무, 플라즈마 아크 분무, 전기 아크 분무, 폭발 건 분무 및 고속 옥시/연료 분무를 포함한다. 특정 실시양태는 화염 분무 기술, 특히 로키드(Rokide)R 화염 분무 유닛을 사용하는 로키드R 공정을 사용하는 화염 분무 기술을 사용하여 층을 침착시켜 형성하였다. 당해 특정 공정에서, 로드 형상으로 성형된 세라믹 물질을 일정한 제어된 공급 속도에서 로키드R 분무 단위로 공급된다. 당해 세라믹 로드는 산소 및 아세틸렌 공급원으로부터 발생하는 화염과 접촉함으로써 분무 유닛 내에서 용융하여 원자화되고 고속(170m/s 정도의 속도)으로 기판 표면 위에 분무된다.
세라믹 로드의 특정 조성은 아래에서 보다 상세하게 논의된 우수한 정전기 방전 소산 특성에 맞게 선택된다. 옥시아세틸렌 화염은 2760℃ 정도에서 공정 온도를 생성시킨다. 공정에 따라, 완전 용융된 입자를 기판 표면에 분무시키고, 분무 유닛을 입자가 완전히 용융될 때까지 분무 유닛으로부터 분사되지 않도록 배열한다. 입자의 키네틱 에너지와 고열 매스가 기판에 도달할 때까지 용융 상태를 유지한다.
전술한 열분무 공정은 후막 형성 공정의 카테고리 내에 포함되며, 생성된 층은 두께가 약 1㎛ 이상이다. 본 발명의 양태는 목적하는 환경에서 사용된 바와 같이 충분한 표면 피복율과 기계적 특성(예: 내마모성)을 제공하기에 효과적인 두께를 갖는다. 양태에 따라, 층 두께는 약 10㎛ 이상, 예를 들면, 약 20㎛ 이상 또는 심지어 50㎛ 이상이다. 피막의 두께는 mm 범위, 예를 들면, 2 내지 3mm로 증가될 수 있다.
세라믹층은 단결정질, 다결정질, 다결정질과 무정형의 조합(결정질 및 유리 상) 또는 무정형일 수 있다(전형적으로, 단결정질은 본 발명의 양태에 따라 사용되지 않는다). 세라믹층, 특히 세라믹층의 기재 물질은 다중상 또는 단일상을 가질 수 있다. 본원에서 '세라믹층'으로 사용되는 용어는 통상 총 50중량% 이상을 차지하는 주요 성분(들)이 세라믹 성분임을 의미한다. 통상, 세라믹층은 세라믹을 60중량% 이상, 70중량% 이상, 80중량% 이상 또는 90중량% 이상 함유한다. 세라믹층은 통상 결합제와 유기 가공 조제를 함유하지 않는다. 일반적으로, 세라믹층은 결합제와 임의의 가공 조제를 연소시키는 고온 공정에 의해 형성된다. 실제로, 아래에서 보다 상세하게 논의된 열분무에 의한 경우와 같은 특정 피복 기술에서, 결합제/가공 조제가 피복 공정 수행시 전혀 사용되지 않는다.
당해 세라믹층은 옥사이드계, 니트라이드계 또는 카바이드계 조성물 또는 이들의 배합물로 이루어질 수 있다. 본원에서 사용되는 바와 같이, "기재" 조성이란 통상 세라믹층의 50중량% 이상, 통상 60중량% 이상, 예를 들면, 70 또는 80중량% 이상에 해당하는 기재 물질을 지칭한다. 예를 들면, 세라믹층은, 산화알루미늄, 산화크롬, 산화니켈, 산화코발트, 산화망간, 산화구리, 산화바나듐, 산화이트륨, 산화규소, 산화철, 산화티탄, 산화지르코늄, 질화규소, 질화알루미늄, 탄화규소 및 이들의 화합물 및 배합물로부터의 고밀도화 생성물인 기재 조성물로 이루어질 수 있다. 물질 리스트로부터의 고밀도화 생성물의 상기 설명은 통상, 층이 특정 공급 원료의 압착 물질임을 나타낸다. 예를 들면, 당해 공급 원료는 화염 분무와 같은 고온 침착 공정에 의한 피막 형태로 단일상 또는 다중상 물질을 형성할 수 있는 혼합된 산화알루미늄과 산화이트륨과 같은 다중상을 갖는 세라믹 조성물일 수 있다. 예를 들면, 산화이트륨 및 산화알루미늄은 석류석, 모노클리닉 및 페로브스카이트 이트리아-알루미나 결정상 중의 하나 또는 배합물을 형성할 수 있다. 따라서, 물질에 대한 상기 설명은 공급 원료(들)를 지칭한다.
본 발명의 또 다른 양태에 따라, 세라믹층이 옥사이드계 조성물로 이루어진다. 이와 관련하여, 옥사이드계 조성은 특히 화염 분무와 같은 열분무 기술을 사용하는 경우 특히 바람직하다. 옥사이드계 조성이 산화알루미늄, 산화크롬, 산화이트륨, 산화티탄, 산화지르코늄, 산화규소 및 이들의 배합물로부터의 고밀도화 생성물인 기재 조성물일 수 있다.
특정 양태에서, 정전기 전하를 충분하게 소산시키기에 지나치게 높은 저항을 갖는 기재 물질의 경우에서와 같이 세라믹층의 저항을 감소시키기 위해 기재 조성에 첨가제를 혼입시키는 것이 바람직하다. 당해 첨가제는 통상 단일상일 수 있는 기재 조성물 내에 상이한 제2상을 형성하는 전도성 또는 반도체성 이산 입자상으로 이루어진다.
표 1은 기재 물질 및 저항 개질제 첨가제의 다양한 배합물을 제공한다. 상이한 조합은 상이한 효능을 가질 수 있음을 유의한다. 예를 들면, ZnO는 지르코니아계 물질에 대해 특히 효과적인 첨가제이지만, 알루미나와 같은 다른 기재 물질과 동일한 정도의 거동을 나타내지 않을 수 있다.
본 발명의 실시양태에 따라, 구조 부품의 사용방법이 제공된다. 한 양태에 따라, 기판과 이러한 기판 위에 침착된 세라믹층을 포함하는 구조 부품으로서 세라믹층이 세라믹 정전기 전하 소산 물질을 포함하고 전기 저항이 약 103 내지 약 1011 Ω-cm의 범위임을 특징으로 하는 구조 부품을 제공하는 단계 및 당해 구조부품 위에 마이크로전자장치를 탑재하는 단계를 포함하는, 마이크로전자장치의 핸들링방법이 제공된다. 당해 마이크로전자장치는 구조 부품 위에 바로 놓여서 구조 부품과 접촉할 필요는 없으며, 구조 부품들 사이에 중재 소자(들)를 가질 수 있다. 당해 부품은, 저장 퍼니쳐 피스, 작업 표면(예: 작업 벤치)를 갖는 가공 작업용 퍼니쳐 피스 또는 이송 퍼니쳐 피스와 같은 상술한 바와 같은 퍼니쳐 피스일 수 있다. 또한, 구조 부품은 가공 작업용 마이크로전자장치와 직접 접촉하도록 배열되는 고정물 또는 가공작업을 수행하기 위한 기구일 수 있다.
실시예 1
두께가 0.3cm인 약 2cm2의 지지체 플레이트를 카본 스틸 피스로부터 제작하였다. 로키드(Rokide)R 열분무 공정을 사용하여 두께가 500㎛인 산화크롬층을 형성시켰다. 분무된 면과 기판 사이의 전기저항을 여러 곳에서 측정한 결과, 3 내지 5 ×106 Ω정도로 밝혀졌으며, 이는 정전기 전하를 소산시키기에 바람직한 저항이다.
실시예 2
실시예 1과 동일한 공정에 따라, 고순도 알루미나(순수 알루미나 98% 이상) 및 티타니아(TiO2)를 각각 87중량% 및 13중량%의 비로 혼합하였다. 당해 물질의 저항은 약 2.8 ×108 Ω-cm으로 밝혀졌다.

Claims (34)

  1. 기판과 이러한 기판 위에 침착된 세라믹층을 포함하는 구조 부품으로서, 세라믹층이 세라믹 정전기 전하 소산 물질을 포함하고 전기 저항이 약 103 내지 약 1011 Ω-cm의 범위임을 특징으로 하는 구조 부품.
  2. 제1항에 있어서, 세라믹 정전기 전하 소산 물질의 전기 저항이 약 105 내지 약 109 Ω-cm의 범위임을 특징으로 하는 구조 부품.
  3. 제1항에 있어서, 기판이 금속 또는 금속 합금임을 특징으로 하는 구조 부품.
  4. 제3항에 있어서, 기판이 알루미늄 합금 또는 철 합금을 포함함을 특징으로 하는 구조 부품.
  5. 제4항에 있어서, 기판이 강철을 포함함을 특징으로 하는 구조 부품.
  6. 제1항에 있어서, 층의 두께가 약 1㎛ 이상임을 특징으로 하는 구조 부품.
  7. 제1항에 있어서, 층의 두께가 약 10㎛ 이상임을 특징으로 하는 구조 부품.
  8. 제1항에 있어서, 층의 두께가 약 20㎛ 이상임을 특징으로 하는 구조 부품.
  9. 제1항에 있어서, 층의 두께가 약 50㎛ 이상임을 특징으로 하는 구조 부품.
  10. 제1항에 있어서, 마이크로전자 제작 환경에서 침착용 퍼니쳐 피스(furniture piece)임을 특징으로 하는 구조 부품.
  11. 제10항에 있어서, 퍼니쳐 피스가, 선반, 랙, 캐비넷 및 서랍으로 이루어진 그룹으로부터 선택된, 마이크로전자장치 저장용 저장 부품임을 특징으로 하는 구조 부품.
  12. 제10항에 있어서, 퍼니처 피스가, 카트, 트레이, 웨이퍼 캐리어, 로보트 말단 작동기, 콘베이어 및 콘베이어 롤러로 이루어진 그룹으로부터 선택된, 마이크로전자장치를 핸들링하고 이송하기 위한 이송 부품임을 특징으로 하는 구조 부품.
  13. 제12항에 있어서, 이송 부품이 웨이퍼 캐리어이고, 당해 웨이퍼 케리어가 전면 개방 통합 포드(FOUP)임을 특징으로 하는 구조 부품.
  14. 제1항에 있어서, 작업대를 포함함을 특징으로 하는 구조 부품.
  15. 제1항에 있어서, 마이크로전자 부품을 수용하기 위한 고정물을 포함함을 특징으로 하는 구조 부품.
  16. 제15항에 있어서, 고정물이 확산, 광석판인쇄, 침착, 금속화, 에칭, 연마, 기계성형 및 랩핑 고정물로 이루어진 그룹으로부터 선택됨을 특징으로 하는 구조 부품.
  17. 제1항에 있어서, 마이크로전자 제작 환경에서 제공하기 위한 플루어 커버링(floor covering)을 포함함을 특징으로 하는 구조 부품.
  18. 제1항에 있어서, 마이크로전자장치를 핸들링하기 위한 기구를 포함함을 특징으로 하는 구조 부품.
  19. 제18항에 있어서, 마이크로전자장치를 핸들링하기 위한 기구가 반도체 장치를 핸들링하도록 배열됨을 특징으로 하는 구조 부품.
  20. 제18항에 있어서, 마이크로전자장치를 핸들링하기 위한 기구가 와이어 본딩 팁, 족집게, 픽 및 플레이스 팁 및 분배기로 이루어진 그룹으로부터 선택됨을 특징으로 하는 구조 부품.
  21. 제1항에 있어서, 세라믹층이 열분무된 후막 피복층을 포함함을 특징으로 하는 구조 부품.
  22. 제21항에 있어서, 세라믹층이 화염분무, 플라즈마 아크 분무, 전기 아크 분무, 폭발 건 분무 및 고속 옥시 연료 분무로 이루어진 그룹으로부터 선택된 열분무 기술에 의해 침착됨을 특징으로 하는 구조 부품.
  23. 제22항에 있어서, 세라믹층이 화염 분무에 의해 침착됨을 특징으로 하는 구조 부품.
  24. 제21항에 있어서, 세라믹층이 옥사이드계 조성물을 포함함을 특징으로 하는 구조 부품.
  25. 제24항에 있어서, 세라믹층이, 산화알루미늄, 산화크롬, 산화규소, 산화철, 산화니켈, 산화코발트, 산화망간, 산화구리, 산화바나듐, 산화이트륨, 산화티탄, 산화지르코늄, 질화규소, 질화알루미늄, 탄화규소 및 이들의 배합물로부터의 고밀도화 생성물인 기재 조성물로 형성됨을 특징으로 하는 구조 부품.
  26. 제1항에 있어서, 세라믹층이 옥사이드계, 니트라이드계 또는 카바이드계 조성물임을 특징으로 하는 구조 부품.
  27. 제26항에 있어서, 세라믹층이, 산화알루미늄, 산화크롬, 산화이트륨, 산화티탄, 산화지르코늄, 산화규소, 산화니켈, 산화코발트, 산화망간, 산화구리, 산화바나듐 및 이들의 배합물 및 화합물로부터의 고밀도화 생성물인 기재 조성물로 형성됨을 특징으로 하는 구조 부품.
  28. 제1항에 있어서, 세라믹층이 층의 저항을 감소시키기 위해 기재 조성물에 제공된 첨가제를 포함함을 특징으로 하는 구조 부품.
  29. 제28항에 있어서, 첨가제가 반도체성 또는 전도성 이산 입자 상을 포함함을 특징으로 하는 구조 부품.
  30. 기판과 이러한 기판 위에 침착된 세라믹층을 포함하는 구조 부품으로서, 세라믹층이 세라믹 정전기 전하 소산 물질을 포함하고 전기 저항이 약 103 내지 약 1011 Ω-cm의 범위임을 특징으로 하는 구조 부품을 제공하는 단계 및
    구조 부품 위에 마이크로전자장치를 탑재하는 단계를 포함하는, 마이크로전자장치의 핸들링방법.
  31. 제30항에 있어서, 구조 부품이 고정물을 포함함을 특징으로 하는, 마이크로전자장치의 핸들링방법.
  32. 제30항에 있어서, 구조 부품이 퍼니쳐 피스를 포함함을 특징으로 하는, 마이크로전자장치의 핸들링방법.
  33. 기판과 이러한 기판 위에 침착된 세라믹층을 포함하는 마이크로전자 제작 환경에서의 플루어(floor)으로서, 세라믹층이 세라믹 정전기 전하 소산 물질을 포함하고 전기 저항이 약 103 내지 약 1011 Ω-cm의 범위임을 특징으로 하는 마이크로전자 제작 환경에서의 플루어를 제공하는 단계 및
    마이크로전자장치를 마이크로전자 제작 환경에서의 가공 조건에 노출시키는 단계를 포함하는, 마이크로전자장치의 제작방법.
  34. 기판과 이러한 기판 위에 침착된 세라믹층을 포함하는 기구로서, 세라믹층이 세라믹 정전기 전하 소산 물질을 포함하고 전기 저항이 약 103 내지 약 1011 Ω-cm의 범위임을 특징으로 하는 기구를 제공하는 단계 및
    마이크로전자장치를 기구에 노출시켜 가공 공정을 수행하는 단계를 포함하는, 마이크로전자장치의 제작방법.
KR1020057017288A 2003-03-19 2004-03-08 Esd 소산 구조 부품 KR100654598B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/391,989 2003-03-19
US10/391,989 US20040183135A1 (en) 2003-03-19 2003-03-19 ESD dissipative structural components
PCT/US2004/007089 WO2004086826A2 (en) 2003-03-19 2004-03-08 Esd dissipative structural components

Publications (2)

Publication Number Publication Date
KR20050110007A true KR20050110007A (ko) 2005-11-22
KR100654598B1 KR100654598B1 (ko) 2006-12-08

Family

ID=32987806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057017288A KR100654598B1 (ko) 2003-03-19 2004-03-08 Esd 소산 구조 부품

Country Status (7)

Country Link
US (2) US20040183135A1 (ko)
JP (1) JP2006522223A (ko)
KR (1) KR100654598B1 (ko)
CN (1) CN1762013A (ko)
MY (1) MY145796A (ko)
TW (1) TW200423370A (ko)
WO (1) WO2004086826A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040255829A1 (en) * 2003-06-13 2004-12-23 Cizmar Andrew B. Portable folding table
US7593203B2 (en) * 2005-02-16 2009-09-22 Sanmina-Sci Corporation Selective deposition of embedded transient protection for printed circuit boards
US9781830B2 (en) 2005-03-04 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
TWI389205B (zh) * 2005-03-04 2013-03-11 Sanmina Sci Corp 使用抗鍍層分隔介層結構
JP4942140B2 (ja) * 2005-10-27 2012-05-30 コバレントマテリアル株式会社 耐プラズマ性溶射部材
JP4905697B2 (ja) * 2006-04-20 2012-03-28 信越化学工業株式会社 導電性耐プラズマ部材
US7764316B2 (en) * 2007-03-15 2010-07-27 Fairchild Imaging, Inc. CCD array with integrated high voltage protection circuit
US7922562B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Systems and methods for reducing electrostatic charge of semiconductor wafers
US20110151192A1 (en) * 2009-12-21 2011-06-23 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic dissipative articles and method of making
CN101786878B (zh) * 2010-01-27 2012-07-04 长沙理工大学 防静电陶瓷材料及其制备方法及该材料制得的鞭炮引线编织针
CN102237491B (zh) * 2010-05-06 2013-06-12 复旦大学 包含硅掺杂的氧化锰基电阻型存储器及其制备方法
US9880295B2 (en) 2010-10-28 2018-01-30 Schlumberger Technology Corporation Integrated coupling of scintillation crystal with photomultiplier in a detector apparatus
GB201219642D0 (en) * 2012-11-01 2012-12-12 Norwegian Univ Sci & Tech Ntnu Thermal spraying of ceramic materials
US9803284B2 (en) * 2013-05-10 2017-10-31 3M Innovative Properties Company Method of depositing titania on a substrate and composite article
CN105441855A (zh) * 2015-12-18 2016-03-30 合肥中澜新材料科技有限公司 一种发动机汽缸内壁高耐磨涂层及其制备方法
TWI658566B (zh) 2018-05-25 2019-05-01 財團法人工業技術研究院 靜電防護複合結構、靜電防護元件及其製造方法
US11540432B2 (en) 2019-09-26 2022-12-27 Applied Materials, Inc. Ultrathin conformal coatings for electrostatic dissipation in semiconductor process tools

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151084A (ja) * 1992-11-11 1994-05-31 Asahi Glass Co Ltd 帯電除去用セラミックスおよびその製造用組成物
US5473418A (en) * 1994-12-21 1995-12-05 Xerox Corporation Ceramic coating composition for a hybrid scavengeless development donor roll
US5724121A (en) * 1995-05-12 1998-03-03 Hughes Danbury Optical Systems, Inc. Mounting member method and apparatus with variable length supports
JP2971369B2 (ja) * 1995-08-31 1999-11-02 トーカロ株式会社 静電チャック部材およびその製造方法
US6108189A (en) * 1996-04-26 2000-08-22 Applied Materials, Inc. Electrostatic chuck having improved gas conduits
WO1998049121A1 (fr) * 1997-04-25 1998-11-05 Kyocera Corporation Agglomere de zircone semiconducteur et element eliminateur d'electricite statique comprenant un agglomere de zircone semiconducteur
JPH11176920A (ja) * 1997-12-12 1999-07-02 Shin Etsu Chem Co Ltd 静電吸着装置
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
US6193576B1 (en) * 1998-05-19 2001-02-27 International Business Machines Corporation TFT panel alignment and attachment method and apparatus
US6154119A (en) * 1998-06-29 2000-11-28 The Regents Of The University Of California TI--CR--AL--O thin film resistors
US6180291B1 (en) * 1999-01-22 2001-01-30 International Business Machines Corporation Static resistant reticle
US6354479B1 (en) * 1999-02-25 2002-03-12 Sjm Technologies Dissipative ceramic bonding tip
US6458005B1 (en) * 1999-07-19 2002-10-01 International Business Machines Corporation Selectively compliant chuck for LCD assembly
US6669871B2 (en) * 2000-11-21 2003-12-30 Saint-Gobain Ceramics & Plastics, Inc. ESD dissipative ceramics

Also Published As

Publication number Publication date
MY145796A (en) 2012-04-30
CN1762013A (zh) 2006-04-19
KR100654598B1 (ko) 2006-12-08
US20040183135A1 (en) 2004-09-23
TW200423370A (en) 2004-11-01
US20050254190A1 (en) 2005-11-17
WO2004086826A2 (en) 2004-10-07
JP2006522223A (ja) 2006-09-28
WO2004086826A3 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
US20050254190A1 (en) ESD dissipative structural components
US7983017B2 (en) Electrostatic chuck and method of forming
KR102369706B1 (ko) 정전 척 및 이의 제조 방법
TWI601637B (zh) 半導體應用上之稀土氧化物系抗腐蝕塗層
US8619406B2 (en) Substrate supports for semiconductor applications
CN100411133C (zh) 基板载置台、基板处理装置和基板载置台的制造方法
US5656093A (en) Wafer spacing mask for a substrate support chuck and method of fabricating same
KR100801913B1 (ko) 내플라즈마 부식성이 우수한 용사 피막 피복 부재 및 그제조 방법
US20140326184A1 (en) Cooling pedestal with coating of diamond-like carbon
US20080062612A1 (en) Electrostatic chuck
EP2024108B1 (en) Cleaning of electrostatic chucks using ultrasonic agitation and applied electric fields
US20060008660A1 (en) Cleaning of a substrate support
EP0806793A2 (en) Insulated wafer spacing mask for a substrate support chuck and method of fabricating same
KR20110104993A (ko) 기판 이동 시스템, 장치 및 방법
US6641939B1 (en) Transition metal oxide doped alumina and methods of making and using
KR20140068955A (ko) 정전 척 장치
JP2011505789A (ja) 静電チャックおよび形成方法
US20110024964A1 (en) Substrate processing pallet with cooling
US6835415B2 (en) Compliant layer chucking surface
JP2854453B2 (ja) 半導体ウェハ保持装置
JP4166449B2 (ja) 真空処理装置
JPH09237824A (ja) 物品保持装置
CN104241181B (zh) 静电吸盘的制造方法,静电吸盘及等离子体处理装置
WO2007141191A1 (en) Method to prevent metal contamination by a substrate holder
JP5300363B2 (ja) 保持用治具およびそれを用いた搬送装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee