KR20050108759A - Ｓ11 파라미터 측정을 위한 반도체 메모리 장치, 반도체메모리 장치의 ｓ11 파라미터 측정을 위한 테스트 보드,및 반도체 메모리 장치의 ｓ11 파라미터 측정 방법 - Google Patents

Ｓ11 파라미터 측정을 위한 반도체 메모리 장치, 반도체메모리 장치의 ｓ11 파라미터 측정을 위한 테스트 보드,및 반도체 메모리 장치의 ｓ11 파라미터 측정 방법 Download PDF

Info

Publication number
KR20050108759A
KR20050108759A KR1020040033808A KR20040033808A KR20050108759A KR 20050108759 A KR20050108759 A KR 20050108759A KR 1020040033808 A KR1020040033808 A KR 1020040033808A KR 20040033808 A KR20040033808 A KR 20040033808A KR 20050108759 A KR20050108759 A KR 20050108759A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
memory device
pin
odt
control signal
Prior art date
Application number
KR1020040033808A
Other languages
English (en)
Other versions
KR100618826B1 (ko
Inventor
선우정
이정배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040033808A priority Critical patent/KR100618826B1/ko
Priority to US10/987,706 priority patent/US7245140B2/en
Publication of KR20050108759A publication Critical patent/KR20050108759A/ko
Application granted granted Critical
Publication of KR100618826B1 publication Critical patent/KR100618826B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G29/00—Supports, holders, or containers for household use, not provided for in groups A47G1/00-A47G27/00 or A47G33/00 
    • A47G29/087—Devices for fastening household utensils, or the like, to tables, walls, or the like
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes

Abstract

S11 파라미터 측정을 위한 반도체 메모리 장치, 반도체 메모리 장치의 S11 파라미터 측정을 위한 테스트 보드, 및 반도체 메모리 장치의 S11 파라미터 측정 방법이 제공된다. 반도체 메모리 장치는 정상 경로, 측정 경로, 및 ODT 회로를 포함한다. 정상 경로는 반도체 메모리 장치의 정상 동작(normal operation)이 수행될 때 ODT 핀을 통해 입력되는 종단 제어 신호를 전달한다. 측정 경로는 반도체 메모리 장치에 포함된 DQ 핀에서의 S11 파라미터가 측정될 때 ODT 핀을 통해 입력되는 종단 제어 신호를 전달한다. ODT 회로는 DQ 핀에 연결되며 정상 경로 또는 측정 경로를 통해 전달되는 종단 제어 신호에 응답하여 온(on) 또는 오프(off)된다. 반도체 메모리 장치는 ODT 회로를 온 또는 오프하는 종단 제어 신호를 전달하는 측정 경로를 포함하므로, ODT 회로의 온 상태(on state) 또는 오프 상태에서 S11 파라미터의 측정을 가능하게 한다.

Description

Ｓ11 파라미터 측정을 위한 반도체 메모리 장치, 반도체 메모리 장치의 Ｓ11 파라미터 측정을 위한 테스트 보드, 및 반도체 메모리 장치의 Ｓ11 파라미터 측정 방법{Semiconductor memory device for S11 parameter measurement, test board for S11 parameter measurement of semiconductor memory device, and method for measuring S11 parameter of semiconductor memory device}
본 발명은 반도체 메모리 장치 및 테스트 보드에 관한 것으로, 보다 상세하게는, S11 파라미터 측정을 위한 반도체 메모리 장치, 반도체 메모리 장치의 S11 파라미터 측정을 위한 테스트 보드, 및 반도체 메모리 장치의 S11 파라미터 측정 방법에 관한 것이다.
S 파라미터(Scattering parameter)는 주파수 영역(frequency domain)에서 입력 전압에 대한 출력 전압의 비율(ratio)을 의미한다. S 파라미터의 구성요소(element)에는 S11과 같은 입력 반사 계수(input reflection coefficient) 및 S21과 같은 투과 계수(transmission coefficient) 등이 있다. 이러한 S 파라미터는 고주파수(radio frequency)로 동작하는 시스템의 특성(예를 들어, 시스템의 RLC 값(value))을 측정하기 위해 널리 사용된다. S 파라미터를 측정하는 장치(S parameter measurement instrument)인 네트워크 분석기(network analyzer)의 일례가 미국 등록 특허 공보 제 6,300,775호에 기재되어 있다.
도 1은 통상적인 메모리 시스템을 개략적으로 나타내는 도면이다.
도 1을 참조하면, 통상적인 메모리 시스템(100)은 메모리 컨트롤러(memory controller)(110), 버스 채널(bus channel)(120), 메모리 모듈들(memory modules)(130, 140), 및 메모리 슬롯들(memory slots)(150, 160)을 구비한다.
메모리 컨트롤러(110)는 버스 채널(120)을 통해 메모리 모듈들(130, 140)로/로부터 데이터가 입력/출력되도록 제어한다. 메모리 컨트롤러(110)는 칩셋(chipset)이라고도 한다.
버스 채널(120)은 데이터 버스(data bus) 및 제어 버스(control bus)를 포함한다. 제어 버스는 데이터 버스를 통해 데이터가 전달되도록 제어하는 클락 신호(clock signal) 또는 어드레스 신호(address signal)와 같은 제어 신호를 전달한다.
각각의 메모리 모듈들(130, 140)은 대응되는 각각의 메모리 슬롯들(150, 160)에 설치(installation)(또는 삽입)되어 버스 채널(120)을 통해 메모리 컨트롤러(110)에 연결된다. 각각의 메모리 모듈들(130, 140)은 도 1에 도시된 바와 같이 듀얼 랭크(dual rank)([R0, R1], [R2, R3])로 구성되는 DiMM(Dual in-line Memory Module)이다. 그러나, 각각의 메모리 모듈들(130, 140)은 싱글 랭크(single rank)로 구성되는 DiMM일 수도 있다. 상기 하나의 랭크는 적어도 하나의 반도체 메모리 장치(예를 들어, 디램(DRAM))를 포함할 수 있다.
각각의 메모리 모듈들(130, 140)은 ODT(On Die Termination)회로들([131, 132], [141, 142])을 포함한다. 상기 ODT 회로는 상기 메모리 모듈에 포함되는 반도체 메모리 장치의 라이트 동작(write operation) 또는 리드 동작(read operation)과 같은 정상 동작(normal operation)이 수행될 때 입력/출력되는 데이터의 반사(reflection)로 인한 데이터의 왜곡(distortion)을 방지(prevention)하기 위하여 상기 반도체 메모리 장치 내부에 포함되는 종단 정합 회로(termination matching circuit)이다. 상기 ODT 회로는 반도체 메모리 장치의 DQ 핀(pin)(또는 DQ 포트(port))에 연결된다.
ODT 회로들([131, 132], [141, 142])의 동작이 다음과 같이 설명된다. 제1 메모리 모듈(130)의 반도체 메모리 장치들(RO, R1)이 라이트 동작 또는 리드 동작을 수행하는 경우를 가정한다. 이 경우에 있어서, 제2 메모리 모듈(140)의 ODT 회로들(141, 142)은 버스 채널(120)을 통해 전달되는 제1 종단 제어 신호의 활성화에 응답하여 온(on)되어(또는 활성화되어) 버스 채널(120)에 연결된 종단 정합 회로의 역할을 수행한다. 이 때, 제1 메모리 모듈(130)의 ODT 회로들(131, 132)은 버스 채널(120)을 통해 전달되는 제2 종단 제어 신호에 응답하여 오프(off)된다(또는 비활성화된다). 상기 제1 및 제2 종단 제어 신호들은 메모리 컨트롤러(110)로부터 발생된다.
한편, 제2 메모리 모듈(140)의 반도체 메모리 장치들(R2, R3)이 라이트 동작 또는 리드 동작을 수행할 때 ODT 회로들([131, 132], [141, 142])의 동작들도 전술한 ODT 회로들의 동작들과 유사한 방식으로 수행된다.
도 2는 도 1에 도시된 ODT 회로의 일례를 나타내는 회로도이다.
도 2를 참조하면, 제1 ODT 회로(131)는 중앙 탭 종단(Center Tap Termination; CTT) 방식(type)을 사용하며, 제1 ODT 회로(131)는 스위치들(SW1, SW2) 및 종단 저항들(termination resistors)(RT1, RT2)을 포함한다. 나머지 ODT 회로들도(132, 141, 142)도 제1 ODT 회로(131)와 동일한 구성 요소들을 포함한다.
각각의 스위치들(SW1, SW2)은 모스(MOS) 트랜지스터로 구현될 수 있다. 각각의 스위치들(SW1, SW2)은 제1 종단 제어 신호(ODT_C)의 활성화에 응답하여 ODT 회로(131)를 온(on)시킨다. 즉, 각각의 스위치들(SW1, SW2)은 각각의 종단 저항들(RT1, RT2)의 일단에 전원 전압(VDDQ) 및 접지 전압(VSSQ)을 공급하여 ODT 회로(131)를 온(on)시킨다.
종단 저항들(RT1, RT2)은 동일한 저항값을 가진다. 종단 저항들(RT1, RT2) 사이에 연결된 노드(node)(A)는 도 1에 도시된 메모리 모듈(130)에 포함된 반도체 메모리 장치의 DQ 핀에 연결된다.
한편, 메모리 컨트롤러의 관점에서 메모리 모듈이 연결된 버스 채널을 설계하기 위하여, 메모리 모듈에 포함된 반도체 메모리 장치의 하나의 DQ 핀에 대해 S11 파라미터가 테스터(tester)의 일종인 네트워크 분석기에 의해 측정된다.
통상적으로, S11 파라미터는 반도체 메모리 장치에 포함된 ODT 회로가 오프(off)된 상태에서 반도체 메모리 장치에 전원만 인가하고 측정한다. 그런데, 도 1에 대한 설명에서 언급한 바와 같이 반도체 메모리 장치들은 ODT 회로들이 온(on) 또는 오프(off)인 상태에서 정상 동작을 수행하므로, S11 파라미터가 정확히 측정될 수 없다. 따라서, 메모리 컨트롤러의 채널 모델링(channel modeling)이 설계(design)될 때 정확한 S11 파라미터가 반영될 수 없으므로, 반도체 메모리 장치들 및 메모리 컨트롤러를 포함하여 구성되는 메모리 시스템에서 전달되는(즉, 송신/수신되는) 신호의 충실도(signal integrity)가 저하될 수 있다. 특히, 메모리 시스템의 동작 주파수(operating frequency)가 높아질수록 신호 충실도의 저하는 더욱 커질 수 있다.
따라서, 본 발명이 이루고자 하는 제1 기술적 과제는 ODT 회로가 온 또는 오프인 상태에서 S11 파라미터 측정을 가능하게 하는 반도체 메모리 장치를 제공하는 데 있다.
그리고, 본 발명이 이루고자 하는 제2 기술적 과제는 반도체 메모리 장치의 S11 파라미터 측정을 위한 테스트 보드를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 제3 기술적 과제는 반도체 메모리 장치의 S11 파라미터 측정 방법을 제공하는 데 있다.
상기 제1 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체 메모리 장치는, 반도체 메모리 장치의 정상 동작이 수행될 때 ODT 핀을 통해 입력되는 종단 제어 신호를 전달하는 정상 경로; 상기 반도체 메모리 장치에 포함된 DQ 핀에서의 S11 파라미터가 측정될 때 상기 ODT 핀을 통해 입력되는 종단 제어 신호를 전달하는 측정 경로; 및 상기 DQ 핀에 연결되며, 상기 정상 경로 또는 상기 측정 경로를 통해 전달되는 종단 제어 신호에 응답하여 온 또는 오프되는 ODT 회로를 구비하는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 반도체 메모리 장치는 상기 반도체 메모리 장치에 전원이 공급될 때 활성화되는 파워-업 신호에 응답하여 온되어 상기 측정 경로에 상기 ODT 핀을 통해 입력되는 종단 제어 신호를 전달하는 스위치를 더 구비한다.
바람직한 실시예에 따르면, 상기 스위치는 상기 반도체 메모리 장치의 정상 동작을 수행하도록 제어하는 모드 레지스터 셋 신호에 응답하여 오프된다.
바람직한 실시예에 따르면, 상기 반도체 메모리 장치는 상기 정상 경로 또는 상기 측정 경로를 통해 전달되는 종단 제어 신호를 버퍼링하여 상기 ODT 회로에 전달하는 버퍼를 더 구비한다.
바람직한 실시예에 따르면, 상기 반도체 메모리 장치는 상기 ODT 핀을 통해 입력되는 종단 제어 신호를 버퍼링하여 상기 정상 경로에 전달하는 제1 버퍼; 및 상기 정상 경로 또는 상기 측정 경로를 통해 전달되는 종단 제어 신호를 버퍼링하여 상기 ODT 회로에 전달하는 제2 버퍼를 더 구비한다.
바람직한 실시예에 따르면, 상기 측정 경로는 비동기적으로 동작하는 직렬로 연결된 인버터들을 포함하며, 상기 인버터들은 상기 파워-업 신호의 활성화에 응답하여 상기 스위치를 통해 전달되는 종단 제어 신호를 지연한다.
상기 제2 기술적 과제를 달성하기 위하여 본 발명에 따른 테스트 보드는, 반도체 메모리 장치가 설치되는 소켓; 전원 전압들을 테스터로부터 상기 소켓에 설치되는 반도체 메모리 장치의 전원 전압 핀들로 전달하는 전원 전압 핀들; 접지 전압들을 상기 테스터로부터 상기 소켓에 설치되는 반도체 메모리 장치의 접지 전압 핀들로 전달하는 접지 전압 핀들; 상기 소켓에 설치되는 반도체 메모리 장치에 포함된 ODT 회로를 온 또는 오프하는 종단 제어 신호를 상기 테스터로부터 상기 ODT회로로 전달하는 ODT 핀; 및 입력 전압을 상기 테스터로부터 상기 반도체 메모리 장치의 DQ 핀으로 전달하고 상기 입력 전압에 응답하여 출력되는 출력 전압을 상기 반도체 메모리 장치의 DQ 핀으로부터 상기 테스터로 전달하는 DQ 핀을 구비하며, 상기 테스터는 상기 입력 전압에 대한 상기 출력 전압의 비율을 이용하여 상기 반도체 메모리 장치의 DQ 핀에서의 S11 파라미터를 측정하는 것을 특징으로 한다.
상기 제3 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체 메모리 장치의 S11 파라미터 측정 방법은, (a) 반도체 메모리 장치에 전원이 공급될 때 활성화되는 파워-업 신호가 입력되는 단계; (b) 상기 반도체 메모리 장치의 ODT 핀을 통해 입력되는 종단 제어 신호를 측정 경로를 통해 전달하는 단계; (c) 상기 측정 경로를 통해 전달되는 종단 제어 신호에 응답하여 상기 반도체 메모리 장치에 포함된 ODT 회로가 온 또는 오프되는 단계; 및 (d) 테스터가 상기 (c) 단계에서 온 또는 오프된 ODT 회로에 연결된 상기 반도체 메모리 장치의 DQ 핀에서의 S11 파라미터를 측정하는 단계를 구비하는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 (d) 단계에서의 테스터는 입력 전압을 상기 DQ 핀에 입력한 후 상기 입력 전압에 응답하여 상기 DQ 핀으로부터 출력되는 출력 전압을 측정하고 상기 입력 전압에 대한 상기 출력 전압의 비율을 이용하여 상기 DQ 핀에서의 S11 파라미터를 측정한다.
바람직한 실시예에 따르면, 상기 반도체 메모리 장치의 S11 파라미터 측정 방법은 (e) 상기 (b) 단계에서 측정 경로를 통해 전달되는 종단 제어 신호를 버퍼링하여 상기 (c) 단계의 ODT 회로에 전달하는 단계를 더 구비한다.
바람직한 실시예에 따르면, 상기 (b) 단계의 측정 경로는 비동기적으로 동작하는 직렬로 연결된 인버터들을 포함하며, 상기 인버터들은 상기 반도체 메모리 장치에 전원이 공급될 때 활성화되는 파워-업 신호의 활성화에 응답하여 상기 측정 경로를 통해 전달되는 종단 제어 신호를 지연한다.
이러한 본 발명에 따른 반도체 메모리 장치는 ODT 회로를 온 또는 오프하는 종단 제어 신호를 전달하는 측정 경로를 포함하므로, ODT 회로의 온 상태 또는 오프 상태에서 S11 파라미터의 측정을 가능하게 한다. 따라서, 메모리 컨트롤러의 채널 모델링이 설계될 때 정확한 S11 파라미터가 반영될 수 있으므로, 반도체 메모리 장치 및 메모리 컨트롤러를 포함하여 구성되는 메모리 시스템에서 전달되는 신호의 충실도가 향상될 수 있다.
본 발명에 따른 테스트 보드는 소켓에 설치되는 반도체 메모리 장치의 ODT 회로를 온 또는 오프하는 종단 제어 신호를 전달하는 ODT 핀을 포함하므로, ODT 회로의 온 상태 또는 오프 상태에서의 S11 파라미터 측정을 가능하게 한다.
본 발명에 따른 반도체 메모리 장치의 S11 파라미터 측정 방법은 반도체 메모리 장치의 측정 경로를 통해 종단 제어 신호를 전달하여 ODT 회로가 온 또는 오프되는 단계를 포함하므로, ODT 회로의 온 상태 또는 오프 상태에서의 S11 파라미터 측정을 가능하게 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 S11 파라미터 측정을 위한 반도체 메모리 장치를 개략적으로 나타내는 블락 다이어그램이다.
도 3을 참조하면, 본 발명에 따른 반도체 메모리 장치(200)는, 스위치(210), 정상 경로(normal path)(220), 측정 경로(measure path)(230), 버퍼(buffer)(240), 및 ODT 회로(230)를 구비한다. 반도체 메모리 장치(200)는 도 1에 도시된 메모리 모듈과 같은 메모리 모듈에 포함될 수 있다.
정상 경로(220)는 반도체 메모리 장치(200)가 라이트 동작 또는 리드 동작과 같은 정상 동작(normal operation)을 수행할 때 종단 제어 신호(ODT_C)를 전달한다. 예를 들어, 정상 경로(220)를 통해 전달되는 종단 제어 신호(ODT_C)는 ODT 회로(250)를 오프(off)시킬 수 있다.
정상 경로(220)는 정상 동작을 수행하는 회로를 포함한다. 상기 회로는, 예를 들어, 래치 회로(latch circuit) 또는 플립-플롭(flip-flop)일 수 있다. 상기 래치 회로 또는 플립-플롭은 커맨드 신호(command signal)(CMD) 또는 클락 신호(clock signal)(CLK)에 응답하여 동작한다.
측정 경로(230)는 반도체 메모리 장치(200)에 포함되는 하나의 DQ 핀에서 S11 파라미터가 네트워크 분석기와 같은 테스터에 의해 측정될 때 종단 제어 신호(ODT_C)를 전달한다. 측정 경로(230)를 통해 전달되는 종단 제어 신호(ODT_C)는 ODT 회로(250)를 온(on)시키거나 또는 오프(off)시킨다.
측정 경로(230)는 직렬로 연결된 인버터들(inverters)을 포함할 수 있다. 상기 인버터들은 파워-업 신호(PVCCH)의 활성화에 응답하여 종단 제어 신호(ODT_C)를 지연하며, 클락 신호에 동기하지 않고 비동기적으로(asynchronously) 동작한다. 파워-업 신호(PVCCH)는 반도체 메모리 장치(200)에 전원(VDDQ, VSSQ, VDD, VSS)이 공급될 때 활성화된다.
스위치(210)는 파워-업 신호(PVCCH)의 활성화에 응답하여 온(on)되어 종단 제어 신호(ODT_C)를 측정 경로(230)로 전달한다. 예를 들어, 상기 종단 제어 신호(ODT_C)는 하이 레벨(high level)로 활성화되거나 또는 로우 레벨(low level)로 비활성화되는 신호로서 테스터(미도시)에 의해 인가된다.
또한, 스위치(210)는 모드 레지스터 셋 신호(mode register set signal)(MRS)의 활성화에 응답하여 오프(off)된다. 모드 레지스터 셋 신호(MRS)는 반도체 메모리 장치(200)가 정상 동작을 수행하도록 제어하는 신호이다. 따라서, 반도체 메모리 장치(200)가 정상 동작을 수행하는 경우 스위치(210)가 오프(off)되어 측정 경로(230)가 비활성화(inactivation)된다. 메모리 컨트롤러(또는 테스터)는 소정의 어드레스 신호들(address signals)의 조합(combination)을 이용하여 모드 레지스터 셋 신호(MRS)를 생성하여 반도체 메모리 장치(200)에 공급한다.
한편, ODT 핀 및 정상 경로(220)(또는 스위치(210)) 사이에 연결되는 신호선(signal line)을 통해 전달되는 종단 제어 신호(ODT_C)의 레벨(level)은 TTL 레벨(level)이다. 예를 들어, 상기 TTL 레벨의 스윙 폭(swing range)은 0.4(volt)일 수 있다. 그리고, 정상 경로(220) 및 측정 경로(230)에 통해 전달되는 종단 제어 신호(ODT_C)의 레벨은 CMOS 레벨이다. 예를 들어, 상기 CMOS 레벨의 스윙 폭은 1.8(volt)일 수 있다.
버퍼(220)는 정상 경로(220) 또는 측정 경로(230)를 통해 전달되는 종단 제어 신호(ODT_C)를 버퍼링(buffering)하여 ODT 회로(250)에 전달한다. 버퍼(240)는 리피터(repeater)라고도 한다.
ODT 회로(250)는 도 2에 도시된 ODT 회로(131)와 동일한 구성 요소를 포함하고, 하나의 DQ 핀에 연결된다. 상기 DQ 핀에서의 반사 계수인 S11이 테스터에 의해 측정된다. ODT 회로(250)는 버퍼(240)의 출력 신호에 응답하여 온 또는 오프된다. 즉, ODT 회로(250)는 버퍼(220)의 출력 신호가 소정의 전압 레벨로 활성화되는 경우 온(on)되어 종단 정합 회로의 역할을 수행한다.
본 발명의 일 실시예에 따른 반도체 메모리 장치(200)는 ODT 회로(250)를 온 또는 오프하는 종단 제어 신호(ODT_C)를 전달하는 측정 경로(230)를 포함하므로, ODT 회로(250)의 온 상태 또는 오프 상태에서 S11 파라미터의 측정을 가능하게 한다. 따라서, 메모리 컨트롤러의 채널 모델링이 설계될 때 정확한 S11 파라미터가 반영될 수 있으므로, 반도체 메모리 장치 및 메모리 컨트롤러를 포함하여 구성되는 메모리 시스템에서 전달되는 신호의 충실도가 향상될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 S11 파라미터 측정을 위한 반도체 메모리 장치를 개략적으로 나타내는 블락 다이어그램이다.
도 4를 참조하면, 본 발명에 따른 반도체 메모리 장치(300)는, 스위치(310), 제1 버퍼(320), 정상 경로(330), 측정 경로(340), 제2 버퍼(350), 및 ODT 회로(360)를 구비한다. 반도체 메모리 장치(300)는 도 1에 도시된 메모리 모듈과 같은 메모리 모듈에 포함될 수 있다.
정상 경로(330)는 반도체 메모리 장치(300)가 라이트 동작 또는 리드 동작과 같은 정상 동작을 수행할 때 종단 제어 신호(ODT_C)를 전달한다. 예를 들어, 정상 경로(330)를 통해 전달되는 종단 제어 신호(ODT_C)는 ODT 회로(360)를 오프(off)시킬 수 있다.
정상 경로(330)는 정상 동작을 수행하는 회로를 포함한다. 상기 회로는, 예를 들어, 래치 회로 또는 플립-플롭일 수 있다. 상기 래치 회로 또는 플립-플롭은 커맨드 신호(CMD) 또는 클락 신호(CLK)에 응답하여 동작한다.
측정 경로(340)는 반도체 메모리 장치(300)에 포함되는 하나의 DQ 핀에서 S11 파라미터가 네트워크 분석기와 같은 테스터에 의해 측정될 때 종단 제어 신호(ODT_C)를 전달하는 경로이다. 측정 경로(340)를 통해 전달되는 종단 제어 신호(ODT_C)는 ODT 회로(350)를 온시키거나 또는 오프시킨다.
측정 경로(340)는 직렬로 연결된 인버터들을 포함할 수 있다. 상기 인버터들은 파워-업 신호(PVCCH)의 활성화에 응답하여 종단 제어 신호(ODT_C)를 지연하며, 클락 신호에 동기하지 않고 비동기적으로 동작한다. 파워-업 신호(PVCCH)는 반도체 메모리 장치(300)에 전원(VDDQ, VSSQ, VDD, VSS)이 공급될 때 활성화된다.
스위치(310)는 파워-업 신호(PVCCH)의 활성화에 응답하여 온(on)되어 종단 제어 신호(ODT_C)를 측정 경로(230)로 전달한다. 예를 들어, 상기 종단 제어 신호(ODT_C)는 하이 레벨로 활성화되거나 또는 로우 레벨로 비활성화되는 신호로서 테스터에 의해 인가된다.
또한, 스위치(310)는 모드 레지스터 셋 신호(MRS)의 활성화에 응답하여 오프(off)된다. 모드 레지스터 셋 신호(MRS)는 반도체 메모리 장치(300)가 정상 동작을 수행하도록 제어하는 신호이다. 따라서, 반도체 메모리 장치(300)가 정상 동작을 수행하는 경우 스위치(310)가 오프(off)되어 측정 경로(340)가 비활성화된다. 메모리 컨트롤러(또는 테스터)는 소정의 어드레스 신호들(address signals)의 조합(combination)을 이용하여 모드 레지스터 셋 신호(MRS)를 생성하여 반도체 메모리 장치(300)에 공급한다.
한편, ODT 핀 및 제1 버퍼(320)(또는 스위치(310)) 사이에 연결되는 신호선을 통해 전달되는 종단 제어 신호(ODT_C)의 레벨은 TTL 레벨이다. 예를 들어, 상기 TTL 레벨의 스윙 폭은 0.4(volt)일 수 있다. 그리고, 정상 경로(330) 및 측정 경로(340)에 통해 전달되는 종단 제어 신호(ODT_C)의 레벨은 CMOS 레벨이다. 예를 들어, 상기 CMOS 레벨의 스윙 폭은 1.8(volt)일 수 있다.
제1 버퍼(320)는 ODT 핀을 통해 전달되는 종단 제어 신호(ODT_C)를 버퍼링하여 정상 경로(330)에 전달한다.
제2 버퍼(350)는 정상 경로(330) 또는 측정 경로(340)를 통해 전달되는 종단 제어 신호(ODT_C)를 버퍼링하여 ODT 회로(360)에 전달한다. 제2 버퍼(350)는 리피터(repeater)라고도 한다.
ODT 회로(360)는 도 2에 도시된 ODT 회로(131)와 동일한 구성 요소를 포함하고, 하나의 DQ 핀에 연결된다. 상기 DQ 핀에서의 반사 계수인 S11이 테스터에 의해 측정된다. ODT 회로(360)는 제2 버퍼(350)의 출력 신호에 응답하여 온 또는 오프된다. 즉, ODT 회로(360)는 제2 버퍼(350)의 출력 신호가 소정의 전압 레벨로 활성화되는 경우 온(on)되어 종단 정합 회로의 역할을 수행한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치(300)는 ODT 회로(360)를 온 또는 오프하는 종단 제어 신호(ODT_C)를 전달하는 측정 경로(340)를 포함하므로, ODT 회로(360)의 온 상태 또는 오프 상태에서 S11 파라미터의 측정을 가능하게 한다. 따라서, 메모리 컨트롤러의 채널 모델링이 설계될 때 정확한 S11 파라미터가 반영될 수 있으므로, 반도체 메모리 장치 및 메모리 컨트롤러를 포함하여 구성되는 메모리 시스템에서 전달되는 신호의 충실도가 향상될 수 있다.
도 5는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 S11 파라미터 측정을 위한 테스트 보드를 나타내는 블락 다이어그램이다.
도 5를 참조하면, 본 발명에 따른 테스트 보드(400)는 전원 전압 핀들(PD), 접지 전압 핀들(PS), ODT 핀(PO), 어드레스 핀(PA), 커맨드 핀(PC), DQ 핀들(P0, P1~n), 및 소켓(socket)(410)을 구비한다. 테스트 보드(400)는 상기 핀들(pins) 이외에 클락 신호를 전달하는 클락 핀(미도시)을 포함할 수도 있다.
소켓(410)에는 S11 파라미터를 측정하기 위하여 도 3 또는 도 4에 도시된 반도체 메모리 장치(200, 300)가 설치(또는 삽입)된다.
네트워크 분석기와 같은 테스터(미도시)는 전원 전압들(VDD/VDDQ)을 전원 전압 핀들(PD)을 통해 소켓(410)에 설치된 반도체 메모리 장치의 전원 전압 핀들에 공급한다. 또한, 테스터는 접지 전압들(VSS/VSSQ)을 접지 전압 핀들(PS)을 통해 소켓(410)에 설치된 반도체 메모리 장치의 접지 전압 핀들에 공급한다. 상기 VDDQ 및 VSSQ는 반도체 메모리 장치에서 전달되는 데이터에 관련된 회로에 인가되는 공급 전원(power supply)이고, 상기 VDD 및 VSS는 상기 데이터에 관련된 회로 이외의 주변 회로(peripheral circuit)에 인가되는 공급 전원이다.
테스터는 종단 제어 신호(ODT_C)를 ODT 핀(PO)을 통해 소켓(410)에 설치된 반도체 메모리 장치에 포함된 ODT 회로에 인가한다. 종단 제어 신호(ODT_C)는 소켓(410)에 설치된 반도체 메모리 장치의 ODT 회로를 온(on) 또는 오프(off)시킨다. 예를 들어, 종단 제어 신호(ODT_C)가 하이 레벨로 활성화될 때, ODT 회로가 온되고, 종단 제어 신호(ODT_C)가 로우 레벨로 비활성화될 때 ODT 회로는 오프된다.
테스터는 종단 제어 신호(ODT_C)를 전원(VDDQ, VSSQ, VDD, VSS)이 공급된 반도체 메모리 장치에 인가한 후 S11 파라미터를 측정하기 원하는 특정한 하나의 DQ 핀(예를 들어, 제1 DQ 핀(P0))에서의 S11 파라미터를 측정한다. 즉, 테스터는 제1 DQ 핀(P0)에 입력 전압(DQ0)을 인가한 후 입력 전압(DQ0)에 응답하여 출력되는 출력 전압을 측정하고, 상기 입력 전압(DQ0)에 대한 상기 출력 전압의 비율을 이용하여 제1 DQ 핀(P0)에서의 S11 파라미터를 측정한다. 이 때, 제1 DQ 핀(P0)을 제외한 DQ 핀들(P1 ~ Pn)을 통해 전달되는 데이터(DQ1 ~ DQn)의 상태는 플로팅 상태(floating state) 또는 로우 레벨(low level)이다. 또한, 테스터로부터 어드레스 핀(PA) 및 커맨드 핀(PC)을 통해 인가되는 어드레스 신호(ADDR) 및 커맨드 신호(CMD)의 상태들도 플로팅 상태이다.
본 발명에 따른 테스트 보드(400)는 소켓(410)에 설치되는 반도체 메모리 장치의 ODT 회로를 온(on) 또는 오프(off)하는 종단 제어 신호(ODT_C)를 전달하는 ODT 핀(P0)을 포함하므로, ODT 회로의 온 상태 또는 오프 상태에서의 S11 파라미터 측정을 가능하게 한다.
이상에서와 같이 도면과 명세서에서 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 반도체 메모리 장치는 ODT 회로를 온 또는 오프하는 종단 제어 신호를 전달하는 측정 경로를 포함하므로, ODT 회로의 온 상태 또는 오프 상태에서 S11 파라미터의 측정을 가능하게 한다. 따라서, 메모리 컨트롤러의 채널 모델링이 설계될 때 정확한 S11 파라미터가 반영될 수 있으므로, 반도체 메모리 장치 및 메모리 컨트롤러를 포함하여 구성되는 메모리 시스템에서 전달되는 신호의 충실도가 향상될 수 있다.
본 발명에 따른 테스트 보드는 소켓에 설치되는 반도체 메모리 장치의 ODT 회로를 온 또는 오프하는 종단 제어 신호를 전달하는 ODT 핀을 포함하므로, ODT 회로의 온 상태 또는 오프 상태에서의 S11 파라미터 측정을 가능하게 한다.
본 발명에 따른 반도체 메모리 장치의 S11 파라미터 측정 방법은 반도체 메모리 장치의 측정 경로를 통해 종단 제어 신호를 전달하여 ODT 회로가 온 또는 오프되는 단계를 포함하므로, ODT 회로의 온 상태 또는 오프 상태에서의 S11 파라미터 측정을 가능하게 한다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 통상적인 메모리 시스템을 개략적으로 나타내는 도면이다.
도 2는 도 1에 도시된 ODT 회로의 일례를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 S11 파라미터 측정을 위한 반도체 메모리 장치를 개략적으로 나타내는 블락 다이어그램이다.
도 4는 본 발명의 다른 실시예에 따른 S11 파라미터 측정을 위한 반도체 메모리 장치를 개략적으로 나타내는 블락 다이어그램이다.
도 5는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 S11 파라미터 측정을 위한 테스트 보드를 나타내는 블락 다이어그램이다.
< 도면의 주요 부분에 대한 부호의 설명 >
210: 스위치 230: 측정 경로
250: ODT 회로 310: 스위치
340: 측정 경로 360: ODT 회로

Claims (15)

  1. 반도체 메모리 장치의 정상 동작이 수행될 때 ODT 핀을 통해 입력되는 종단 제어 신호를 전달하는 정상 경로;
    상기 반도체 메모리 장치에 포함된 DQ 핀에서의 S11 파라미터가 측정될 때 상기 ODT 핀을 통해 입력되는 종단 제어 신호를 전달하는 측정 경로; 및
    상기 DQ 핀에 연결되며, 상기 정상 경로 또는 상기 측정 경로를 통해 전달되는 종단 제어 신호에 응답하여 온 또는 오프되는 ODT 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 반도체 메모리 장치는
    상기 반도체 메모리 장치에 전원이 공급될 때 활성화되는 파워-업 신호에 응답하여 온되어 상기 측정 경로에 상기 ODT 핀을 통해 입력되는 종단 제어 신호를 전달하는 스위치를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 스위치는 상기 반도체 메모리 장치의 정상 동작을 수행하도록 제어하는 모드 레지스터 셋 신호에 응답하여 오프되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 반도체 메모리 장치는
    상기 정상 경로 또는 상기 측정 경로를 통해 전달되는 종단 제어 신호를 버퍼링하여 상기 ODT 회로에 전달하는 버퍼를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 반도체 메모리 장치는
    상기 ODT 핀을 통해 입력되는 종단 제어 신호를 버퍼링하여 상기 정상 경로에 전달하는 제1 버퍼; 및
    상기 정상 경로 또는 상기 측정 경로를 통해 전달되는 종단 제어 신호를 버퍼링하여 상기 ODT 회로에 전달하는 제2 버퍼를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제2항에 있어서,
    상기 측정 경로는 비동기적으로 동작하는 직렬로 연결된 인버터들을 포함하며, 상기 인버터들은 상기 파워-업 신호의 활성화에 응답하여 상기 스위치를 통해 전달되는 종단 제어 신호를 지연하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제2항에 있어서, 상기 정상 경로는
    커맨드 신호 또는 클락 신호에 응답하여 동작하는 래치 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 정상 경로는
    상기 커맨드 신호 또는 상기 클락 신호에 응답하여 동작하는 플립-플롭을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제1항에 있어서, 상기 ODT 회로는
    전원 전압에 연결되는 일단을 포함하고, 상기 정상 경로 또는 상기 측정 경로를 통해 전달되는 종단 제어 신호에 응답하여 온 또는 오프되는 제1 스위치;
    접지 전압에 연결되는 일단을 포함하고, 상기 정상 경로 또는 상기 측정 경로를 통해 전달되는 종단 제어 신호에 응답하여 온 또는 오프되는 제2 스위치;
    상기 제1 스위치의 다른 일단에 연결되는 제1 종단 저항;
    상기 제1 종단 저항과 상기 제2 스위치의 다른 일단 사이에 연결되는 제2 종단 저항; 및
    상기 제1 및 제2 종단 저항들 사이에 연결되고 상기 DQ 핀에 연결된 노드를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제9항에 있어서,
    상기 제1 종단 저항의 저항값과 상기 제2 종단 저항의 저항값은 동일한 것을 특징으로 하는 반도체 메모리 장치.
  11. 반도체 메모리 장치가 설치되는 소켓;
    전원 전압들을 테스터로부터 상기 소켓에 설치되는 반도체 메모리 장치의 전원 전압 핀들로 전달하는 전원 전압 핀들;
    접지 전압들을 상기 테스터로부터 상기 소켓에 설치되는 반도체 메모리 장치의 접지 전압 핀들로 전달하는 접지 전압 핀들;
    상기 소켓에 설치되는 반도체 메모리 장치에 포함된 ODT 회로를 온 또는 오프하는 종단 제어 신호를 상기 테스터로부터 상기 ODT회로로 전달하는 ODT 핀; 및
    입력 전압을 상기 테스터로부터 상기 반도체 메모리 장치의 DQ 핀으로 전달하고 상기 입력 전압에 응답하여 출력되는 출력 전압을 상기 반도체 메모리 장치의 DQ 핀으로부터 상기 테스터로 전달하는 DQ 핀을 구비하며,
    상기 테스터는 상기 입력 전압에 대한 상기 출력 전압의 비율을 이용하여 상기 반도체 메모리 장치의 DQ 핀에서의 S11 파라미터를 측정하는 것을 특징으로 하는 테스트 보드.
  12. (a) 반도체 메모리 장치에 전원이 공급될 때 활성화되는 파워-업 신호가 입력되는 단계;
    (b) 상기 반도체 메모리 장치의 ODT 핀을 통해 입력되는 종단 제어 신호를 측정 경로를 통해 전달하는 단계;
    (c) 상기 측정 경로를 통해 전달되는 종단 제어 신호에 응답하여 상기 반도체 메모리 장치에 포함된 ODT 회로가 온 또는 오프되는 단계; 및
    (d) 테스터가 상기 (c) 단계에서 온 또는 오프된 ODT 회로에 연결된 상기 반도체 메모리 장치의 DQ 핀에서의 S11 파라미터를 측정하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 S11 파라미터 측정 방법.
  13. 제12항에 있어서,
    상기 (d) 단계에서의 테스터는 입력 전압을 상기 DQ 핀에 입력한 후 상기 입력 전압에 응답하여 상기 DQ 핀으로부터 출력되는 출력 전압을 측정하고 상기 입력 전압에 대한 상기 출력 전압의 비율을 이용하여 상기 DQ 핀에서의 S11 파라미터를 측정하는 것을 특징으로 하는 반도체 메모리 장치의 S11 파라미터 측정 방법.
  14. 제12항에 있어서, 상기 반도체 메모리 장치의 S11 파라미터 측정 방법은
    (e) 상기 (b) 단계에서 측정 경로를 통해 전달되는 종단 제어 신호를 버퍼링하여 상기 (c) 단계의 ODT 회로에 전달하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 S11 파라미터 측정 방법.
  15. 제12항에 있어서, 상기 (b) 단계의 측정 경로는
    비동기적으로 동작하는 직렬로 연결된 인버터들을 포함하며, 상기 인버터들은 상기 반도체 메모리 장치에 전원이 공급될 때 활성화되는 파워-업 신호의 활성화에 응답하여 상기 측정 경로를 통해 전달되는 종단 제어 신호를 지연하는 것을 특징으로 하는 반도체 메모리 장치의 S11 파라미터 측정 방법.
KR1020040033808A 2004-05-13 2004-05-13 Ｓ11 파라미터 측정을 위한 반도체 메모리 장치, 반도체메모리 장치의 ｓ11 파라미터 측정을 위한 테스트 보드,및 반도체 메모리 장치의 ｓ11 파라미터 측정 방법 KR100618826B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040033808A KR100618826B1 (ko) 2004-05-13 2004-05-13 Ｓ11 파라미터 측정을 위한 반도체 메모리 장치, 반도체메모리 장치의 ｓ11 파라미터 측정을 위한 테스트 보드,및 반도체 메모리 장치의 ｓ11 파라미터 측정 방법
US10/987,706 US7245140B2 (en) 2004-05-13 2004-11-12 Parameter measurement of semiconductor device from pin with on die termination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040033808A KR100618826B1 (ko) 2004-05-13 2004-05-13 Ｓ11 파라미터 측정을 위한 반도체 메모리 장치, 반도체메모리 장치의 ｓ11 파라미터 측정을 위한 테스트 보드,및 반도체 메모리 장치의 ｓ11 파라미터 측정 방법

Publications (2)

Publication Number Publication Date
KR20050108759A true KR20050108759A (ko) 2005-11-17
KR100618826B1 KR100618826B1 (ko) 2006-09-08

Family

ID=35308831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040033808A KR100618826B1 (ko) 2004-05-13 2004-05-13 Ｓ11 파라미터 측정을 위한 반도체 메모리 장치, 반도체메모리 장치의 ｓ11 파라미터 측정을 위한 테스트 보드,및 반도체 메모리 장치의 ｓ11 파라미터 측정 방법

Country Status (2)

Country Link
US (1) US7245140B2 (ko)
KR (1) KR100618826B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780949B1 (ko) * 2006-03-21 2007-12-03 삼성전자주식회사 데이터 독출 모드에서 ｏｄｔ 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 ｏｄｔ 회로의상태 테스트 방법
KR100857854B1 (ko) * 2007-01-10 2008-09-10 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
KR101282275B1 (ko) * 2011-03-29 2013-07-10 후지쯔 가부시끼가이샤 반도체 기억 장치, 및 반도체 기억 장치를 포함하는 정보 처리 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539252B1 (ko) * 2004-03-08 2005-12-27 삼성전자주식회사 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템
US7574634B2 (en) * 2004-06-21 2009-08-11 Micron Technology, Inc. Real time testing using on die termination (ODT) circuit
US7996590B2 (en) * 2004-12-30 2011-08-09 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US8335115B2 (en) * 2004-12-30 2012-12-18 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
KR100674988B1 (ko) * 2005-08-11 2007-01-29 삼성전자주식회사 패키지 번인 테스트가 가능한 반도체 집적 회로 및 번인테스트 방법
US20070046308A1 (en) * 2005-08-26 2007-03-01 Ronald Baker Test modes for a semiconductor integrated circuit device
KR100753035B1 (ko) * 2005-09-29 2007-08-30 주식회사 하이닉스반도체 온-다이 터미네이션 테스트 장치
US7525337B2 (en) * 2005-12-27 2009-04-28 Hynix Semiconductor Inc. On-die termination circuit and method for semiconductor memory apparatus
US7616489B2 (en) * 2006-02-08 2009-11-10 Micron Technology, Inc. Memory array segmentation and methods
KR100821585B1 (ko) * 2007-03-12 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로
US11068433B2 (en) * 2018-10-18 2021-07-20 Texas Instruments Incorporated Serial bus repeater with low power state detection

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254940A (en) * 1990-12-13 1993-10-19 Lsi Logic Corporation Testable embedded microprocessor and method of testing same
US6271704B1 (en) * 1999-12-14 2001-08-07 Intel Corporation Method and apparatus for balancing current in a system with two sets of termination devices
US6396285B1 (en) * 2000-08-14 2002-05-28 Agilent Technologies, Inc. Method and apparatus for efficient measurement of reciprocal multiport devices in vector network analysis
DE10245536B4 (de) * 2002-09-30 2005-02-03 Infineon Technologies Ag Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz
KR100502664B1 (ko) * 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
KR100515068B1 (ko) * 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
US7574634B2 (en) * 2004-06-21 2009-08-11 Micron Technology, Inc. Real time testing using on die termination (ODT) circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780949B1 (ko) * 2006-03-21 2007-12-03 삼성전자주식회사 데이터 독출 모드에서 ｏｄｔ 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 ｏｄｔ 회로의상태 테스트 방법
KR100857854B1 (ko) * 2007-01-10 2008-09-10 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
KR101282275B1 (ko) * 2011-03-29 2013-07-10 후지쯔 가부시끼가이샤 반도체 기억 장치, 및 반도체 기억 장치를 포함하는 정보 처리 장치

Also Published As

Publication number Publication date
US7245140B2 (en) 2007-07-17
KR100618826B1 (ko) 2006-09-08
US20050253615A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
KR100618826B1 (ko) Ｓ11 파라미터 측정을 위한 반도체 메모리 장치, 반도체메모리 장치의 ｓ11 파라미터 측정을 위한 테스트 보드,및 반도체 메모리 장치의 ｓ11 파라미터 측정 방법
US20170099050A1 (en) Memory systems with zq global management and methods of operating same
US7804323B2 (en) Impedance matching circuit and semiconductor memory device with the same
KR100733430B1 (ko) 반도체 메모리 장치
US7598762B2 (en) Semiconductor driver circuit with signal swing balance and enhanced testing
KR101917259B1 (ko) 메모리 시스템의 종단 토폴로지와 관련 메모리 모듈 및 제어 방법
US7498834B2 (en) Semiconductor memory device
KR100780949B1 (ko) 데이터 독출 모드에서 ｏｄｔ 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 ｏｄｔ 회로의상태 테스트 방법
US20060255830A1 (en) On-die termination apparatus
US6760857B1 (en) System having both externally and internally generated clock signals being asserted on the same clock pin in normal and test modes of operation respectively
KR100929846B1 (ko) 온 다이 터미네이션 제어 회로
US20040083070A1 (en) Circuit and method for calibrating dram pullup Ron to pulldown Ron
KR100605601B1 (ko) 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
EP1683156B1 (en) Internal voltage reference for memory interface
US11335386B1 (en) Calibration circuit and semiconductor device including the same
US10171268B2 (en) Asymmetric on-state resistance driver optimized for multi-drop DDR4
US8225417B2 (en) Circuit for controlling signal line transmitting data and method of controlling the same
US11972833B2 (en) Calibration circuit and semiconductor device including the same
KR100915810B1 (ko) 패드를 공유하는 멀티 칩 패키지
US20080074139A1 (en) Semiconductor memory device with on-die termination circuit
US11431338B1 (en) Semiconductor apparatus performing calibration operation and a semiconductor system using the semiconductor apparatus
KR20170040719A (ko) Zq 글로벌 매니징 기능을 갖는 메모리 시스템
KR20100088288A (ko) Ｏｄｔ 신호와 클럭 신호가 신호라인을 공유하는 반도체 메모리 장치
KR20080076194A (ko) 셀프 캘리브레이션 동작 테스트 방법 및 테스트회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14