KR20050104929A

KR20050104929A - Automatic recovery method in case of an error of tft-lcd module

Info

Publication number: KR20050104929A
Application number: KR1020040030386A
Authority: KR
Inventors: 김용훈
Original assignee: 비오이 하이디스 테크놀로지 주식회사
Priority date: 2004-04-30
Filing date: 2004-04-30
Publication date: 2005-11-03
Also published as: KR100687349B1

Abstract

본 발명은 박막 트랜지스터 액정모듈(TFT-LCD Module)의 오동작시 자동 복구방법에 관한 것으로서, 보다 구체적으로는 액정 모듈이 외부의 충격으로 인해 정상동작하지 않을 경우, A/D 보드에서 타이밍 제어장치로 리셋 신호를 인가함으로써, 액정 모듈을 정상 동작시키는 박막 트랜지스터 액정 모듈의 자동 복구방법에 관한 것이다.The present invention relates to a method for automatically recovering from malfunction of a TFT-LCD module. More specifically, the present invention relates to a timing control device of an A / D board when a liquid crystal module does not operate normally due to an external impact. The present invention relates to an automatic recovery method of a thin film transistor liquid crystal module which normally operates the liquid crystal module by applying a reset signal.

본 발명의 실시예인 박막 트랜지스터 액정모듈의 오동작시 자동 복구방법에 있어서, A/D 보드가 외부로부터 아날로그 신호를 수신하는 단계; 상기 A/D 보드에서 상기 아날로그신호를 디지탈신호로 변환하여 타이밍 제어장치로 전송하는 단계; 상기 A/D 보드에서 상기 타이밍 제어장치로 전송한 디지탈신호 중, 소정주기를 갖는 제 1펄스신호를 타이밍 제어장치로부터 수신하는 단계; 상기 A/D 보드에 전달된 상기 제 1펄스신호와 데이타 인에이블신호와 내부클럭을 통해 타이밍 제어장치의 이상유무를 판단하는 단계; 상기 타이밍 제어장치의 이상 발생시, 상기 A/D 보드에서 제 3펄스신호를 상기 타이밍 제어장치로 출력하는 단계; 상기 제 3펄스신호에 의해 타이밍 제어장치가 초기화되는 단계를 포함하는 박막 트랜지스터 액정모듈의 오동작시 자동 복구방법.An automatic recovery method when a malfunction of a thin film transistor liquid crystal module is an embodiment of the present invention, the A / D board receiving an analog signal from the outside; Converting the analog signal into a digital signal by the A / D board and transmitting the digital signal to a timing controller; Receiving, from the timing controller, a first pulse signal having a predetermined period among the digital signals transmitted from the A / D board to the timing controller; Determining an abnormality of a timing control device through the first pulse signal, the data enable signal, and an internal clock transmitted to the A / D board; Outputting a third pulse signal from the A / D board to the timing controller when an abnormality occurs in the timing controller; And a timing control device initialized by the third pulse signal.

Description

Automatic recovery method in case of malfunction of thin film transistor liquid crystal module

일반적으로, 박막 트랜지스터 액정모듈은 오동작이 발생했을 경우에, 상기 모듈을 초기화 시켜서 정상적인 동작을 수행하도록 하는 리셋 수단이 필요하다.In general, when a malfunction occurs, the thin film transistor liquid crystal module needs reset means for initializing the module to perform a normal operation.

종래의 경우, 도 1에 도시된 바와 같이 타이밍 제어장치 외부에 저항과 커패시터를 이용하거나, 또는 여기에 리셋용 집적 회로(Intergration Circuit)를 사용하여 지연(Dlay)을 주는 방식을 사용하여 왔다.In the related art, as shown in FIG. 1, a resistor and a capacitor are used outside of the timing controller, or a delay is used by using an reset circuit.

그러나 박막 트랜지스터 액정 모듈이 동작하는 과정에서 타이밍 제어장치와 외부 입력신호와의 인터페이스 오류로 인하여 타이밍 제어장치에 오동작이 발생하는 경우, 리셋회로는 이를 감지하지 못하여 리셋 기능을 수행하지 못한다. However, if a malfunction occurs in the timing controller due to an interface error between the timing controller and the external input signal during the operation of the thin film transistor liquid crystal module, the reset circuit does not detect the reset and cannot perform the reset function.

또 다른 예로는, 타이밍 제어장치 내부에서 출력되는 매 프레임마다 극성이 반전되는 프레임신호를 입력신호로 사용하고, 1프레임의 주기를 갖는 수직 동기 신호(Vsync)또는 데이타 인에이블신호(DE)를 클럭으로 이용함으로써, 타이밍 제어장치의 동작상태를 판별하고 프레임신호가 2프레임이상 동일 신호로 판별될 경우 리셋 신호를 발생하여 모듈을 초기화 시키는 수단이 있다.As another example, a frame signal whose polarity is inverted in every frame output from the timing controller is used as an input signal, and a vertical synchronization signal Vsync or a data enable signal DE having a period of one frame is clocked. By means of this, there is a means for determining the operation state of the timing control device and for initializing the module by generating a reset signal when the frame signal is determined to be the same signal for two or more frames.

그러나, 이 또한 정전방전(ESD:Electrostatic Discharge)과 같은 외부 충격이 가해지면, 타이밍 제어장치에서 출력되는 수직동기신호(Vsync)와 프레임신호 또한 발생되지 않아 리셋 신호가 출력되지 않는 문제점이 있다.However, when an external shock such as an electrostatic discharge (ESD) is applied, the vertical synchronization signal Vsync and the frame signal output from the timing controller are also not generated, so that the reset signal is not output.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, A/D 보드에서 타이밍 제어장치로부터 수신된 피드백신호를 검출하여 타이밍 제어장치의 이상유무를 판단하며, 이상 발견시, 리셋 신호를 전송하여 타이밍 제어장치를 초기화 시키는 방법을 제공한다. The present invention has been proposed to solve the problems described above, by detecting a feedback signal received from the timing control device in the A / D board to determine whether there is an abnormality of the timing control device, and transmits a reset signal when the abnormality is found It provides a method for initializing the timing control device.

(실시예)(Example)

이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 리셋 신호 구현방식의 개략적인 구성도를 도시한다.2 is a schematic block diagram of a reset signal implementation according to the present invention.

도시된 바와 같이, 외부 영상장치로부터 아날로그 신호를 입력받아 디지탈 신호로 변환 시키는 A/D 보드(210)와 A/D 보드(210)로부터 수신된 클럭신호, 디스플레이 타이밍신호, 수평동기신호, 수직동기신호등을 기초로 하여 소스 드라이버(미도시) 및 게이트 드라이버(미도시)를 제어 구동하는 타이밍 제어장치(200)를 포함한 박막 트랜지스터 액정모듈로 구성된다.As shown, the clock signal, display timing signal, horizontal synchronization signal, vertical synchronization received from the A / D board 210 and the A / D board 210 for receiving an analog signal from an external video device and converting the signal into a digital signal. A thin film transistor liquid crystal module including a timing controller 200 which controls and drives a source driver (not shown) and a gate driver (not shown) based on a traffic light.

A/D 보드(210)는 타이밍 제어장치(200)로 전송한 신호 중, 임의의 피드백신호(Check Signal)를 수신하며, 내부에 리셋 신호 발생회로(미도시)를 구비하여, 생성된 리셋 신호를 타이밍 제어장치(200)에 전송한다. The A / D board 210 receives an arbitrary feedback signal (Check Signal) among the signals transmitted to the timing controller 200, and has a reset signal generation circuit (not shown) therein to generate the reset signal. Is transmitted to the timing controller 200.

타이밍 제어장치(200)는 A/D보드(210)로부터 리셋 신호를 수신해 초기화 동작을 수행한다.The timing controller 200 receives a reset signal from the A / D board 210 and performs an initialization operation.

상술한, A/D 보드(210)에 수신되는 피드백신호(Check Signal)는 A/D보드(210)와 타이밍 제어장치(200)와의 약속에 의해 타이밍 제어장치(200) 내부에서 처리되는 소정주기를 갖는 어떠한 펄스도 피드백신호(Check Signal)로 사용할 수 있다.The above-described feedback signal (Check Signal) received by the A / D board 210 is processed in the timing controller 200 by an appointment between the A / D board 210 and the timing controller 200. Any pulse with V can be used as a feedback signal.

A/D 보드(210)는 타이밍 제어장치(200)로부터 수신된 피드백신호(Check Signal)를 검출하여 타이밍 제어장치(200)의 이상유무를 판단하며, 이상 발견 시, 리셋 신호를 전송하여 타이밍 제어장치(200)를 초기화 시킨다. The A / D board 210 detects a feedback signal (Check Signal) received from the timing controller 200 to determine whether there is an abnormality of the timing controller 200. Initialize the device 200.

도 3은 본 발명의 전반적인 동작과정을 순차적으로 나타낸 도면이다.3 is a view sequentially showing the overall operation of the present invention.

도시된 바와 같이, 박막 트랜지스터 액정모듈과 A/D 보드에 전원이 공급되면, 일정시간 뒤 A/D 보드는 리셋 신호를 출력해 박막 트랜지스터 액정모듈 내부에 구비된 타이밍 제어장치를 정상동작 시킨다.As shown in the drawing, when power is supplied to the thin film transistor liquid crystal module and the A / D board, the A / D board outputs a reset signal after a predetermined time to operate the timing control device provided inside the thin film transistor liquid crystal module.

이때, A/D 보드는 타이밍 제어장치로부터 피드백신호(Check Signal)를 입력받고, 이를 검출하여 타이밍 제어장치의 이상유무를 판단한다.At this time, the A / D board receives a feedback signal (Check Signal) from the timing controller, detects it and determines whether there is an abnormality of the timing controller.

만약 이상이 없을 경우는 A/D 보드는 정상적인 리셋 신호(하이레벨)를 계속 타이밍 제어장치로 공급하고, 이상 발견 시는 리셋 신호를 순간적으로 다운 시켰다가 재 공급하게 된다. If there is no error, the A / D board keeps supplying the normal reset signal (high level) to the timing controller, and when it detects an error, the reset signal is momentarily down and resupplied.

이하, 도 4를 참조하여 본 발명의 전반적인 동작을 설명하기로 한다.Hereinafter, the overall operation of the present invention will be described with reference to FIG. 4.

도 4a에 도시된 바와 같이, 타이밍 제어장치가 정상 동작이고, 데이타 인에이블신호(c)가 로우레벨 구간을 유지할 동안, 타이밍 제어장치로부터 일정 펄스폭을 갖는 피드백신호(a)를 수신한다. As shown in Fig. 4A, while the timing control device is in normal operation and the data enable signal c maintains the low level section, it receives a feedback signal a having a constant pulse width from the timing control device.

예컨데, 수신된 피드백신호(a)는 내부클럭(b)이 3개의 폴링 에지(Falling edge)를 가질 동안의 하이레벨 펄스폭을 갖는다.(400)For example, the received feedback signal a has a high level pulse width while the internal clock b has three falling edges.

한편, 타이밍 제어회로가 비정상 동작이고, 데이타 인에이블신호(c)가 로우레일 경우, 수신된 피드백신호(a)는 일정 펄스폭을 갖지 않는다. On the other hand, when the timing control circuit is abnormal operation and the data enable signal c is low rail, the received feedback signal a does not have a constant pulse width.

예컨데, 타이밍 제어장치로부터 수신된 피드백신호(a)는 내부클럭(b)이 1개의 폴링 에지(Falling edge)를 가질 동안의 하이레벨 펄스폭을 갖는다.(410) For example, the feedback signal a received from the timing controller has a high level pulse width while the internal clock b has one falling edge.

그 결과, A/D 보드 내부에 구비된 리셋 신호 발생회로(미도시)는 비정상의 경우(410)에 수신되는 피드백신호(a)의 펄스폭이 정상의 경우(400)와 상이함을 감지하고, 타이밍 제어장치의 오동작임을 판별하여 리셋 신호(d)를 일정구간 로우레벨로 다운 시켜 타이밍 제어장치를 강제적으로 초기화 시킨다.As a result, the reset signal generation circuit (not shown) provided in the A / D board detects that the pulse width of the feedback signal a received in the abnormal case 410 is different from the normal case 400. In response to determining that the timing control device is malfunctioning, the reset signal d is lowered to a low level for a predetermined period to forcibly initialize the timing control device.

도 4b에 도시된 바와 같이, 데이타 인에이블신호(c)가 로우레벨이 인가되고, 타이밍 제어장치로부터 피드백신호(a)가 수신되지 않는 경우(420)에도 A/D 보드 내부에 구비된 리셋 신호 발생회로(미도시)는 타이밍 제어장치의 오동작임을 판별하고 리셋 신호(d)를 일정구간 로우레벨로 다운 시켜 타이밍 제어장치를 강제적으로 초기화 시킨다. As shown in FIG. 4B, even when the data enable signal c has a low level and the feedback signal a is not received from the timing controller 420, the reset signal provided inside the A / D board. The generation circuit (not shown) determines that the timing control device is malfunctioning and forcibly initializes the timing control device by lowering the reset signal d to a low level for a predetermined period.

지금까지 본 결과, 종래기술의 경우 박막 트랜지스터 액정모듈에 정전방전(ESD)과 같은 외부 충격이 가해지면, 타이밍 제어장치 자체의 동작이 불가능하게 되어 리셋 신호가 출력되지 않는 문제점이 있었다. As a result, in the prior art, when an external shock such as an electrostatic discharge (ESD) is applied to the thin film transistor liquid crystal module, the operation of the timing controller itself is impossible and a reset signal is not output.

그러나, 본 발명에서는 타이밍 제어장치에 오동작이 있는 경우, A/D 보드에서 이를 검출하여 타이밍 제어장치를 초기화 시킴으로써, 박막 트랜지스터 액정모듈을 정상동작 시킬수 있다.However, in the present invention, when there is a malfunction in the timing control device, the thin film transistor liquid crystal module can be normally operated by detecting the A / D board and initializing the timing control device.

이상에서 알 수 있는 바와 같이. 본 발명에 따른 박막 트랜지스터 액정모듈의 오동작시 자동 복구방법을 사용하는 경우, 타이밍 제어장치 자체의 동작이 불가능하여도 이를 A/D 보드에서 감지함으로써, 박막 트랜지스터 액정모듈을 수동으로 재 시작하지 않고도 정상동작 시킬 수 있다. As can be seen from the above. In the case of using the automatic recovery method in the case of malfunction of the thin film transistor liquid crystal module according to the present invention, even if the operation of the timing controller itself is not detected by the A / D board, it is possible to restart the thin film transistor liquid crystal module without manual restart. It can work.

도 1은 종래의 리셋 신호 구현방식의 개략적인 구성도이다.1 is a schematic configuration diagram of a conventional reset signal implementation.

도 2는 본 발명에 따른 리셋 신호 구현방식의 개략적인 구성도이다.2 is a schematic configuration diagram of a reset signal implementation method according to the present invention.

도 4a는 타이밍 제어장치로부터 비정상적인 피드백신호가 수신될 경우, A/D 보드 내부에 구비된 리셋 신호 발생회로의 동작 파형도를 나타낸다.4A illustrates an operation waveform diagram of a reset signal generation circuit provided in an A / D board when an abnormal feedback signal is received from a timing controller.

도 4b는 타이밍 제어장치로부터 피드백신호가 수신되지 않을 경우의 각 신호의 파형을 도시한다.4B shows the waveform of each signal when no feedback signal is received from the timing controller.

-도면의 주요부 명칭-Names of main parts in drawings

200:타이밍 제어장치200: timing controller

210:A/D 보드210: A / D board

Claims

In the automatic recovery method when the malfunction of the thin film transistor liquid crystal module,

Receiving an analog signal from an external A / D board;

Converting the analog signal into a digital signal by the A / D board and transmitting the digital signal to a timing controller;

Receiving, from the timing controller, a first pulse signal having a predetermined period among the digital signals transmitted from the A / D board to the timing controller;

Determining an abnormality of a timing control device through the first pulse signal, the data enable signal, and an internal clock transmitted to the A / D board;

Outputting a third pulse signal from the A / D board to the timing controller when an abnormality occurs in the timing controller;

And a timing control device initialized by the third pulse signal.

The method of claim 1,

The A / D board receives the first pulse from the timing controller when the data enable signal is at an active level;

When the timing controller is in normal operation, the first pulse signal maintains an active level for a time equal to the time when the internal clock generates a pulse signal of N periods.

When the timing controller malfunctions, the active pulse width of the first pulse signal is different from the active pulse width of the first pulse signal in the normal operation. .

The method according to claim 1 or 2,

When the timing controller is in normal operation, the third pulse signal maintains a high level.

And when the timing control device malfunctions, the third pulse signal transitions to a low level for a predetermined time to initialize the timing control device.