KR20050104867A - 액정표시장치의 공통전극 구조 - Google Patents

액정표시장치의 공통전극 구조 Download PDF

Info

Publication number
KR20050104867A
KR20050104867A KR1020040030301A KR20040030301A KR20050104867A KR 20050104867 A KR20050104867 A KR 20050104867A KR 1020040030301 A KR1020040030301 A KR 1020040030301A KR 20040030301 A KR20040030301 A KR 20040030301A KR 20050104867 A KR20050104867 A KR 20050104867A
Authority
KR
South Korea
Prior art keywords
common electrode
electrode line
line
pixel region
liquid crystal
Prior art date
Application number
KR1020040030301A
Other languages
English (en)
Inventor
박정기
이덕원
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040030301A priority Critical patent/KR20050104867A/ko
Publication of KR20050104867A publication Critical patent/KR20050104867A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

액정표시장치에서 공통전압 강하(drop)를 최소화한 공통전극 구조가 개시된다.
본 발명의 공통전극 구조는 횡방향으로 2개의 공통전극라인이 상하 대칭으로 배열되고, 화소영역에서 종방향으로 공통전극 바가 배열된다.
본 발명에 의하면, 2개의 공통전극 라인의 선저항을 서로 대칭적으로 동일하도록 설정함으로써, 선저항을 최대한 줄여 공통전압의 강하를 최소화하여 플리커나 잔상의 발생을 억제할 수 있다.

Description

액정표시장치의 공통전극 구조{Common electrode structure of liquid crystal display}
본 발명은 액정표시장치에 관한 것으로, 특히 공통전압 강하(drop)를 최소화한 공통전극 구조에 관한 것이다.
정보 처리 기기는 다양한 형태, 다양한 기능, 더욱 빨라진 정보 처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보처리 장치에서 처리된 정보는 전기적인 신호 형태를 갖는다. 사용자가 정보처리 장치에서 처리된 정보를 육안으로 확인하기 위해서는 인터페이스 역할을 하는 디스플레이 장치를 필요로 한다.
최근에는 대표적인 CRT방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 풀-컬러, 고해상도 구현 등과 같은 기능을 갖는 액정 표시 장치(Liquid Crystal Display)의 개발이 이루어졌다. 그 결과, 액정 표시 장치는 대표적인 정보처리장치인 컴퓨터의 모니터, 가정용 벽걸이 텔레비전, 기타 정보 처리 장치의 디스플레이 장치로서 널리 사용되게 되었다.
액정표시장치는 통상 두개의 기판들 사이에 액정층이 존재하고, 이러한 액정층에 인가된 전계를 조절하여 소정의 화상을 표시한다.
통상적으로, 액정표시장치의 공통전극은 박막트랜지스터가 형성되는 기판의 상대 기판에 전체적으로 형성되어 각 화소의 화소전극과 액정을 사이에 두고 대향하도록 형성된다. 그러나 이런 구성은 액정표시장치의 시야각을 좁히는 문제가 있다. 그와 같은 시야각의 문제를 극복하기 위해 도입된 것으로 IPS(In-Plane Switching) 액정표시장치가 있다.
IPS 액정표시장치에서 액정은 전계가 인가되면 기판 면에 평행하게 배열하게 된다.
도 1은 종래의 IPS 액정표시장치의 패널 레이아웃을 개략적으로 보여주는 평면도이다. 도 2는 도1의 IPS 액정표시장치의 화소영역 내 전극구성의 일반적 형태를 나타낸 평면도이다. 도 3은 도 1의 IPS 액정표시장치의 전체적인 공통전극 레이아웃을 개략적으로 보여주는 평면도이다. 여기서, 미설명 부호 26, 27, 28은 각각 소오스 전극, 활성 영역, 드레인 전극을 나타낸다.
도 1 및 도 2를 참조하면, 종래의 IPS 액정표시장치는 제1기판과 제2 기판 사이에 액정이 충진되는데, 이러한 구조는 TN(Twisted Nematic) 모드의 구조와 동일하다. 다만, 종래의 IPS 액정표시장치에서는 화소전극과 공통전극라인이 상기 제1 기판 또는 제2 기판 중 하나의 기판 상에 화소영역(35) 별로 동시에 배열된다.
먼저, 게이트라인(40)들은 게이트 구동 IC(Integrated Circuit)의 패드(70)들에 접속되고, 상기 게이트라인(40)들에 수직으로 배열된 데이터라인(50)들은 소오스 구동 IC의 패드(60)들에 접속된다.
또한, 상기 게이트라인(40)들과 평행하게 공통전극라인(20)들이 배열된다. 이때, 배열된 공통전극라인(20)은 모두 좌우측 메인 공통전극라인(31a, 31b)에 연결된다. 즉, 공통전극라인(20)의 일측은 좌측 메인 공통전극라인(31a)에 연결되고, 타측은 우측 공통전극라인(31b)에 연결된다.
이때, 상기 공통전극라인(20)은 화소영역(35) 별로 하나 혹은 두개 이상으로 종방향으로 배열되는 공통전극 바(bar)(21, 21', 21'')를 갖는다. 즉, 상기 공통전극 바(21, 21', 21'')의 일측은 상기 공통전극라인(20)에 연결되고, 상기 공통전극라인(20)에 연결되지 않는 타측 끝단은 서로 간에 동일한 재질의 공통전극라인(20')으로 연결된다. 따라서, 하나의 화소영역(35)에서 보면, 상하에 공통전극라인(20, 20')이 배열되고, 상기 상하의 공통전극라인(20, 20') 사이에 공통전극 바들(21, 21', 21'')이 하나 혹은 두개 이상 종방향으로 배열되어 연결되게 된다. 이때, 각 화소영역(35) 사이에서는 화소영역 내에서와 같이 상하공통전극라인(20, 20')이 동시에 배열되는 것이 아니라, 상기 상하공통전극라인(20, 20') 중 하나의 공통전극라인만이 배열되게 된다. 즉, 하나의 화소영역(35)에서 하나의 공통전극라인이 배열되어 인접 화소영역의 또 다른 하나의 공통전극라인과 연결되게 된다.
또한, 도 1에는 도시되지 않았지만, 좌측 메인 공통전극라인(31a)과 연결되는 공통전극라인(20) 또는 우측 메인 공통전극라인(31b)에 연결되는 공통전극라인(20)도 화소영역(35) 내에서와 같이 상하의 공통전극라인(20, 20')을 갖는 것이 아니라, 상하의 공통전극라인(20, 20') 중 하나의 공통전극라인만이 배열되어 상기 좌우측 메인 공통전극라인(31a, 31b)에 연결되게 된다.
화소영역(35)마다 배열된 화소전극 역시 하나 혹은 두개 이상의 종방향으로 배열되는 화소전극 바(13, 13')를 가진다. 이때, 화소전극 바(13, 13')와 공통전극 바(21, 21', 21'')는 평행하게 번갈아 배열되게 된다.
화소전극 바들(13, 13')의 연결은 화소전극 바들(13, 13')의 상단을 서로 연결하는 상부 도전 부재(15)와 하단을 서로 연결하는 하부 도전 부재(17)로 이루어진다. 이들 부재(15, 17)와 화소전극 바(13, 13')가 함께 하나의 화소전극을 구성한다.
화소영역(35) 내에 배열되는 화소전극과는 달리, 공통전극라인(20)은 화소영역(35)들 사이에 걸쳐서 전기적으로 연결되어야 하므로, 앞서 설명한 바와 같이 화소영역(35)들 사이에 하나의 공통전극라인이 배열되어 전후의 화소영역 내의 공통전극라인과 연결되게 된다.
각 화소영역의 공통전극라인(20)은 공통전극 바(21, 21', 21'')에 의해 상호 연결되어 있으므로 좌우측 메인 공통전극라인(31a, 31b)으로 공통전압이 인가되면, 좌우측 메인 공통전극라인(31a, 31b)에 연결된 각 공통전극라인(20)으로 공통전압이 인가되어, 결국 각 화소영역(35) 내에 상호 연결된 공통전극 바(21, 21', 21'')로 공통전압이 인가되게 된다.
따라서, 화소영역(35) 별로 화소전극의 하나 혹은 두개 이상이 배열된 화소전극 바(13, 13')에 인가된 데이터 전압과 공통전극라인(20)의 하나 혹은 두개 이상이 배열된 공통전극 바(21, 21', 21'')에 인가된 공통전극에 의해 횡전계에 유도되고, 이러한 횡전계에 의해 액정이 횡방향으로 배열되어 소정의 화상을 표시하게 된다. 이에 따라, 종래의 TN 모드에 비해 시야각을 넓힐 수 있다.
하지만, 상기와 같은 구조를 갖는 공통전극라인(21)은 선저항을 가지게 되므로 이러한 선저항에 의한 전압 강하가 발생하게 된다. 즉, 좌우측 메인 공통전극라인(31a, 31b)에 인가된 공통전압은 이러한 공통전극라인(20)에서 멀수록 각 화소영역(35)에 인가되는 전압이 원하는 전압보다 떨어지게 된다.
특히, 도 3에 도시된 바와 같이, 이러한 전압강하는 화소영역(35) 사이에 하나의 공통전극라인(20)이 연결되거나 좌우측 메인 공통전극라인(31a, 31b)에 각각 하나의 공통전극라인(20)이 연결되는 경우 더욱 심하게 나타나게 된다. 즉, 화소영역(35) 내에는 상하로 2개의 공통전극라인(20, 20')이 배열되고, 그 사이를 공통전극 바들(21, 21', 21'')이 연결되게 되어, 선저항 성분들이 서로 대칭적으로 존재하기 때문에 공통전압이 거의 강하되지 않는다. 이에 반해, 화소영역과 화소영역 사이에는 하나의 공통전극라인(20)만이 배열되게 되므로, 이 공통전극라인의 선저항만큼 공통전압이 강하되게 된다. 또한, 좌우측 메인 공통전극라인(31a, 31b)에 연결되는 공통전극라인(21)도 하나만이 배열되게 되므로 마찬가지로 하나의 공통전극라인에 존재하는 선저항만큼 공통전압이 강하되게 된다. 따라서, 메인 공통전극라인(31a, 31b)에 연결되는 공통전극라인(20) 및 화소영역(35)들 사이에 배열되는 공통전극라인(20)에 의한 선저항으로 인해 공통전압 강하가 큰 폭으로 발생되게 된다. 결국, 이러한 큰 폭의 공통전압 강하는 국부적인 플리커(flicker)나 잔상 등을 야기하여 화질을 저하를 초래한다. 이러한 플리커 및 크로스토크는 화면비가 16:9, 16:10 또는 15:9와 같은 대면적 액정표시장치의 경우에 더욱 심해진다. 이밖에도 RC 지연등이 유발될 수도 있다.
따라서, 본 발명은 공통전압 강하를 최소화하여 플리커나 잔상 발생을 억제할 수 있는 액정표시장치의 공통전극 구조를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 액정표시장치의 공통전극 구조는, 제1 및 제2 메인 공통전극라인; 상기 제1 및 제2 메인 공통전극라인 사이에 소정 거리 이격되어 횡방향으로 평행하게 배열된 제1 및 제2 공통전극라인; 및 상기 화소영역 내에 상기 제1 및 제2 공통전극라인 사이에 종방향으로 배열된 공통전극 바를 포함한다.
이때, 상기 제1 및 제2 공통전극라인은 동일한 선저항을 갖도록 설정되는 것이 바람직하다.
여기서, 상기 제1 메인 공통전극라인과 이에 인접하는 제1 화소영역 사이 또는 상기 제2 메인 공통전극라인과 이에 인접하는 제2 화소영역 사이 중 하나에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열될 수 있다.
또는, 상기 제1 메인 공통전극라인과 이에 인접하는 제1 화소영역 사이 그리고 상기 제2 메인 공통전극라인과 이에 인접하는 제2 화소영역 사이에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열될 수 있다.
또는, 상기 화소영역들 사이에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열될 수 있다.
또는, 상기 제1 메인 공통전극라인과 이에 인접하는 제1 화소영역 사이 또는 상기 제2 메인 공통전극라인과 이에 인접하는 제2 화소영역 사이 중 하나 그리고 상기 화소영역들 사이에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열될 수 있다.
또는, 상기 제1 메인 공통전극라인과 이에 인접하는 제1 화소영역 내의 공통전극 바의 중심 사이, 상기 제2 메인 공통전극라인과 이에 인접하는 제2 화소영역 내의 공통전극 바의 중심 사이 그리고 화소영역들에 배열된 공통전극 바의 중심 사이에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열될 수 있다.
또는, 상기 제1 메인 공통전극라인과 이에 인접하는 제1 화소영역 내의 공통전극 바의 중심 사이 그리고 상기 제2 메인 공통전극라인과 이에 인접하는 제2 화소영역 내의 공통전극 바의 중심 사이에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열되고, 화소영역들 사이에는 상기 제1 및 제2 공통전극 사이에 보조 공통전극라인이 추가로 배열될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 살펴보면 다음과 같다.
본 발명에서는 공통전극 구조를 최적화시켜 공통전압 강하를 최소화하여 플리커나 잔상 발생을 억제한다.
도 4는 본 발명의 바람직한 제1 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도이다.
도 4에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 액정표시장치의 공통전극은 좌우측에 배열된 좌우측 메인 공통전극라인(31a, 31b)과, 상기 좌우측 메인 공통전극라인(31a, 31b) 사이에 횡방향으로 배열된 제1 공통전극라인(41)과, 상기 제1 공통전극라인(41)으로부터 일정 거리 이격되어 상기 제1 공통전극라인(41)과 평행하게 배열된 제2 공통전극라인(42)과, 화소영역(35) 내에 상기 제1 및 제2 공통전극라인(41, 42) 사이에 종방향으로 배열된 공통전극 바(43)를 포함하여 구성된다. 여기서, 상기 공통전극 바(43)는 하나 혹은 2개 이상이 배열될 수 있다.
상기 제1 및 제2 공통전극라인(41, 42)은 소정 거리 이격되어 상하 대칭으로 평행하게 배열되고 선저항이 동일하도록 설정된다. 즉, 메인 공통전극라인(31a, 31b)과 첫 번째 화소영역 사이에 배열된 제1 및 제2 공통전극라인(41a, 42a)은 상하 대칭으로 배열되고, 각 화소영역 내에 배열된 상기 제1 및 제2 공통전극라인(41b, 42b)은 상하대칭으로 배열되며, 화소영역들 사이에 배열된 제1 및 제2 공통전극라인(41c, 42c)은 상하대칭으로 배열된다. 여기서, 이격된 소정 거리는 화소영역(35) 내에 한정되는 것이 바람직하다.
이때의 선저항은 면적이나 길이에 의해 결정되므로, 상하 대칭으로 배열되는 제1 및 제2 공통전극라인(41, 42)의 면적이나 길이는 동일하도록 설계되는 것이 바람직하다.
예를 들어, 메인 공통전극라인(31a, 31b)과 첫 번째 화소영역 사이에 배열된 제1 공통전극라인(41a)이 1Ω의 선저항을 갖도록 설계되었다면, 상기 제1 공통전극라인(41a)에 대칭으로 배열된 제2 공통전극라인(42a)도 1Ω의 선저항을 갖도록 설계된다. 마찬가지로, 화소영역 내에 배열된 제1 공통전극라인(41b)이 0.5Ω의 선저항을 갖도록 설계되었다면, 상기 제1 공통전극라인(41b)에 대칭으로 배열된 제2 공통전극라인(42b)도 0.5Ω의 선저항을 갖도록 설계된다.
한편, 종래에는 메인 공통전극라인과 첫 번째 화소영역 사이에 하나의 공통전극라인만이 배열되고, 또한 화소영역들 사이에도 하나의 공통전극라인만이 배열되게 됨으로써, 선저항이 커짐에 따라 공통전압 강하가 크게 발생되어, 결국 플리커나 잔상 등의 문제가 발생되었다.
이에 반해, 본 발명의 제1 실시예에서는 메인 공통전극라인(31a, 31b)과 화소영역(35) 사이, 화소영역(35) 내 그리고 화소영역(35)들 사이에 상하로 대칭된 제1 및 제2 공통전극라인(41, 42)을 배열하고, 상하로 대칭 배열된 제1 공통전극라인(41)과 제2 공통전극라인(42)의 선저항이 동일하도록 설계한다. 이에 따라, 좌우측 메인 공통전극라인(31a, 31b) 사이에 연결된 제1 및 제2 공통전극라인(41, 42)의 총 선저항을 종래에 비해 크게 줄일 수 있어 공통전압의 강하를 최소화하여 플리커나 잔상 등의 발생을 억제시킬 수 있다.
따라서, 본 발명에서는 메인 공통전극라인(31a, 31b)과 화소영역(35) 사이, 화소영역(35) 내 그리고 화소영역(35)들 사이에 상하 대칭으로 제1 및 제2 공통전극라인(41, 42)을 배열함으로써, 최대한 선저항을 줄여 공통전압의 강화를 최소화할 수 있다.
실험값에 따르면, 도 3의 공통전극 구조에서의 선저항이 5.299Ω일때, 도 4의 공통전극 구조와 같이 설계하면 선저항이 3.15Ω으로 감소하게 되어, 대략 선저항이 60% 이상 감소하였다.
따라서, 본 발명의 제1 실시예에서와 같이 공통전극 구조를 개선하여 선저항을 최소화하여 공통전압 강하를 최적화시킬 수 있다.
도 4와 같은 공통전극 구조는 가장 바람직한 구조이고, 그 외에 여러 다양한 공통전극 구조의 변경 혹은 변형이 가능한 바, 이하에서 이러한 다양한 변경에 대한 실시예들을 설명한다.
도 5는 본 발명의 바람직한 제2 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도이다.
도 5에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 액정표시장치의 공통전극은 좌측 메인 공통전극라인(31a)과 첫 번째 화소영역 사이, 화소영역(35) 내 그리고 화소영역(35)들 사이에 제1 및 제2 공통전극라인(41, 42)이 소정 거리 이격되어 상하 대칭으로 평행하게 배열되는데 반해, 우측 메인 공통전극라인(31b)과 마지막 화소영역 사이에 상기 제1 공통전극라인(41) 또는 제2 공통전극라인(42) 중 하나만이 배열된다. 즉, 본 발명의 제2 실시예에서 좌측 메인 공통전극라인(31a)과 첫 번째 화소영역 사이, 화소영역(35) 내 그리고 화소영역(35)들 사이에서는 제1 및 제2 공통전극라인(41, 42)이 앞서 설명한 본 발명의 제1 실시예에 동일하게 상하 대칭으로 배열되지만, 우측 메인 공통전극라인(31b)과 마지막 화소영역 사이에서는 본 발명의 제1 실시예에서 제1 및 제2 공통전극라인(41, 42)이 상하 대칭으로 배열되는 것과는 달리 제1 공통전극라인(41) 또는 제2 공통전극라인(42) 중 하나의 공통전극라인만이 배열되게 된다. 이때, 화소영역(35) 내에는 종방향으로 공통전극 바(43)가 하나 혹은 2개 이상 배열된다.
이와 같은 본 발명의 제2 실시예에 따른 공통전극 구조는 본 발명의 제1 실시예에서 보다는 선저항이 약간 커지긴 하지만, 그래도 종래의 공통전극 구조(도 3)에서보다는 훨씬 선저항이 적어지게 되어 공통전압의 강화를 줄일 수 있다.
도 6은 본 발명의 바람직한 제3 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도이다.
도 6에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 액정표시장치의 공통전극은 앞서 설명한 본 발명의 제2 실시에와 반대로, 우측 메인 공통전극라인(31b)과 마지막 화소영역 사이, 화소영역(35) 내 그리고 화소영역(35)들 사이에 제1 및 제2 공통전극라인(41, 42)이 소정 거리 이격되어 상하대칭으로 평행하게 배열되는데 반해, 좌측 메인 공통전극라인(31a)과 첫 번째 화소영역 사이에 제1 공통전극라인(41) 또는 제2 공통전극라인(42) 중 하나의 공통전극라인만이 배열된다. 이때, 화소영역(35) 내에는 종방향으로 공통전극 바(43)가 하나 혹은 2개 이상 배열된다.
도 7은 본 발명의 바람직한 제4 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도이다.
도 7에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 액정표시장치의 공통전극은 화소영역(35) 내 그리고 화소영역(35)들 사이에서만 제1 및 제2 공통전극(41, 42)이 소정 거리 이격되어 상하 대칭으로 평행하게 배열되고, 좌측 메인 공통전극라인(31a)과 첫 번째 화소영역 사이 그리고 우측 메인 공통전극라인(31b)과 마지막 화소영역 사이에 제1 공통전극라인(41) 또는 제2 공통전극라인(42) 중 하나의 공통전극라인만이 배열된다. 이때, 화소영역(35) 내에는 종방향으로 공통전극 바(43)가 하나 혹은 2개 이상 배열된다.
도 8은 본 발명의 바람직한 제5 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도이다.
도 8에 도시된 바와 같이, 본 발명의 제5 실시예에 따른 액정표시장치의 공통전극은 좌측 메인 공통전극라인(31a)과 첫 번째 화소영역 사이, 우측 공통전극라인(31b)과 마지막 화소영역 사이 그리고 화소영역(35) 내에 제1 및 제2 공통전극라인(41, 42)이 소정 거리 이격되어 상하 대칭으로 평행하게 배열되고, 화소영역(35)들 사이에 제1 공통전극라인(41) 또는 제2 공통전극라인(42) 중 하나의 공통전극라인만이 배열된다. 이때, 화소영역(35) 내에는 종방향으로 공통전극 바(43)가 하나 혹은 2개 이상 배열된다.
도 9는 본 발명의 바람직한 제6 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도이다.
도 9에 도시된 바와 같이, 본 발명의 제6 실시예에 따른 액정표시장치의 공통전극 구조는 좌측 메인 공통전극라인(31a)과 첫 번째 화소영역 사이와 화소영역(35) 내에 제1 및 제2 공통전극라인(41, 42)이 소정 거리 이격되어 상하 대칭으로 평행하게 배열되고, 우측 메인 공통전극라인(31b)과 마지막 화소영역 사이와 화소영역(35)들 사이에 제1 공통전극라인(41) 또는 제2 공통전극라인(42) 중 하나의 공통전극라인만이 배열된다. 이때, 화소영역(35) 내에는 종방향으로 공통전극 바(43)가 하나 혹은 2개 이상 배열된다.
도 10은 본 발명의 바람직한 제7 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도이다.
도 10에 도시된 바와 같이, 본 발명의 제8 실시예에 따른 액정표시장치의 공통전극은 좌측 메인 공통전극라인(31a)과 첫 번째 화소영역 내에 배열된 공통전극(43) 바의 중심 사이, 우측 메인 공통전극라인(31b)과 마지막 화소영역 내에 배열된 공통전극 바(43)의 중심 사이 그리고 화소영역(35)들 사이에 각 화소영역(35)들에 배열된 공통전극 바(43)의 중심 사이에 제1 공통전극라인(41) 또는 제2 공통전극라인(42) 중 하나의 공통전극라인이 배열되고, 화소영역(35) 내에 제1 및 제2 공통전극라인(41, 42)이 소정 거리 이격되어 상하 대칭으로 평행하게 배열된다. 이때, 화소영역(35) 내에는 종방향으로 공통전극 바(43)가 하나 혹은 2개 이상 배열된다.
도 11은 본 발명의 바람직한 제8 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도이다.
도 11에 도시된 바와 같이, 본 발명의 제9 실시예에 따른 액정표시장치의 공통전극은 좌측 메인 공통전극라인(31a)과 첫 번째 화소영역 내에 배열된 공통전극 바(43)의 중심 사이 그리고 우측 메인 공통전극라인(31b)과 마지막 화소영역 내에 배열된 공통전극 바(43)의 중심 사이에 제1 공통전극라인(41) 또는 제2 공통전극라인(42) 중 하나의 공통전극라인이 배열되고, 화소영역(35) 내 그리고 화소영역(35)들 사이에 제1 및 제2 공통전극라인(41, 42)이 소정 거리 이격되어 상하로 대칭으로 평행하게 배열된다. 이때, 화소영역(35) 내에는 종방향으로 공통전극 바(43)가 하나 혹은 2개 이상 배열된다. 그리고, 화소영역(35)들 사이에는 상기 제1 및 제2 공통전극라인(41, 42) 외에 추가로 보조 공통전극라인(46)이 배열된다. 여기서, 상기 보조 공통전극라인(46)은 제1 화소영역의 공통전극 바(43)의 중심과 제2 화소영역의 공통전극 바(43)의 중심 사이에 연결된다. 결국, 화소영역(35)들 사이에는 적어도 3개 이상의 공통전극라인들(41, 42, 46)이 배열되게 된다. 이와 같이 화소영역(35)들 사이에 적어도 3개 이상의 공통전극라인들을 배열함으로써, 보다 더 선저항 감소 효과를 얻을 수 있다.
본 발명의 제2 내지 제8 실시예에서의 공통전극라인 구조는 본 발명의 제1 실시예에서의 공통전극라인 구조보다는 총 선저항이 크긴 해도, 종래 기술(도 3 참조)에서의 공통전극라인 구조에 비해서는 선저항이 크게 줄어들게 되므로 공통전압의 강하를 최소화시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 상하로 대칭되는 2개의 공통전극라인이 배열되고, 화소영역에 2개의 공통전극라인 사이에 종방향으로 공통전극 바들이 배열됨으로써, 선저항을 감소로 공통전압의 강하를 최소화하여 플리커나 잔상의 발생을 억제하고 RC 지연을 방지하여 화질을 향상시킬 수 있다.
본 발명은 플리커나 잔상이 종종 발생되는 대면적 패널을 갖는 액정표시장치에 적용시 더욱 효과적이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 IPS 액정표시장치의 패널 레이아웃을 개략적으로 보여주는 평면도.
도 2는 도1의 IPS 액정표시장치의 화소영역 내 전극구성의 일반적 형태를 나타낸 평면도.
도 3은 도 1의 IPS 액정표시장치의 전체적인 공통전극 레이아웃을 개략적으로 보여주는 평면도.
도 4는 본 발명의 바람직한 제1 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도.
도 5는 본 발명의 바람직한 제2 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도.
도 6은 본 발명의 바람직한 제3 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도.
도 7은 본 발명의 바람직한 제4 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도.
도 8은 본 발명의 바람직한 제5 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도.
도 9는 본 발명의 바람직한 제6 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도.
도 10은 본 발명의 바람직한 제7 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도.
도 11은 본 발명의 바람직한 제8 실시예에 따른 액정표시장치의 전체적인 공통전극 구조를 도시한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
31a, 31b : 메인 공통전극라인 41 : 제1 공통전극라인
42 : 제2 공통전극라인 43 : 공통전극 바

Claims (8)

  1. 매트릭스 형태를 갖는 화소영역 내에 배열된 화소전극과 공통전극으로 이루어진 액정표시장치에 있어서,
    제1 및 제2 메인 공통전극라인;
    상기 제1 및 제2 메인 공통전극라인 사이에 소정 거리 이격되어 횡방향으로 평행하게 배열된 제1 및 제2 공통전극라인; 및
    상기 화소영역 내에 상기 제1 및 제2 공통전극라인 사이에 종방향으로 배열된 공통전극 바
    를 포함하는 액정표시장치의 공통전극 구조.
  2. 제1항에 있어서, 상기 제1 및 제2 공통전극라인은 동일한 선저항을 갖도록 설정되는 것을 특징으로 하는 액정표시장치의 공통전극 구조.
  3. 제1항에 있어서, 상기 제1 메인 공통전극라인과 이에 인접하는 제1 화소영역 사이 또는 상기 제2 메인 공통전극라인과 이에 인접하는 제2 화소영역 사이 중 하나에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열되는 것을 특징으로 하는 액정표시장치의 공통전극 구조.
  4. 제1항에 있어서, 상기 제1 메인 공통전극라인과 이에 인접하는 제1 화소영역 사이 그리고 상기 제2 메인 공통전극라인과 이에 인접하는 제2 화소영역 사이에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열되는 것을 특징으로 하는 액정표시장치의 공통전극 구조.
  5. 제1항에 있어서, 상기 화소영역들 사이에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열되는 것을 특징으로 하는 액정표시장치의 공통전극 구조.
  6. 제1항에 있어서, 상기 제1 메인 공통전극라인과 이에 인접하는 제1 화소영역 사이 또는 상기 제2 메인 공통전극라인과 이에 인접하는 제2 화소영역 사이 중 하나 그리고 상기 화소영역들 사이에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열되는 것을 특징으로 하는 액정표시장치의 공통전극 구조.
  7. 제1항에 있어서, 상기 제1 메인 공통전극라인과 이에 인접하는 제1 화소영역 내의 공통전극 바의 중심 사이, 상기 제2 메인 공통전극라인과 이에 인접하는 제2 화소영역 내의 공통전극 바의 중심 사이 그리고 화소영역들에 배열된 공통전극 바의 중심 사이에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열되는 것을 특징으로 하는 액정표시장치의 공통전극 구조.
  8. 제1항에 있어서, 상기 제1 메인 공통전극라인과 이에 인접하는 제1 화소영역 내의 공통전극 바의 중심 사이 그리고 상기 제2 메인 공통전극라인과 이에 인접하는 제2 화소영역 내의 공통전극 바의 중심 사이에는 상기 제1 공통전극라인 또는 제2 공통전극라인 중 하나의 공통전극라인만이 배열되고, 화소영역들 사이에는 상기 제1 및 제2 공통전극 사이에 보조 공통전극라인이 추가로 배열되는 것을 특징으로 하는 액정표시장치의 공통전극 구조.
KR1020040030301A 2004-04-30 2004-04-30 액정표시장치의 공통전극 구조 KR20050104867A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040030301A KR20050104867A (ko) 2004-04-30 2004-04-30 액정표시장치의 공통전극 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030301A KR20050104867A (ko) 2004-04-30 2004-04-30 액정표시장치의 공통전극 구조

Publications (1)

Publication Number Publication Date
KR20050104867A true KR20050104867A (ko) 2005-11-03

Family

ID=37282326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030301A KR20050104867A (ko) 2004-04-30 2004-04-30 액정표시장치의 공통전극 구조

Country Status (1)

Country Link
KR (1) KR20050104867A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107422552A (zh) * 2017-08-16 2017-12-01 京东方科技集团股份有限公司 显示基板以及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107422552A (zh) * 2017-08-16 2017-12-01 京东方科技集团股份有限公司 显示基板以及显示装置
CN107422552B (zh) * 2017-08-16 2020-03-27 京东方科技集团股份有限公司 显示基板以及显示装置

Similar Documents

Publication Publication Date Title
TWI396027B (zh) 液晶顯示器
US9261749B2 (en) Display device
JP4638862B2 (ja) 液晶表示装置及びその駆動方法
US20100053058A1 (en) Display Device
JP4667587B2 (ja) 液晶表示装置
JP2009122714A (ja) 液晶表示装置用薄膜トランジスタ基板
JP5090620B2 (ja) 液晶表示装置
US20100309419A1 (en) Liquid crystal display device
JP2006330634A (ja) 液晶表示装置
JP5059286B2 (ja) 液晶表示装置
JP2006201343A (ja) 液晶表示装置
JP4703128B2 (ja) 液晶表示装置
US7671951B2 (en) Liquid crystal display
JP2008225436A (ja) 液晶表示装置
KR20080069733A (ko) 박막 트랜지스터 표시판
JP2007164190A (ja) 液晶表示装置及びその製造方法
JP2006201344A (ja) 液晶表示装置用基板及び液晶表示装置
JP2007101972A (ja) 液晶装置及び電子機器
WO2019017301A1 (ja) タッチパネル付き表示装置
JP4682895B2 (ja) Ｅｃｂモードの液晶表示装置
KR20050104867A (ko) 액정표시장치의 공통전극 구조
KR100815912B1 (ko) 액정표시장치
JPH1078761A (ja) 液晶表示装置
KR101903604B1 (ko) 횡전계형 액정표시장치용 어레이 기판
JPH1010556A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110826

Effective date: 20120720