KR20050104550A

KR20050104550A - 전자 방출 표시장치

Info

Publication number: KR20050104550A
Application number: KR1020040029879A
Authority: KR
Inventors: 하재상
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-04-29
Filing date: 2004-04-29
Publication date: 2005-11-03
Also published as: CN1725425B; US7719179B2; US20050245117A1; JP2005317534A; CN1725425A

Abstract

본 발명은 밀봉부재의 상·하부에 전하가 축적되어 인가 전압의 파형왜곡현상 및 아킹 등이 발생하는 것을 방지하는 것을 목적으로 하며, 상기 목적을 달성하기 위하여, 전면 기판과, 상기 전면 기판의 일면에 형성되는 애노드 전극과 형광층을 포함하는 전면 패널과, 상기 전면 기판과 소정의 간격을 두고 대향 배치되는 배면 기판과, 상기 배면 기판 위에 형성된 전자 방출부와 상기 전자 방출부로부터 전자 방출을 제어하기 위한 적어도 하나의 구동 전극을 포함하는 배면 패널과, 상기 전면 패널과 상기 배면 패널을 밀봉시키기 위해 사용되는 밀봉 부재 및 상기 밀봉 부재에 구비되며, 상기 밀봉 부재의 유전율보다 작은 유전율을 갖는 적어도 하나 이상의 유전체층을 포함하는 것을 특징으로 하는 전자 방출 표시장치를 제공한다.

Description

전자 방출 표시장치 {Electron emission display device}

본 발명은 전자 방출 표시장치에 관한 것으로서, 더 상세하게는 밀봉 부재의 상·하부에 축적된 전하의 양을 감소시켜, 출력 전압의 파형 왜곡 현상과 아킹이 발생하는 것을 방지하며 애노드에 고전압을 인가하는 것이 가능한 전계 방출 표시장치에 관한 것이다.

일반적으로 전자 방출 표시장치(electron emission display device)는 제1 기판 측에서 방출된 전자를 제2 기판에 형성된 형광층에 충돌시켜 이를 발광시킴으로써 소정의 영상을 구현하는 평판 표시장치로서, 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다.

상기에서 냉음극을 이용하는 방식의 전자 방출 표시장치로는 전계 방출 표시장치(Field Emission Display; FED)가 있으며 상기 전계 방출 표시 장치로는 FE(Field Emitter)형 전자 방출 표시장치, MIM(Metal-Insulator-Metal)형 전자 방출 표시장치, MIS(Metal-Insulator-Semiconductor)형 전자 방출 표시장치 및 표면 전도형 전자 방출 표시장치(Surface conduction Electron-emitting Display; SED) 등이 알려져 있다.

도 1을 참조하면 전계 방출 표시장치는 전계 방출 소자가 형성된 배면 패널(3)과, 상기 전계 방출 소자로부터 방출되는 전자 빔에 의해 발광하여 화상을 발생시키는 형광층이 형성된 전면 패널(1)로 이루어져 있으며, 상기 양 패널은 밀봉 부재(2)에 의해 밀봉된다. 이 경우 상기 밀봉 부재(2)와 상기 밀봉 부재의 상·하부에 위치한 애노드 전극(미도시)과 캐소드·게이트 전극(미도시) 등이 커패시터와 같은 구조를 형성하게 되며, 따라서 다음의 수학식 1이 적용되게 된다.

Q = C·V

상기 식에서 V는 상기 밀봉 부재(2)의 상·하부에 위치한 전극들에 인가된 전위차이고, Q는 상기 전위차가 인가되었을 때 상기 밀봉 부재(2)의 상·하부에 위치한 전극들에 각각 축적[충전]되는 전하량이며, C는 커패시턴스(capacitance)로서 상기 밀봉 부재(2)와 그 상·하부에 위치한 전극들의 기하학적 구조(geometrical structure)에 의해 결정되는 상수이다.

상기 법칙에 따라 상기 밀봉 부재(2)의 상·하부에 위치한 전극들에 전압이 인가되면 상기 밀봉 부재(2)의 상·하부에 전하가 축적되게 되며, 결국 상기 밀봉 부재(2)의 상·하부에 전하가 충분히 축적되기 전까지는 의도했던 전위차를 전계 방출 소자에 인가할 수 없다는 문제점이 발생하게 된다. 또한 상기 밀봉 부재(2)의 상·하부의 전극에 인가하였던 전압을 차단시킬 때도 상기 밀봉 부재(2)의 상·하부에 축적되었던 전하들이 충분히 빠져나가기 전까지는 상기 밀봉 부재(2)의 상·하부에 일정한 값 이상의 전압이 인가된다는 문제점이 발생하게 된다. 이러한 것들은 출력 전압의 왜곡을 의미하며 이는 결국 표시화상의 왜곡으로 이어지게 된다. 또한 상기 식에 따르면 상기 밀봉 부재(2)의 상·하부에 위치한 전극들에 고전위차를 인가할수록 상기 밀봉 부재(2)의 상·하부에 축적되는 전하량이 커지는바, 이는 아킹(arcing)을 유발하여 전계 방출 표시장치의 수명저하라는 문제점을 야기하게 된다.

본 발명은 상기와 같은 문제점들을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 전면 패널과 배면 패널을 밀봉시키는 밀봉 부재 상·하부에 축적되는 전하량을 감소시켜 출력 전압의 왜곡을 줄임으로써 궁극적으로 상의 왜곡현상이 방지되며, 또한 아킹이 발생하지 않는 전자 방출 표시장치를 제공하는 것을 목적으로 한다.

상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 전면 기판과, 상기 전면 기판의 일면에 형성되는 애노드 전극과 형광층을 포함하는 전면 패널과, 상기 전면 기판과 소정의 간격을 두고 대향 배치되는 배면 기판과, 상기 배면 기판 위에 형성된 전자 방출부와 상기 전자 방출부로부터 전자 방출을 제어하기 위한 적어도 하나의 구동 전극을 포함하는 배면 패널과, 상기 전면 패널과 상기 배면 패널을 밀봉시키기 위해 사용되는 밀봉 부재 및 상기 밀봉 부재에 구비되며, 상기 밀봉 부재의 유전율보다 작은 유전율을 갖는 적어도 하나 이상의 유전체층을 포함하는 것을 특징으로 하는 전자 방출 표시장치를 제공한다.

이러한 본 발명의 다른 특징에 의하면, 상기 유전체층은 상기 밀봉 부재와 상기 전면 패널 사이, 또는 상기 밀봉 부재와 상기 배면 패널 사이에 형성되는 것으로 할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 형광층은 상기 애노드 전극의 단부를 노출시키도록 형성되고, 상기 유전체층은, 상기 밀봉 부재와 상기 애노드 전극 사이, 또는 상기 밀봉부재와, 상기 구동 전극 또는 상기 절연층 사이에 형성되는 것으로 할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 밀봉 부재는 실링 글래스 프릿인 것으로 할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 실링 글래스 프릿의 유전율은 20F/m 이상이고, 상기 유전체층의 유전율은 20F/m 이하인 것으로 할 수 있다.

본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 전면 기판과, 상기 전면 기판의 일면에 형성되는 애노드 전극과 형광층을 포함하는 전면 패널과, 상기 전면 기판과 대향 배치되는 배면 기판과, 상기 배면 기판 상에 형성되는 캐소드 전극과, 상기 캐소드 전극을 덮으면서 상기 배면 기판의 전면에 형성되는 절연층과, 상기 절연층 상에 상기 캐소드 전극과 교차되도록 형성되는 게이트 전극과, 상기 캐소드 전극과 상기 게이트 전극이 교차하는 영역에 있어서 상기 게이트 전극과 상기 절연층을 관통하여 형성되는 게이트 홀과, 상기 게이트 홀 내부에 형성된 전자 방출부을 포함하는 배면 패널과, 상기 전면 패널과 상기 배면 패널을 밀봉시키기 위해 사용되는 밀봉 부재 및 상기 밀봉 부재에 구비되며, 상기 밀봉부재의 유전율보다 작은 유전율을 갖는 적어도 하나 이상의 유전체층을 포함하는 것을 특징으로 하는 전자 방출 표시장치를 제공한다.

본 발명의 또 다른 특징에 의하면, 상기 형광층은 상기 애노드 전극의 단부를 노출시키도록 형성되고, 상기 유전체층은, 상기 밀봉 부재와 상기 애노드 전극 사이, 또는 상기 밀봉부재와, 상기 게이트 전극 또는 상기 절연층 사이에 형성되는 것으로 할 수 있다.

본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 전면 기판과, 상기 전면 기판의 일면에 형성되는 애노드 전극과 형광층을 포함하는 전면 패널과, 상기 전면 기판과 대향 배치되는 배면 기판과, 상기 배면 기판 상에 형성되는 게이트 전극과, 상기 게이트 전극을 덮으면서 상기 배면 기판의 전면에 형성되는 절연층과, 상기 절연층 상에 상기 게이트 전극과 교차되도록 형성되는 캐소드 전극과, 상기 캐소드과 전기적으로 연결된 전자 방출부을 포함하는 배면 패널과, 상기 전면 패널과 상기 배면 패널을 밀봉시키기 위해 사용되는 밀봉 부재 및 상기 밀봉 부재에 구비되며, 상기 밀봉부재의 유전율보다 작은 유전율을 갖는 적어도 하나 이상의 유전체층을 포함하는 것을 특징으로 하는 전자 방출 표시장치를 제공한다.

본 발명의 또 다른 특징에 의하면, 상기 형광층은 상기 애노드 전극의 단부를 노출시키도록 형성되고, 상기 유전체층은, 상기 밀봉 부재와 상기 애노드 전극 사이, 또는 상기 밀봉부재와, 상기 캐소드 전극 또는 상기 절연층 사이에 형성되는 것으로 할 수 있다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

도 2 내지 도 4는 커패시터(capacitor)의 유무와 커패시턴스(capacitance, 정전용량)의 크기의 대소(大小)에 따른 출력 전압의 변화를 나타내는 개략도이다. 수동소자인 저항만으로 이루어진 회로에 도 2에 도시된 바와 같이 V_o의 일정한 전압을 인가하다가 전압을 차단하였을 때는 출력 전압은 입력 전압과 동일한 파형을 나타내게 된다. 그러나 상기 회로에 커패시터가 포함되게 되면 출력 전압은 도 3과 도 4에 도시된 바와 같이 입력 전압을 차단하였을 때 바로 차단되지 못하고 일정한 시상수(time constant)를 가지는 왜곡된 파형으로 나타나게 된다. 이때 왜곡되는 정도는 상기 커패시터의 커패시턴스가 클수록 크다. 즉 도 3의 파형을 나타내는 커패시터의 커패시턴스가 도 4의 파형을 나타내는 커패시터의 커패시턴스보다 크다. 이는 상기 수학식 1에 따르면 커패시턴스가 클수록 동일한 인가전압에 대해 더 많은 전하가 커패시터의 상하부 전극에 쌓여 있게 되어 그 전하들이 빠져나가는 데 더 많은 시간이 걸리기 때문이다. 커패시터에 전압이 인가될 때도 이와 동일한 효과가 발생한다. 따라서 커패시터의 커패시턴스를 줄이면, 출력 전압의 파형 왜곡을 줄일 수 있게 된다.

도 5는 양 전극들(50,52) 사이에 유전체층들(54, 56, 58)이 삽입된 커패시터를 개략적으로 나타내는 단면도이고, 도 6은 상기 도 5의 커패시터와 회로적으로 등가인 출력전압이 나타나도록 커패시터들이 직렬로 연결된 것을 개략적으로 나타내는 단면도이다. 상기 도 5의 커패시터의 전극의 면적이 A이고, 설명의 편의를 위해 도 5의 전극들(50, 52)과 직접 접촉하고 있는 유전체층들(54, 58)이 동일한 유전율 ε₁과 두께 d₁을 가지고 있으며, 상기 두 유전체층들(54, 58) 사이에 위치한 유전체층(56)이 유전율 ε₂와 두께 d₂를 가지고 있다고 가정하면, 도 6의 각 커패시터들의 커패시턴스들을 위에서부터 차례로 C₁, C₂, C₃라 할 때 각각 다음과 같이 표시할 수 있다.

,

이때 도 5의 커패시터의 커패시턴스를 C'이라 하면, 도 5의 커패시터와 도 6의 커패시터들의 결합은 등가이므로 다음과 같은 관계를 만족시키게 된다.

즉

한편 도 5의 커패시터에서 양 전극들(50, 52) 사이에 유전체층이 하나이고 그 유전율이 ε₂이며, 그 양전극들 사이의 거리, 즉 유전체층의 두께가 d이고 d=2d₁+d₂라 하면, 그와 같은 커패시터의 커패시턴스 C는 다음과 같이 나타난다.

따라서 양 전극들 사이에 단일한 유전체층이 삽입되어 있으며 그 유전율이 ε₂이고, 그 양전극들 사이의 거리, 즉 유전체층의 두께가 d이고 d=2d₁+d₂를 만족시키는 커패시터의 커패시턴스는 상기 수학식 4와 같이 나타날 것이며, 이때 그 유전체층의 두께를 d₂로 형성하고 그 상하부에 유전율이 ε₁이고 두께가 d₁인 유전체층들을 각각 삽입하면 커패시턴스가 상기 수학식 3과 같이 변형되어 나타날 것이므로, 상기 ε₁, d₁ 및 d₂를 적절히 선택하여 전체 커패시턴스를 원하는 커패시턴스로 변화시킬 수 있다. 본 발명에서는 상기 전체 커패시턴스의 크기 C'이 작을수록 원하는 효과를 얻을 수 있는 것이므로, 상기 C'이 상기 C보다 작게 되도록 상기 ε₁, d₁ 및 d₂를 적절히 선택하면 된다. 만일 상기 C'이 상기 C의 1/k배 (K는 1보다 큰 상수)가 되도록 하고 싶다면 kC'=C 라는 식에 상기 수학식 3과 수학식 4를 대입하면 다음과 같은 조건을 얻을 수 있다.

,

따라서 위의 수학식 5의 조건에 맞게 특정 유전체층의 상하부에 그 유전체층의 유전율보다 작은 유전율(정확히는 상기 특정 유전체층의 유전율의 1/k배 이하의 유전율)을 갖는 유전체층을 삽입함으로써 전체 커패시턴스를 1/k배로 낮추어 원하는 효과를 얻을 수 있게 된다. 물론 상기 수학식들은 상기 커패시터들이 이상적인 커패시터들이라는 가정 하에 유도된 것이므로, 누설 전류(leakage current) 등이 발생하게 되는 실제 실험에서는 오차가 발생할 수 있다.

도 7은 본 발명의 바람직한 제 1 실시예에 따른 언더 게이트형 전자 방출 표시장치의 분해 사시도이고, 도 8과 도 9는 상기 전자 방출 표시장치를 각각 도 7의 x,z평면과 y,z평면으로 절개한 단면도이다. 도시한 바와 같이 전자 방출 표시장치는 배면 기판(10) 상에 전자 방출 소자가 형성되어 전자를 방출하는 배면 패널과, 전면 기판(20) 상에 형광층(24)이 형성되어 상기 배면 패널에서 방출되는 전자에 의해 소정의 이미지를 발생시키는 전면 패널이 스페이서(26)에 의해 소정의 간격을 두고 밀봉되어 있는 구조로 이루어져 있다.

보다 상세히 설명하면, 상기 배면 기판(10) 상에는 복수의 게이트 전극들(12)이 소정의 패턴, 예컨대 스트라이프 패턴으로 형성되고, 상기 게이트 전극들(12)을 덮으면서 상기 배면 기판(10)의 전면에 절연층(14)이 형성되며, 상기 절연층(14) 상에 복수의 캐소드 전극들(16)이 소정의 패턴, 예컨대 스트라이프 패턴으로 상기 게이트 전극들(12)과 수직으로 교차하도록 형성된다. 상기와 같은 게이트 전극들(12)과 캐소드 전극들(16)의 패턴은 이 외에도 다양하게 형성될 수 있음은 물론이다.

상기 캐소드 전극들(16) 상에는 전자 방출부들(에미터, 18a)이 형성된다. 상기 전자 방출부들(18a)은 도 7에 도시된 바와 같이 상기 캐소드 전극들(16) 상에 상기 캐소드 전극들(16)과 동일한 스트라이프 패턴으로 형성될 수도 있고, 도 10에 도시된 바와 같이 상기 게이트 전극들(12)과 상기 캐소드 전극들(16)이 교차하는 영역에만 선택적으로 전자 방출부들(18b)이 형성될 수도 있다. 이때, 상기 캐소드 전극들(16)의 일측 가장자리에 더 강한 전계가 형성되므로 상기 전자 방출부들(18a, 18b)이 상기 캐소드 전극들(16)의 가장자리에 형성되도록 하여 전자 방출 효율을 증대시킬 수도 있다.

한편 상기 전면 기판(20) 상에는 상기 전자 방출원들(18a, 18b)로부터 방출된 전자를 가속하기 위해 고전압이 인가되는 ITO 등으로 형성되는 투명한 애노드 전극(22)과, 상기 전자 방출원들(18a, 18b)로부터 방출된 전자에 의해 여기되어 가시광을 방출하는 소정의 패턴으로 형성될 수 있는 녹색 및 청색 등의 형광층(24)이 형성된다. 그리고 상기 형광층(24) 사이로 화면의 컨트라스트 향상을 위한 블랙 매트릭스(미도시)가 더욱 형성될 수 있다.

또한 상술한 바와 달리 상기 전면 패널은 상기 전면 기판(20)에 녹색 및 청색 등의 형광층이 임의의 간격을 두고 형성되고, 상기 형광층 위에 금속 박막(대표적으로 알루미늄 박막)으로 이루어진 애노드 전극이 형성되는 구조를 취할 수도 있다. 이 경우, 상기 형광층 사이로 화면의 컨트라스트 향상을 위한 블랙 매트릭스가 더욱 형성될 수도 있다. 이때 상기 금속 박막으로 이루어진 애노드 전극은 외부로부터 전자빔 가속에 필요한 고전압을 인가받는 기능 뿐만 아니라 표시장치의 내전압 확보와 휘도 향상에 도움을 주는 역할도 한다. 한편, 상기와 같은 구조에서 상기 형광층의 일표면에는 ITO(Indium Tin Oxide)와 같은 투명 전극이 더욱 형성될 수 있다. 투명 전극은 전면 기판의 일표면 전체를 덮으면서 형성되거나 스트라이프 패턴으로 형성될 수 있다. 이 경우에는 상기 금속 박막을 생략할 수 있으며, 생략할 경우 전술한 바와 같이 투명 전극이 애노드 전극이 되어 전자빔 가속에 필요한 전압을 인가받는다.

그리고, 상기 배면 기판(10)과 상기 전면 기판(20)은 다수의 스페이서들(26)에 의해 일정한 갭을 유지한다.

상술한 구성에 따라, 상기 게이트 전극들(12)과 상기 캐소드 전극들(16) 사이에 소정의 전압을 인가하고, 상기 애노드 전극(22)에 전자 가속에 필요한 고전압을 인가하면 전자 방출 표시장치가 구현되게 된다. 즉, 상기 게이트 전극들(12)과 상기 캐소드 전극들(16)의 전위차에 의해 상기 전자 방출부들(18a, 18b) 주위에 강한 전계가 형성되며, 형성된 전계에 의해 상기 전자 방출부들(18a, 18b)로부터 양자역학적 터널링 효과(quantum mechanical tunneling effect)에 의해 전자들이 방출되고, 상기 전자들이 상기 애노드 전극(22)에 인가된 전압에 의해 상기 형광층(24)에 높은 에너지를 가지고 충돌하여 상기 형광층(24)을 발광시켜 영상을 만들게 된다.

상기와 같은 전자 방출 소자의 구동 특성상 상기 배면 패널과 상기 전면 패널 사이의 내부공간을 10^-6Torr 이상의 고진공으로 유지해야 한다. 상기 내부공간이 고진공으로 유지되지 않으면 패널 내부 공간에 존재하고 있는 입자들과 전자 방출부(18a, 18b)에서 방출된 전자가 충돌하여 이온들이 발생하게 되고, 상기 이온들에 의한 스퍼터링으로 소자가 열화되기도 하며, 또한 애노드 전극(22)에 의해 가속된 전자들이 잔류 입자들과 충돌하여 에너지를 잃게 되어 형광층(24)에 충돌할 때 발광휘도가 낮아지기도 한다. 따라서 상기 배면 패널과 상기 전면 패널 사이의 공간을 고진공으로 밀봉하게 되며, 이때 실링 글래스 프릿(sealing glass frit) 등과 같은 밀봉 부재(28)로 밀봉하면서 상기 밀봉 부재(28)의 상·하부에 상기 밀봉 부재의 유전율보다 작은 유전율을 갖는 유전체층들(28a)을 상기 수학식 5의 조건을 만족시키도록 형성한다.

상기와 같은 구조의 전자 방출 표시장치의 배면 패널은 다음과 같은 방법에 의해 제조된다.

먼저, 도 7 내지 도 10에 도시된 바와 같이, 글라스재 등으로 형성된 배면 기판(10)을 준비하고, 상기 배면 기판(10) 상에 ITO, IZO, In2O3 등의 투명 전도성 물질 또는 Mo, Ni, Ti, Cr, W 또는 Ag 등과 같은 금속으로 복수의 게이트 전극들(12)을 스트라이프 패턴으로 형성한다. 상기 게이트 전극들(12)은 이 외에도 다양한 물질로 형성 가능함은 물론이다.

다음으로는, 상기 게이트 전극들(12)을 덮도록 상기 배면 기판(10)의 전면에 걸쳐 글라스 페이스트를 수회 스크린 인쇄하여 실리콘 옥사이드계 또는 실리콘 나이트라이드계 절연층(14)을 형성한다.

상기 절연층(14) 상에는 은(Ag)과 같은 전도성이 좋은 금속재로 상기 게이트 전극들(12)에 직교하도록 복수개의 캐소드 전극들(16)을 스트라이프 패턴으로 형성한다.

상기와 같이 캐소드 전극들(16)을 형성한 후에는 상기 캐소드 전극들(16)의 측부에 밀착되도록 또는 그 상부의 중앙 또는 단부에 위치하도록 전자 방출부들(18a, 18b)을 형성한다. 상기 전자 방출부들(18a)은 카본 나노튜브(CNT, carbon nanotube), 그라파이트, 다이아몬드, 다이아몬드상 카본(DLC), 훌러렌(C₆₀) 등을 포함하는 일함수가 낮은 탄소계 물질로 이루어질 수 있고, 페이스트 상의 탄소계 물질을 후막 인쇄한 후, 건조, 노광, 현상 공정을 통해 패터닝을 행하여 형성할 수 있다. 카본 나노튜브를 이용하여 상기와 같이 전자 방출부들(18a, 18b)을 형성한 후에는, 경우에 따라 상기 전자 방출부들(18a, 18b)의 카본 나노 튜브를 일으키는 공정을 수행할 수도 있다.

상술한 바와 같이 형성된 배면 패널과 애노드 전극(22)과 형광층(24)이 형성된 전면 패널의 단부에 상술한 바와 같이 적절한 유전율을 갖는 유전체층(28a)을 형성하고, 이를 밀봉 부재(28)로 밀봉하게 된다. 밀봉 부재(28)로는 실링 글래스 프릿을 사용할 수 있는 바, 이 경우에는 상기 배면 패널의 단부에 형성된 유전체층(28a) 상에 반죽 상태의 실링 글래스 프릿을 디스펜싱(dispensing)법, 스크린 프린팅(screen printing)법 등을 이용하여 소정의 두께로 도포한다. 그 후 건조(drying) 공정 등을 거쳐 실링 글래스 프릿(28)에 포함되어 있던 수분 등을 제거한다. 그 후 상기 배면 패널과 상기 전면 패널을 정렬시킨 후 고온으로 상기 실링 글래스 프릿(28)을 소결시켜 상기 배면 패널과 상기 전면 패널의 밀봉을 완료하게 된다. 상기와 같이 밀봉이 완료된 후에 미도시한 소정의 배기구 등을 통해 양 패널 내부를 고진공으로 만들게 된다.

상술한 바와 같은 제 1 실시예에 있어서, 상기 유전체층은 상기 밀봉 부재와 상기 배면 패널 사이, 또는 상기 밀봉 부재와 상기 전면 패널 사이에 형성될 수 있고, 또한 상기 밀봉부재 내에 구비될 수도 있으며, 한 개 또는 두 개의 층이 아닌 여러 층으로 형성될 수도 있다.

도 11은 본 발명의 바람직한 제 2 실시예에 따른 전자 방출 표시장치로서, 도 11의 y,z평면은 도 7의 좌표를 기준으로 정해진 것이다. 본 실시예에서는 상기 전면 패널상에 형성되는 형광층(24)이 상기 전면 기판(20)의 단부에는 형성되지 않도록 하여, 상기 전면 패널 상에 형성되는 유전체층(28a)이 상기 전면 패널의 상기 애노드 전극(22) 상에 형성되도록 한 것이다. 이때 배면 패널 상에 형성되는 유전체층(28a)은 배면 패널의 캐소드 전극들(16)의 단부 또는 절연층(14)의 단부에 형성되게 된다.

일반적으로 전자 방출 표시장치의 밀봉 부재로 실링 글래스 프릿이 많이 사용되고 있으며, 상기 실링 글래스 프릿의 유전율은 대략 20F/m 이상인 바, 상기 실링 글래스 프릿 상·하부 각각에 유전체층이 형성될 경우, 상술한 수학식 5에 ε₂=20F/m와 k=3, ε₁=5F/m를 대입하면 상기 실링 글래스 프릿 상하부에 각각 형성되는 유전체층의 두께 d₁은 대략 0.17d가 되고, 상기 실링 글래스 프릿의 두께는 대략 0.67d가 된다. 즉 ε₁=5F/m의 유전율을 가지는 유전체층을 상기와 같은 조건으로 실링 글래스 프릿 상·하부에 각각 형성하게 되면 전체 커패시턴스가 1/3배로 줄어들게 되고 결과적으로 그 상하부에 축적되는 전하량이 1/3배로 줄어들게 되어 원하는 전자 방출 표시장치를 얻을 수 있게 된다.

도 12는 본 발명의 바람직한 제 3 실시예에 따른 전자 방출 표시장치로서, 배면 패널의 절연층(14)에 복수개의 비아 홀들(14a)이 형성되어 있으며, 상기 절연층(14) 상에는 상기 비아 홀들(14a)에 채워지도록 게이트 아일랜드들(19)이 형성되어 있다. 상기 게이트 아일랜드들(19)은 상기 게이트 전극들(10)에 의해 상기 전자 방출부들(18a, 18b)에 인가되는 전계의 영향을 크게 하여 상기 전자 방출부들(18a, 18b)로부터의 전자의 방출을 용이하게 하기 위해 형성되는 것으로서, 도전성 물질로 이루어질 수 있으며, 제조 공정에 있어서 캐소드 전극들(16)과 상기 게이트 아일랜드들(19)의 형성은 동시에 이루어질 수도 있다.

도 13은 본 발명의 바람직한 제 4 실시예에 따른 전자 방출 표시장치로서, 전자 방출부들(18a)이 캐소드 전극들(16)의 일측 가장자리 형성된 전자 방출 표시장치이다. 이는 캐소드 전극들(16)의 가장자리에 더 강한 전계가 형성되므로 상기 전자 방출부들(18a)이 상기 캐소드 전극들(16)의 가장자리에 형성되도록 하여 전자 방출 효율을 증대시키기 위함이다. 이때 도 10에 도시된 바와 같이 게이트 전극들(12)과 상기 캐소드 전극들(16)이 교차하는 영역에만 선택적으로 전자 방출부들(18b)이 형성될 수도 있는바, 이 경우에도 상기 캐소드 전극들(16)의 가장자리나 그 측면에 전자 방출부(18b)이 형성될 수 있다.

도 14는 본 발명의 바람직한 제 5 실시예에 따른 탑 게이트형 전자 방출 표시장치의 분해 사시도이고, 도 15와 도 16은 상기 전자 방출 표시장치를 각각 도 14의 x,z평면과 y,z평면으로 절개한 단면도이다. 도시한 바와 같이 이 경우의 전자 방출 표시장치도 배면 기판(30) 상에 전자 방출 소자가 형성되어 전자를 방출하는 배면 패널과, 전면 기판(40) 상에 형광층(44)이 형성되어 상기 배면 패널에서 방출되는 전자에 의해 소정의 이미지를 발생시키는 전면 패널이 스페이서(26)에 의해 소정의 간격을 두고 밀봉되어 있는 구조로 이루어져 있는 것은 상술한 언더 게이트 형 전자 방출 표시장치와 동일하며 그 동작 원리도 동일하나, 상기 배면 패널의 구조가 다르다.

상기 배면 패널의 구조를 보다 상세히 설명하면, 상기 배면 기판(30) 상에는 복수의 캐소드 전극들(36)이 소정의 패턴, 예컨대 스트라이프 패턴으로 형성되고, 상기 캐소드 전극들(36)을 덮으면서 상기 배면 기판(30)의 전면에 절연층(34)이 형성되며, 상기 절연층(34) 상에 복수의 게이트 전극들(32)이 소정의 패턴, 예컨대 스트라이프 패턴으로 상기 캐소드 전극들(36)과 수직으로 교차하도록 형성된다. 상기와 같은 게이트 전극들(32)과 캐소드 전극들(36)의 패턴은 이 외에도 다양하게 형성될 수 있음은 물론이다. 그리고 상기 게이트 전극들(32)과 상기 캐소드 전극들(36)이 교차하는 부분의 상기 게이트 전극들(32)과 상기 절연층(34)에는 이들을 관통하는 게이트 홀들(32a)이 형성되고, 그 내부의 캐소드 전극들(36) 상에 전자 방출부들(38)이 형성된다. 이때 상기 캐소드 전극들(36)과 상기 전자 방출부들(38) 사이에는 미도시한 저항층이 형성될 수도 있다. 상기 전자 방출부들(38)은 원추형의 전자 방출부, 소위 spindt형으로 형성하거나 탄소 나노 튜브 등을 이용하여 형성할 수도 있다.

상기와 같은 탑 게이트형 전자 방출 표시장치의 배면 패널은 다음과 같은 방법으로 제조된다.

도 14 내지 도 16을 참조하면, 기판(30) 상에 Cr, Nb, Mo, W 또는 Al 등으로 이루어진 캐소드 전극들(36)을 스퍼터링(sputtering) 방법, 증기증착(evaporation deposition) 방법 또는 스크린 프린팅(screen printing) 방법 등으로 형성하고, 그 위에 절연층(34)과 게이트 전극들(32)을 동일한 방법으로 형성한다. 상기 단계를 거쳐 사진 식각(photolithography) 공정 등을 통해 패터닝 하고, 절연층(34)과 게이트 전극들(32)을 습식 식각(wet etching) 또는 RIE(reactive ion etching) 등의 방법으로 식각하여 게이트 홀들(32a)을 형성한다. 상기 게이트 홀들(32a)을 형성한 후, 게이트 전극들(32) 상에 기판(30)에 대하여 경사 방향으로 소정 각도로 증착하여(경사 증착) 박리층(분리층, sacrificial layer, 미도시)을 형성한다. 이 경우 경사 증착이기 때문에 게이트 홀들(32a)의 저면, 즉 캐소드 전극들(36) 상에는 박리층이 증착되지 않는다. 박리층을 형성한 후, 기판(30)에 대해 수직인 방향으로 박리층 및 게이트 홀들(32a)을 향하여 전자 방출부 재료를 증착하여(수직 증착) 전자 방출부들(38)을 형성한다. 전자 방출부의 재료는 박리층 상에 퇴적되고, 게이트 홀들(32a)의 개구부를 통과하여 캐소드 전극들(36) 상에 퇴적된다. 상기 게이트 홀들(32a) 내부의 캐소드 전극들(36) 상에 퇴적되는 전자 방출부의 재료는 상기 게이트 홀들(32a) 내부의 중앙부에 퇴적되는 비율이 높기 때문에, 상기 게이트 홀들(32a) 내부의 캐소드 전극들(36) 상에 전자 방출부의 재료가 원추형으로 퇴적되며, 그 결과 전자 방출부 재료가 통과하는 게이트 홀들(32a)의 상부는 원추형상으로 점차 폐쇄된다. 상기 게이트 홀들(32a)의 상부가 완전히 폐쇄될 때까지 증착이 수행되면, 그 결과 전자 방출부의 재료는 캐소드 전극들(36) 상에 원추형으로 퇴적되어 원추형 전자 방출부들(38)를 형성하게 된다. 게이트 홀들(32a)의 위쪽이 막힌 후 박리층을 습식식각 방법 등으로 식각하면, 배면 패널이 완성된다.

상기와 같은 spindt형 전자 방출부(38)가 아닌 탄소 나노 튜브를 이용한 전자 방출부를 이용할 때에는, 상기 캐소드 전극들(36)의 재료로서 ITO, IZO, In2O3 등의 투명 전도성 물질을 사용하고, 상기 캐소드 전극들(36)을 덮으면서 배면 기판(30)의 전면에 폴리이미드(polyimide) 또는 그 외의 불투명한 특성을 갖는 물질로 이루어지는 절연층(34)을 형성한 후, 상기 절연층(34) 상에 게이트 전극들(32)을 형성하고, 상기 게이트 전극들(32)과 상기 절연층(34)을 관통하는 게이트 홀들(32a)을 형성하며, 상기 배면 기판(30) 전면에 걸쳐 페이스트 상의 탄소 나노 튜브 등의 물질을 후막 인쇄하고 상기 불투명한 절연층(34)을 이용하여 백노광을 통해 게이트 홀들(32a) 내부의 페이스트를 소성시킨 후 잔여 페이스트를 제거하여 전자 방출부들을 형성하는 방법으로 배면 패널을 제작할 수 있다.

상술한 바와 같이 제작되는 배면 패널을 이용한 제 5 실시예에 있어서, 상기 배면 패널과 전면패널의 단부에 상술한 바와 같이 적절한 유전율을 갖는 유전체층(48a)을 형성하고, 이를 밀봉 부재(48)로 밀봉하게 된다. 상기 밀봉 부재(48)로는 실링 글래스 프릿을 사용할 수 있다. 이와 같이 유전체층(48a)을 상기 밀봉 부재와 상기 배면 패널 사이, 또는 상기 밀봉 부재와 상기 전면 패널 사이에 형성하는 것 외에도, 상기 유전체층이 상기 밀봉부재 내에 구비되도록 할 수도 있으며, 한 개 또는 두 개의 층이 아닌 여러 층으로 형성할 수도 있다.

도 17은 본 발명의 바람직한 제 6 실시예에 따른 전자 방출 표시 장치로서, 도 17의 x,z평면은 도 14의 좌표를 기준으로 정해진 것이다. 본 실시예에서는 상기 전면 패널상에 형성되는 형광층(44)이 상기 전면 기판(40)의 단부에는 형성되지 않도록 하여, 상기 전면 패널 상에 형성되는 유전체층(48a)이 상기 전면 패널의 애노드 전극(42) 상에 형성되도록 한 것이다. 이때 배면 패널 상에 형성되는 유전체층(48a)은 배면 패널의 게이트 전극들(32)의 단부 또는 절연층(34)의 단부에 형성될 수 있다.

상기한 바와 같이 이루어진 본 발명의 전자 방출 표시장치에 따르면, 다음과 같은 효과를 얻을 수 있다.

첫째, 밀봉 부재가 위치하는 부분의 애노드 전극과 캐소드 전극, 또는 애노드 전극과 게이트 전극 간에 의해 형성되는 커패시터의 커패시턴스가 크게 줄어들게 되어, 상기 애노드 전극에 더 큰 고전압을 인가할 수 있게 된다. 애노드 전극에 더 큰 고전압을 인가할 수 있게 되면 전자 방출부들에서 방출되는 전자들이 더 큰 에너지를 가지고 전면 패널에 형성된 형광층에 충돌할 수 있게 되며, 그 결과로 상기 형광층에 의해 구현되는 영상의 휘도가 더 커지게 되는 효과를 얻을 수 있게 된다.

둘째, 밀봉 부재가 위치하는 부분의 애노드 전극과 캐소드 전극, 또는 애노드 전극과 게이트 전극 간에 의해 형성되는 커패시터의 커패시턴스가 크게 줄어들게 되어 상기 전극들에 축적되는 전하의 양이 크게 줄어들게 되는 바, 이에 따라 상기 전하의 축적 또는 전하의 방전에 걸리는 시간이 줄어들게 되어 각 전극들의 출력 전압의 왜곡을 줄일 수 있게 되고, 이에 따라 전자 방출 표시장치의 화상재현력 및 색재현력을 향상시킬 수 있게 된다.

셋째, 밀봉 부재가 위치하는 부분의 애노드 전극과 캐소드 전극, 또는 애노드 전극과 게이트 전극 간에 의해 형성되는 커패시터의 커패시턴스가 크게 줄어들게 되어 결과적으로 상기 전극들에 축적되는 전하의 양이 크게 줄어들게 되는 바, 이에 따라 고전압 인가에 따른 아킹 발생 확률이 줄어들게 되어, 전자 방출 표시장치의 수명을 향상시킬 수 있게 된다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

도 1은 종래의 전자 방출 표시장치를 개략적으로 도시하는 단면도.

도 2 내지 도 4는 커패시터의 유무 또는 커패시턴스의 대소에 따른 출력 전압의 변화를 나타내는 그래프.

도 5는 밀봉 부재 상·하부에 유전체가 삽입되어 있는 것을 나타내는 개략도.

도 6은 밀봉 부재 상·하부에 유전체가 삽입되어 있는 것과 등가인 커패시터들의 결합을 나타내는 개략도.

도 7은 본 발명의 바람직한 일 실시예에 따른 언더 게이트 형(under gate type) 전자 방출 표시장치를 도시하는 분해 사시도.

도 8은 상기 실시예에 따른 언더 게이트 형 전자 방출 표시장치를 도시하는 단면도.

도 9는 상기 실시예에 따른 언더 게이트 형 전자 방출 표시장치를 도시하는 또 다른 단면도.

도 10은 본 발명의 바람직한 또 다른 일 실시예에 따른 언더 게이트 형 전자 방출 표시장치를 도시하는 분해 사시도.

도 11은 본 발명의 바람직한 또 다른 일 실시예에 따른 언더 게이트 형 전자 방출 표시장치를 도시하는 단면도.

도 12은 본 발명의 바람직한 또 다른 일 실시예에 따른 언더 게이트 형 전자 방출 표시장치를 도시하는 단면도.

도 13는 본 발명의 바람직한 또 다른 일 실시예에 따른 언더 게이트 형 전자 방출 표시장치를 도시하는 단면도.

도 14는 본 발명의 바람직한 또 다른 일 실시예에 따른 탑 게이트형(top gate type) 전자 방출 표시장치를 도시하는 분해 사시도.

도 15는 상기 실시예에 따른 탑 게이트형 전자 방출 표시장치를 도시하는 단면도.

도 16은 상기 실시예에 따른 탑 게이트형 전자 방출 표시장치를 도시하는 또 다른 단면도.

도 17은 본 발명의 바람직한 또 다른 실시예에 따른 탑 게이트형 전자 방출 표시장치를 도시하는 단면도.

<도면의 주요부분에 대한 부호의 설명>

10, 30 : 배면 기판 12, 32 : 게이트 전극

32a : 게이트 홀 14a : 비아 홀

14, 34 : 절연층 16, 36 : 캐소드 전극

18a, 18b, 38 : 전자 방출부 19 : 게이트 아일랜드

20, 40 : 전면 기판 22, 42 : 애노드 전극

24, 44 : 형광층 26, 46 : 스페이서

28, 48 : 밀봉 부재 28a, 48a : 유전체

50, 50b, 50c, 52, 52a, 52b : 전극 54, 56, 58 : 유전체

Claims

전면 기판과, 상기 전면 기판의 일면에 형성되는 애노드 전극과 형광층을 포함하는 전면 패널;

상기 전면 기판과 소정의 간격을 두고 대향 배치되는 배면 기판과, 상기 배면 기판 위에 형성된 전자 방출부와 상기 전자 방출부로부터 전자 방출을 제어하기 위한 적어도 하나의 구동 전극을 포함하는 배면 패널;

상기 전면 패널과 상기 배면 패널을 밀봉시키기 위해 사용되는 밀봉 부재; 및

상기 밀봉 부재에 구비되며, 상기 밀봉 부재의 유전율보다 작은 유전율을 갖는 적어도 하나 이상의 유전체층;을 포함하는 것을 특징으로 하는 전자 방출 표시장치.
제 1항에 있어서,

상기 유전체층은 상기 밀봉 부재와 상기 전면 패널 사이, 또는 상기 밀봉 부재와 상기 배면 패널 사이에 형성되는 것을 특징으로 하는 전자 방출 표시장치.
제 1항에 있어서,

상기 형광층은 상기 애노드 전극의 단부를 노출시키도록 형성되고, 상기 유전체층은, 상기 밀봉 부재와 상기 애노드 전극 사이, 또는 상기 밀봉부재와, 상기 구동 전극 또는 상기 절연층 사이에 형성되는 것을 특징으로 하는 전자 방출 표시장치.
제 1항 내지 제 3항 중 어느 한 항에 있어서,

상기 밀봉 부재는 실링 글래스 프릿인 것을 특징으로 하는 전자 방출 표시장치.
제 4항에 있어서,

상기 실링 글래스 프릿의 유전율은 20F/m 이상이고, 상기 유전체층의 유전율은 20F/m 이하인 것을 특징으로 하는 전자 방출 표시장치.
전면 기판과, 상기 전면 기판의 일면에 형성되는 애노드 전극과 형광층을 포함하는 전면 패널;

상기 전면 기판과 대향 배치되는 배면 기판과, 상기 배면 기판 상에 형성되는 캐소드 전극과, 상기 캐소드 전극을 덮으면서 상기 배면 기판의 전면에 형성되는 절연층과, 상기 절연층 상에 상기 캐소드 전극과 교차되도록 형성되는 게이트 전극과, 상기 캐소드 전극과 상기 게이트 전극이 교차하는 영역에 있어서 상기 게이트 전극과 상기 절연층을 관통하여 형성되는 게이트 홀과, 상기 게이트 홀 내부에 형성된 전자 방출부을 포함하는 배면 패널;

상기 전면 패널과 상기 배면 패널을 밀봉시키기 위해 사용되는 밀봉 부재 및;

상기 밀봉 부재에 구비되며, 상기 밀봉부재의 유전율보다 작은 유전율을 갖는 적어도 하나 이상의 유전체층;을 포함하는 것을 특징으로 하는 전자 방출 표시장치.
제 6항에 있어서,

상기 유전체층은 상기 밀봉 부재와 상기 전면 패널 사이, 또는 상기 밀봉 부재와 상기 배면 패널 사이에 형성되는 것을 특징으로 하는 전자 방출 표시장치.
제 6항에 있어서,

상기 형광층은 상기 애노드 전극의 단부를 노출시키도록 형성되고, 상기 유전체층은, 상기 밀봉 부재와 상기 애노드 전극 사이, 또는 상기 밀봉부재와, 상기 게이트 전극 또는 상기 절연층 사이에 형성되는 것을 특징으로 하는 전자 방출 표시장치.
제 6항 내지 제 8항에 있어서,

상기 밀봉 부재는 실링 글래스 프릿인 것을 특징으로 하는 전자 방출 표시장치.
제 9항에 있어서,

상기 실링 글래스 프릿의 유전율은 20F/m 이상이고, 상기 유전체층의 유전율은 20F/m 이하인 것을 특징으로 하는 전자 방출 표시장치.
전면 기판과, 상기 전면 기판의 일면에 형성되는 애노드 전극과 형광층을 포함하는 전면 패널;

상기 전면 기판과 대향 배치되는 배면 기판과, 상기 배면 기판 상에 형성되는 게이트 전극과, 상기 게이트 전극을 덮으면서 상기 배면 기판의 전면에 형성되는 절연층과, 상기 절연층 상에 상기 게이트 전극과 교차되도록 형성되는 캐소드 전극과, 상기 캐소드과 전기적으로 연결된 전자 방출부을 포함하는 배면 패널;

상기 전면 패널과 상기 배면 패널을 밀봉시키기 위해 사용되는 밀봉 부재 및;

상기 밀봉 부재에 구비되며, 상기 밀봉부재의 유전율보다 작은 유전율을 갖는 적어도 하나 이상의 유전체층;을 포함하는 것을 특징으로 하는 전자 방출 표시장치.
제 11항에 있어서,

상기 유전체층은 상기 밀봉 부재와 상기 전면 패널 사이, 또는 상기 밀봉 부재와 상기 배면 패널 사이에 형성되는 것을 특징으로 하는 전자 방출 표시장치.
제 11항에 있어서,

상기 형광층은 상기 애노드 전극의 단부를 노출시키도록 형성되고, 상기 유전체층은, 상기 밀봉 부재와 상기 애노드 전극 사이, 또는 상기 밀봉부재와, 상기 캐소드 전극 또는 상기 절연층 사이에 형성되는 것을 특징으로 하는 전자 방출 표시장치.
제 11항 내지 제 13항 중 어느 한 항에 있어서,

상기 밀봉 부재는 실링 글래스 프릿인 것을 특징으로 하는 전자 방출 표시장치.
제 14항에 있어서,

상기 실링 글래스 프릿의 유전율은 20F/m 이상이고, 상기 유전체층의 유전율은 20F/m 이하인 것을 특징으로 하는 전자 방출 표시장치.