KR20050099339A - Method of fabricating tft - Google Patents
Method of fabricating tft Download PDFInfo
- Publication number
- KR20050099339A KR20050099339A KR1020040024612A KR20040024612A KR20050099339A KR 20050099339 A KR20050099339 A KR 20050099339A KR 1020040024612 A KR1020040024612 A KR 1020040024612A KR 20040024612 A KR20040024612 A KR 20040024612A KR 20050099339 A KR20050099339 A KR 20050099339A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor region
- thin film
- amorphous silicon
- forming
- film transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 239000010409 thin film Substances 0.000 claims abstract description 74
- 239000010408 film Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 47
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000002425 crystallisation Methods 0.000 claims description 28
- 230000008025 crystallization Effects 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 9
- 210000001787 dendrite Anatomy 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 2
- 239000011159 matrix material Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 박막 트랜지스터의 제조방법을 제공한다. 본 발명은 절연기판 전면에 비정질 실리콘막을 형성하는 단계와; 제 1반도체 영역과 제 2반도체 영역에 따라 상기 비정질 실리콘막을 패터닝하는 단계와; 상기 제 1반도체 영역의 비정질 실리콘막 또는 제 2반도체 영역의 비정질 실리콘막 중 하나의 영역을 선택하여 마스크를 형성하는 단계와; 상기의 기판 상부 전체에 걸쳐 금속막을 형성하는 단계와; 상기의 기판을 열처리하여 상기 제 1반도체 영역과 상기 제 2반도체 영역의 비정질 실리콘막을 동시에 폴리 실리콘막으로 결정화하는 단계; 및 상기 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다. 또한, 본 발명은 회로부 박막 트랜지스터의 스위칭 특성은 유지하면서, 화소부 박막 트랜지스터의 전류 구동 능력을 감소시켜 단위 화소당 유기발광소자를 통해 적정량의 전류가 흐를 수 있으며, 그로 인해 균일도를 향상시키는 효과를 얻을 수 있다.The present invention provides a method of manufacturing a thin film transistor. The present invention comprises the steps of forming an amorphous silicon film on the entire surface of the insulating substrate; Patterning the amorphous silicon film according to the first semiconductor region and the second semiconductor region; Forming a mask by selecting one of an amorphous silicon film of the first semiconductor region and an amorphous silicon film of the second semiconductor region; Forming a metal film over the upper portion of the substrate; Heat-treating the substrate to crystallize the amorphous silicon film of the first semiconductor region and the second semiconductor region into a polysilicon film simultaneously; And it provides a method for manufacturing a thin film transistor comprising the step of removing the mask. In addition, the present invention reduces the current driving capability of the pixel thin film transistor while maintaining the switching characteristics of the circuit portion thin film transistor, the appropriate amount of current can flow through the organic light emitting element per unit pixel, thereby improving the uniformity effect You can get it.
Description
본 발명은 박막 트랜지스터의 제조방법에 관한 것으로서, 보다 상세하게는 각각의 반도체 영역에 따라 전하의 이동도를 다르게 형성하는 박막 트랜지스터의 제조방법에 대한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor, and more particularly, to a method of manufacturing a thin film transistor in which charge mobility is formed differently according to each semiconductor region.
최근 들어 정보통신 기술의 급격한 발달로 인해, 이를 위한 표시 매체 산업도 또한 급속히 성장하고 있다. 표시 장치로서 기존의 CRT는 공간, 무게, 소비전력, 해상도 등의 제약으로 이동성이 결여되어 있어 신개념의 정보통신 매체로서 부적합하다. 따라서 기존의 CRT를 대체하는 TFT LCD(thin film transistor liquid crystal display), PDP(plasma display pannel), OLED(organic light emission display)등의 평판 표시 장치(flat pannel display) 산업이 급속히 성장하고 있다.Recently, due to the rapid development of information and communication technology, the display media industry for this is also rapidly growing. As a display device, the existing CRT lacks mobility due to space, weight, power consumption, resolution, etc., and thus is not suitable as a new concept of information and communication medium. Therefore, the flat panel display industry such as TFT LCD (thin film transistor liquid crystal display), plasma display pannel (PDP), and organic light emission display (OLED), which replaces the existing CRT, is growing rapidly.
평판 표시 장치 중 유기 전계 발광 표시 장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표시 장치로 주목받고 있다.Among the flat panel display devices, the organic light emitting display device has a high response time with a response speed of 1 ms or less, low power consumption, and self-luminous light, so there is no problem in viewing angle. . In addition, low-temperature manufacturing is possible, and the manufacturing process is simple based on the existing semiconductor process technology has attracted attention as a next-generation flat panel display device in the future.
유기 전계 발광 표시 장치는 구동 방법에 따라 수동 구동(passive matrix)방식과 능동 구동(active matrix)방식으로 나뉜다. 수동 구동방식은 양극의 버스선과 음극의 버스선이 서로 교차되는 부분에 유기발광소자가 놓이며, 순차 펄스 구동(line by line scanning)방식으로 구동한다. 그러나 배선의 저항문제, 소비 전력 문제, 구동 전압의 문제로 인해 현재까지는 대화면의 표시 장치에는 부적합하다. 능동 구동방식은 한 유기발광소자 당 한 개 이상의 박막 트랜지스터를 사용하여 각 단위화소 별로 On/Off를 조절하며 저장용량을 이용하여 정보를 저장하기 때문에 수동 구동방식에 비해 소비전력이 작아진다. 또한, 단위화소 형성 공정이 수동 구동방식에 비해 간단하고, 고해상도의 패널을 제작할 수 있는 장점이 있다. The organic light emitting display device is classified into a passive matrix type and an active matrix type according to a driving method. In the passive driving method, an organic light emitting diode is disposed at a portion where an anode bus line and an anode bus line cross each other, and are driven by a sequential pulse driving (line by line scanning) method. However, due to problems of wiring resistance, power consumption, and driving voltage, it is unsuitable for large display devices to date. The active driving method uses one or more thin film transistors per organic light emitting diode to control on / off for each unit pixel and stores information by using storage capacity, thereby reducing power consumption compared to the passive driving method. In addition, the unit pixel forming process is simpler than the manual driving method, and there is an advantage that a high resolution panel can be manufactured.
일반적으로 능동 구동방식의 유기 전계 발광 표시 장치에 있어서 화소부내의 단위화소는 2개의 박막 트랜지스터와 하나의 커패시터 및 하나의 유기발광소자로 이루어지며, 상기 각각의 박막 트랜지스터들과 커패시터를 통해서 유기발광소자의 구동에 적합한 전류를 흘려보내고, 유기발광소자가 균일한 발광 특성을 가질 수 있도록 제조하는 것이 중요하다.In general, in an active driving type organic light emitting display device, a unit pixel in a pixel part includes two thin film transistors, one capacitor, and one organic light emitting diode, and each of the thin film transistors and the capacitor uses an organic light emitting diode. It is important to fabricate a current suitable for driving of the organic light emitting diode so that the organic light emitting diode can have uniform light emission characteristics.
또한 회로부에 있어서, 각 단위화소에 보내는 전기적인 신호를 정확하고 빠르게 전달하는 것이 중요하므로, 회로부 내의 박막 트랜지스터들은 높은 스위칭 특성을 가지도록 제조하는 것이 중요하다.In addition, in the circuit section, it is important to accurately and quickly transmit electrical signals to each unit pixel. Therefore, it is important to manufacture thin film transistors in the circuit section to have high switching characteristics.
그러나, 유기 전계 발광 표시 장치의 회로부와 화소부는 박막 트랜지스터의 제조 방법의 특성상 고해상도의 패널을 제작하는데 어려움이 따른다. 왜냐하면, 같은 휘도를 내기 위해서 같은 크기의 전류를 각 유기발광소자에 흐르게 해야 하는데, 전류량이 각 화소마다 차이가 나게 되면, 결국 휘도의 균일도에 문제가 발생하게 되기 때문이다. 따라서 유기발광소자의 빛의 방출에 있어서, 단위면적 당 소정의 균일도를 내기 위해 유기발광소자에 흐르는 전류를 정확히 조절해주는 것이 중요하다.However, due to the nature of the method of manufacturing a thin film transistor, the circuit portion and the pixel portion of the organic light emitting display device have difficulty in manufacturing a high resolution panel. This is because, in order to achieve the same luminance, a current having the same magnitude must be flowed through each organic light emitting diode. When the amount of current differs for each pixel, a problem arises in the uniformity of luminance. Therefore, in the light emission of the organic light emitting device, it is important to precisely control the current flowing through the organic light emitting device in order to achieve a predetermined uniformity per unit area.
상기 박막 트랜지스터의 제조방법에 대해 한국공개특허 제2003-37877호에 "OLED용 결정질 실리콘 박막트랜지스터 패널 및 제작방법"으로 공지된 바 있다. 상기 한국공개특허 제2003-37877호는 MILC(metal induced lateral crystallization) 방법으로 OLED에 사용되는 결정질 실리콘 TFT 패널의 구조 및 제작방법에 대해 제시하고 있다. 그러나, 상기의 기술은 스위칭 특성이 중점인 회로부와 균일도 특성이 중점인 화소부 각각의 트랜지스터들에게 필요한 특성을 동시에 구현하기 어렵다. A method for manufacturing the thin film transistor has been known in Korean Patent Publication No. 2003-37877 as "A crystalline silicon thin film transistor panel and manufacturing method for OLED". Korean Patent Laid-Open Publication No. 2003-37877 discloses a structure and a manufacturing method of a crystalline silicon TFT panel used in an OLED by a metal induced lateral crystallization (MILC) method. However, the above-described technique is difficult to simultaneously implement the characteristics required for the transistors of the circuit portion with the switching characteristic and the pixel portion with the uniformity characteristic.
또한, 이동도가 낮은 비정질 실리콘막을 활성층으로 이용하여 회로부와 화소부의 박막 트랜지스터들을 제조하는 경우, 화소부의 박막 트랜지스터를 통해 유기발광소자로 흐르는 전류량을 감소시켜 줌으로써 적정한 균일도를 구현할 수 있으나, 회로부의 박막 트랜지스터들은 스위칭 특성이 낮아지는 문제점이 있다. 또한, 폴리 실리콘막을 이용하여 회로부와 화소부의 박막 트랜지스터들을 제조하는 경우에는 회로부 박막 트랜지스터들의 높은 스위칭 특성은 구현할 수 있으나, 화소부 박막 트랜지스터들을 통해 유기발광소자에 흐르는 전류량을 조절하는데는 한계가 있다.In addition, when fabricating the thin film transistors of the circuit part and the pixel part using an amorphous silicon film having low mobility as an active layer, an appropriate uniformity can be realized by reducing the amount of current flowing through the thin film transistor of the pixel part to the organic light emitting device. Transistors have a problem of low switching characteristics. In addition, when the thin film transistors of the circuit part and the pixel part are manufactured using the polysilicon film, high switching characteristics of the circuit part thin film transistors can be realized. However, there is a limitation in controlling the amount of current flowing through the pixel part thin film transistors through the organic light emitting element.
이러한 문제점을 해결하기 위해, 화소부의 박막 트랜지스터들의 폭에 대한 길이의 비를 감소시켜 채널 영역의 저항을 증가시키거나, 또는 소스드레인 영역에 저도핑 영역을 형성하여 저항을 증가시키는 방법을 사용하여, 화소부의 박막 트랜지스터를 통해 흐르는 전류량을 제한하는 방법이 제안되었다. 그러나 상기와 같은 방법은 개구면적을 감소시키고, 디자인 룰에 제약을 받으며, 신뢰성 확보에 어려움을 주는 등의 문제점이 있었다. In order to solve this problem, by using a method of increasing the resistance of the channel region by reducing the ratio of the length to the width of the thin film transistors of the pixel portion, or by forming a low-doped region in the source drain region, A method of limiting the amount of current flowing through the thin film transistor of the pixel portion has been proposed. However, the above method has problems such as reducing the opening area, being restricted by design rules, and making it difficult to secure reliability.
본 발명이 이루고자 하는 기술적 과제는, 회로부와 화소부의 박막 트랜지스터들의 비정질 실리콘 반도체층을 각기 다른 방법으로 동시에 결정화를 수행하여, 회로부의 박막 트랜지스터에 필요한 전류 특성과 화소부의 박막 트랜지스터에 필요한 전류 특성을 동시에 만족시킬 수 있는 유기 전계 발광 표시 장치의 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.The technical problem to be achieved by the present invention is to simultaneously crystallize the amorphous silicon semiconductor layers of the thin film transistors of the circuit portion and the pixel portion by different methods simultaneously, thereby simultaneously providing the current characteristics required for the thin film transistors of the circuit portion and the current characteristics required for the thin film transistors of the pixel portion. An object of the present invention is to provide a method for manufacturing a thin film transistor of an organic light emitting display device that can be satisfied.
상기 기술적 과제를 이루기 위하여 본 발명은 절연기판 전면에 비정질 실리콘막을 형성하는 단계와; 제 1반도체 영역과 제 2반도체 영역에 따라 상기 비정질 실리콘막을 패터닝하는 단계와; 상기 제 1반도체 영역의 비정질 실리콘막 또는 제 2반도체 영역의 비정질 실리콘막 중 하나의 영역을 선택하여 마스크를 형성하는 단계와; 상기의 기판 상부 전체에 걸쳐 금속막을 형성하는 단계와; 상기의 기판을 열처리하여 상기 제 1반도체 영역과 상기 제 2반도체 영역의 비정질 실리콘막을 동시에 폴리 실리콘막으로 결정화하는 단계; 및 상기 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.In order to achieve the above technical problem, the present invention comprises the steps of forming an amorphous silicon film on the entire surface of the insulating substrate; Patterning the amorphous silicon film according to the first semiconductor region and the second semiconductor region; Forming a mask by selecting one of an amorphous silicon film of the first semiconductor region and an amorphous silicon film of the second semiconductor region; Forming a metal film over the upper portion of the substrate; Heat-treating the substrate to crystallize the amorphous silicon film of the first semiconductor region and the second semiconductor region into a polysilicon film simultaneously; And it provides a method for manufacturing a thin film transistor comprising the step of removing the mask.
상기에 있어서, 상기 금속층을 형성하여 결정화한 반도체 영역에는 회로부 박막 트랜지스터를, 상기 다른 하나의 반도체 영역에는 화소부 박막 트랜지스터를 형성하는 것을 포함한다. The thin film transistor may be formed in the semiconductor region in which the metal layer is formed and crystallized, and the pixel portion thin film transistor is formed in the other semiconductor region.
또한 상기에 있어서, 화소부 박막 트랜지스터의 반도체층은 수지상(dendrite) 또는 주상(Columnar) 결정 구조로 형성되고, 회로부 박막 트랜지스터의 반도체층은 침상 결정 구조로 형성되는 것을 포함한다.In the above, the semiconductor layer of the pixel portion thin film transistor includes a dendrite or columnar crystal structure, and the semiconductor layer of the circuit portion thin film transistor includes a needle shaped crystal structure.
또한 상기에 있어서, 상기 열처리는 로 열처리(furnace thermal annealing), 급속열처리(Rapid thermal annealing) 및 전기 자기장 유도 열처리(Field enhanced annealing) 중 어느 하나의 방법을 이용하여 500℃ 내지 700℃에서 수행하는 것을 특징으로 한다.In the above, the heat treatment is performed at any one of 500 to 700 ℃ using any one method of furnace thermal (anneal thermal annealing), rapid thermal annealing and field enhanced annealing (Field enhanced annealing) It features.
또한 본 발명은 절연기판 전면에 비정질 실리콘막을 형성하는 단계와; 제 1반도체 영역과 제 2반도체 영역에 따라 상기 비정질 실리콘막을 패터닝하는 단계와; 상기 패터닝된 비정질 실리콘막을 포함하는 기판 전면에 걸쳐 마스크를 형성하는 단계와; 상기 제 1반도체 영역 또는 상기 제 2반도체 영역 중 하나의 비정질 실리콘막 상부에 전체적으로 마스크를 형성하고, 나머지 영역의 비정질 실리콘막 상부 중 일부 영역을 노출시키도록 마스크를 형성하는 단계와; 상기 기판의 전체에 걸쳐 금속막을 형성하는 단계와; 상기의 기판을 열처리하여 상기 제 1반도체 영역과 상기 제 2반도체 영역의 비정질 실리콘막을 동시에 폴리 실리콘막으로 결정화하는 단계; 및 상기 마스크를 제거하고 제 1반도체 영역과 제 2반도체 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.In addition, the present invention comprises the steps of forming an amorphous silicon film on the entire surface of the insulating substrate; Patterning the amorphous silicon film according to the first semiconductor region and the second semiconductor region; Forming a mask over an entire surface of the substrate including the patterned amorphous silicon film; Forming a mask over the amorphous silicon film of one of the first semiconductor region and the second semiconductor region, and forming a mask to expose a portion of the upper part of the amorphous silicon film of the remaining regions; Forming a metal film over the entire substrate; Heat-treating the substrate to crystallize the amorphous silicon film of the first semiconductor region and the second semiconductor region into a polysilicon film simultaneously; And removing the mask to form a first semiconductor region and a second semiconductor region.
상기에 있어서, 상기 전체에 마스크를 형성하여 결정화한 반도체 영역에는 화소부 박막 트랜지스터를, 상기 다른 하나의 반도체 영역에는 회로부 박막 트랜지스터를 형성하는 것을 포함한다.The thin film transistor includes a pixel portion thin film transistor in a semiconductor region crystallized by forming a mask on the whole, and a circuit portion thin film transistor in the other semiconductor region.
또한 상기에 있어서, 화소부 박막 트랜지스터의 반도체층은 수지상(dendrite) 또는 주상(Columnar) 결정 구조로 형성되고, 회로부 박막 트랜지스터의 반도체층은 침상 결정 구조로 형성되는 것을 포함한다.In the above, the semiconductor layer of the pixel portion thin film transistor includes a dendrite or columnar crystal structure, and the semiconductor layer of the circuit portion thin film transistor includes a needle shaped crystal structure.
또한 상기에 있어서, 상기 열처리는 로 열처리(furnace thermal annealing), 급속열처리(Rapid thermal annealing) 및 전기 자기장 유도 열처리(Field enhanced annealing) 중 어느 하나의 방법을 이용하여 500℃ 내지 700℃에서 수행하는 것을 특징으로 한다.In the above, the heat treatment is performed at any one of 500 to 700 ℃ using any one method of furnace thermal (anneal thermal annealing), rapid thermal annealing and field enhanced annealing (Field enhanced annealing) It features.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, lengths, thicknesses, and the like of layers and regions may be exaggerated for convenience. Like numbers refer to like elements throughout.
도 1a는 유기 전계 발광 표시 장치를 대략적으로 나타낸 평면도이다. 유기 전계 발광 표시 장치는 유기발광소자의 단위 화소(A)들로 이루어진 화소부(5)와 화소들의 구동을 위한 회로부(3a, 3b)로 이루어진다. 상기 회로부(3a, 3b)는 스캔 드라이버 영역(3b)과 데이터 드라이버 영역(3a)으로 구성되며, 회로부의 각 영역들은 각각의 화소에 대응하는 박막 트랜지스터들(도면에는 도시하지 않음)로 구성되어, 배선들을 통해 화소부(5)와 연결된다. 또한, 상기 화소부(5) 내에는 회로부(3a, 3b)의 스캔 드라이버 영역(3b)과 데이터 드라이버 영역(3a)에서 신호가 전달되는 수많은 스캔 라인(20)과 데이터 라인(10)들이 형성되어 있으며, 회로부에서 인가된 각 신호마다 지정된 화소(A)에서 유기발광소자들이 동작하게 된다. 1A is a plan view schematically illustrating an organic light emitting display device. The organic light emitting display device includes a pixel part 5 including unit pixels A of an organic light emitting diode, and circuit parts 3a and 3b for driving the pixels. The circuit portions 3a and 3b are composed of a scan driver region 3b and a data driver region 3a, and each region of the circuit portion is composed of thin film transistors (not shown) corresponding to each pixel. It is connected to the pixel portion 5 through the wirings. In addition, a large number of scan lines 20 and data lines 10 through which signals are transmitted in the scan driver region 3b and the data driver region 3a of the circuit units 3a and 3b are formed in the pixel portion 5. In addition, the organic light emitting diodes operate in the designated pixel A for each signal applied from the circuit unit.
도 1b는 본 발명의 실시예에 따른 액티브 매트릭스 유기 전계 발광 표시 장치에 있어서, 단위 화소에 대한 등가회로를 나타낸 것이다. 도 1b를 참조하면, 도 1a의 A에 해당하는 각 단위 화소는 구동 트랜지스터(50) 및 스위칭 트랜지스터(40)인 2개의 박막 트랜지스터(TFT)와 1개의 커패시터(60), 1개의 유기발광소자(70)로 이루어진다. 상기 스위칭 트랜지스터(40)는 게이트 라인(20)에 인가되는 스캔 신호에 의해 구동되며, 데이터 라인(10)에 인가되는 데이터 신호를 구동 트랜지스터(50)로 전달하는 역할을 한다. 상기 구동 트랜지스터(50)는 상기 스위칭 트랜지스터(40)로부터 전달된 데이터 신호와 전원전압 Vdd(30)로부터 전달된 신호, 즉 게이트와 소스간의 전압차에 의해 유기발광소자(70)를 통해 흐르는 전류량을 결정한다. 또한 상기 커패시터(60)는 상기 스위칭 트랜지스터(40)를 통해 전달된 데이터 신호를 한 프레임 동안 저장하는 역할을 한다. 상기 구동 트랜지스터(50)는 박막 트랜지스터의 스위칭 특성이 우수하도록 제조하는 것보다는 유기발광소자의 균일도와 유기발광소자로 흐르는 전류 특성이 더 중요하도록 제조되어야 한다.1B illustrates an equivalent circuit for a unit pixel in an active matrix organic electroluminescent display according to an exemplary embodiment of the present invention. Referring to FIG. 1B, each unit pixel corresponding to A of FIG. 1A may include two thin film transistors (TFT), one capacitor 60, and one organic light emitting device (ie, a driving transistor 50 and a switching transistor 40). 70). The switching transistor 40 is driven by a scan signal applied to the gate line 20 and transfers a data signal applied to the data line 10 to the driving transistor 50. The driving transistor 50 has an amount of current flowing through the organic light emitting diode 70 due to the data signal transmitted from the switching transistor 40 and the signal transmitted from the power supply voltage V dd 30, that is, the voltage difference between the gate and the source. Determine. In addition, the capacitor 60 stores a data signal transmitted through the switching transistor 40 for one frame. The driving transistor 50 should be manufactured so that the uniformity of the organic light emitting diode and the current characteristic flowing to the organic light emitting diode are more important than the switching transistor of the thin film transistor.
상기의 화소부와 회로부의 박막 트랜지스터들은 각 영역에 부합하는 특징을 갖는 반도체 활성층을 가져야 하며, 이로 인해, 비정질 실리콘막의 결정화를 거쳐 각각의 박막 트랜지스터들의 특성에 알맞은 폴리 실리콘막으로 활성층을 형성하게 된다.The thin film transistors of the pixel portion and the circuit portion must have a semiconductor active layer having a characteristic corresponding to each region, thereby forming an active layer with a polysilicon film suitable for the characteristics of each thin film transistor through crystallization of an amorphous silicon film. .
SPC(solid phase crystallization) 방법으로 결정화를 수행하여 균일한 전기적 특성을 얻기 위해서는 열처리 장비의 온도 균일성과 실리콘막의 두께 균일성을 고려하면 되지만, MIC(metal induced crystallization) 및 MILC(metal induced lateral crystallization)의 방법의 경우 금속 실리사이드가 균일하게 형성되었는지 고려해야하기 때문에, 균일도의 측면에서는 SPC 방법이 유리하다.In order to obtain uniform electrical characteristics by performing crystallization by solid phase crystallization (SPC) method, temperature uniformity of the heat treatment equipment and thickness uniformity of the silicon film should be considered. In the case of the method, the SPC method is advantageous in terms of uniformity because it is necessary to consider whether the metal silicide is formed uniformly.
MIC 및 MILC 방법으로 결정화를 수행할 경우 높은 오프 전류(off current) 특성 때문에 화소부에서는 오프 전류를 낮추기 위해서 2 채널 이상의 트랜지스터 사용이 필요하게 되어, 개구율 측면에서 불리한 특성을 가지고 있다.When the crystallization is performed by the MIC and MILC methods, because of the high off current characteristic, the pixel portion requires the use of two or more transistors to reduce the off current, which is disadvantageous in terms of aperture ratio.
따라서 열처리를 이용한 결정화 방법을 이용하는 경우 화소부는 균일도 특성이 우수한 SPC 방법을 사용하여 폴리 실리콘을 형성하는 것이 바람직하며, 회로부의 경우 이동도와 에스 팩터(s-factor) 특성이 우수한 MIC 또는 MILC 방법을 사용하여 폴리 실리콘을 형성하는 것이 바람직하다. Therefore, in the case of using the crystallization method using heat treatment, the pixel portion is preferably formed of polysilicon using an SPC method having excellent uniformity characteristics, and the circuit portion uses a MIC or MILC method having excellent mobility and s-factor characteristics. To form polysilicon.
그러므로, 본 발명에서는 화소부와 회로부의 반도체 활성층들의 비정질 실리콘막을 각각 다른 방법으로 결정화함으로써, 회로부 박막 트랜지스터들의 스위칭 특성은 그대로 유지하면서, 화소부 박막 트랜지스터들의 전류 구동 능력을 상대적으로 감소시켜, 단위 화소당 유기발광소자를 통해 적정량의 전류가 흘러 균일도가 향상될 수 있도록 한다. Therefore, in the present invention, by crystallizing the amorphous silicon films of the semiconductor active layers of the pixel portion and the circuit portion in different ways, the current driving capability of the pixel portion thin film transistors is relatively reduced while maintaining the switching characteristics of the circuit portion thin film transistors, so that the unit pixel An appropriate amount of current flows through the organic light emitting diode to improve uniformity.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도면이다.2A to 2C are diagrams for describing a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
도 2a는 비정질 실리콘막을 제 1반도체 영역과 제 2반도체 영역으로 패터닝한 것을 나타낸 것이다. 도 2a를 참조하면, 절연 기판(100)상에 버퍼층(110)을 형성하고, 상기 버퍼층(110) 상에 비정질 실리콘막(120)을 형성한다. 상기 비정질 실리콘막(120)은 패터닝하여 제 1반도체 영역(123)과 제 2반도체 영역(127)으로 나눈다. 상기 버퍼층(110)은 반드시 형성되어야 할 것은 아니며, 통상적으로 산화실리콘(SiO2)층 또는 질화실리콘(SiNx)층과 같은 절연막을 사용한다.FIG. 2A illustrates that an amorphous silicon film is patterned into a first semiconductor region and a second semiconductor region. Referring to FIG. 2A, a buffer layer 110 is formed on an insulating substrate 100, and an amorphous silicon film 120 is formed on the buffer layer 110. The amorphous silicon film 120 is patterned and divided into a first semiconductor region 123 and a second semiconductor region 127. The buffer layer 110 is not necessarily formed, and an insulating film such as a silicon oxide (SiO 2 ) layer or a silicon nitride (SiN x ) layer is typically used.
도 2b는 MIC 방법을 위해 금속층을 적층한 것을 나타낸 도면이다. 도 2b를 참조하면, 상기 제 1반도체 영역(123)과 상기 제 2반도체 영역(127)으로 나뉜 비정질 실리콘막 상에 제 1반도체 영역(123)에는 마스크(130)를 형성한다. 이때, 상기 비정질 실리콘막들(123, 127) 중 상기 제 1반도체 영역(123)은 화소부의 박막 트랜지스터들의 반도체 활성층이 형성될 부분이고, 상기 제 2반도체 영역(127)은 회로부의 박막 트랜지스터들의 반도체 활성층이 형성될 부분이다. 상기 마스크(130)는 열에 의한 결정화 시에, 후속 공정에서 MIC를 위한 결정 유도화 금속에 의하여 결정화되는 것을 방지하고, SPC에 의한 결정화만이 가능하도록 하기 위함이다. 그리고 나서, 상기 마스크(130)가 형성된 층들 상부에 MIC를 위한 결정 유도화 금속으로 사용되는 금속막(140), 예를 들어 Ni을 사용하여 층을 형성한다. 상기 금속막(140)이 형성된 기판을 500℃ 내지 700℃에서 열을 10시간 이상 가해주면, 마스크에 대응하는 부분(123)에는 SPC로 인한 결정화가 진행이 되고, 그 외의 비정질 실리콘막 상에 금속막과 직접 콘택이 되는 부분(127)에는 MIC로 인한 결정화가 진행이 된다. 상기 열처리는 로 열처리(furnace thermal annealing), 급속열처리(Rapid thermal annealing) 및 전기 자기장 유도 열처리(Field enhanced annealing) 중 어느 하나의 방법을 이용한다.Figure 2b is a view showing a stacked metal layer for the MIC method. Referring to FIG. 2B, a mask 130 is formed in the first semiconductor region 123 on the amorphous silicon film divided into the first semiconductor region 123 and the second semiconductor region 127. In this case, the first semiconductor region 123 of the amorphous silicon films 123 and 127 is a portion in which the semiconductor active layer of the thin film transistors of the pixel portion is to be formed, and the second semiconductor region 127 is a semiconductor of the thin film transistors of the circuit portion. The part where the active layer is to be formed. The mask 130 is intended to prevent the crystallization by the crystal induced metal for MIC in the subsequent process during the crystallization by heat, and to allow only crystallization by SPC. Then, a layer is formed on the layers on which the mask 130 is formed by using a metal layer 140, for example, Ni, which is used as a crystal induction metal for MIC. When heat is applied to the substrate on which the metal film 140 is formed at 500 ° C. to 700 ° C. for 10 hours or more, crystallization due to SPC proceeds to the portion 123 corresponding to the mask, and the metal is deposited on the other amorphous silicon film. Crystallization due to MIC proceeds in the portion 127 which is in direct contact with the film. The heat treatment uses any one of furnace thermal annealing, rapid thermal annealing, and field enhanced annealing.
도 2c는 상기 결정화 진행 후 마스크를 제거한 것을 나타낸 도면이다. 즉, 상기의 결정화 과정이 끝나면, SPC로 인해 결정성이 상대적으로 낮은 폴리 실리콘이 형성된 영역(123a)과 MIC로 인해 결정성이 상대적으로 높은 폴리 실리콘이 형성된 영역(127a)으로 폴리 실리콘층(150)이 형성된다. 2C is a view showing that the mask is removed after the crystallization proceeds. That is, when the crystallization process is completed, the polysilicon layer 150 is formed of a region 123a in which polysilicon having relatively low crystallinity due to SPC is formed and a region 127a in which polysilicon having relatively high crystallinity is formed due to MIC. ) Is formed.
상기 SPC로 인해 결정화가 진행된 폴리 실리콘층(123a)은 화소부의 박막 트랜지스터의 반도체 활성층으로 작용하며, 상기 MIC로 인해 결정화가 진행된 폴리 실리콘층(127a)은 회로부의 박막 트랜지스터 반도체의 활성층으로 작용한다. 상기의 활성층들을 이용한 박막 트랜지스터들의 대표적인 데이터 특성을 예를 들면 다음의 표와 같다.The polysilicon layer 123a which has undergone crystallization due to the SPC serves as a semiconductor active layer of the thin film transistor of the pixel portion, and the polysilicon layer 127a which has undergone crystallization due to the MIC serves as an active layer of the thin film transistor semiconductor of the circuit portion. For example, typical data characteristics of the thin film transistors using the active layers are shown in the following table.
SPC 방법으로 결정화를 진행한 반도체층은 수지상(dendrite) 또는 주상(Columnar) 결정 구조로 형성되고, MIC 방법으로 결정화를 진행한 반도체층은 침상 결정 구조로 형성된다.The semiconductor layer crystallized by the SPC method is formed of a dendrite or columnar crystal structure, and the semiconductor layer crystallized by the MIC method is formed of a needle crystal structure.
즉, SPC 방법으로 결정화를 진행한 반도체층은 폴리 실리콘의 결정성이 상대적으로 낮고 금속 불순물이 적어서 화소부의 박막 트랜지스터에 적합하도록 이동도의 특성과 오프 전류가 낮아서 화소부에 적합한 특성을 나타낸다. 또한 MIC 방법으로 결정화를 진행한 반도체층은 폴리 실리콘의 결정성이 상대적으로 높아서 회로부의 박막 트랜지스터에 적합하도록 이동도의 특성이 높아서 회로부에 적합한 특성을 가진다.In other words, the semiconductor layer which has undergone crystallization by the SPC method has a low crystallinity of polysilicon and low metal impurities, so that the mobility and the off current are low so that the semiconductor layer is suitable for the thin film transistor. In addition, the semiconductor layer which has undergone crystallization by the MIC method has a relatively high crystallinity of polysilicon so that the mobility is high so as to be suitable for the thin film transistor of the circuit part.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 도면이다. 3A and 3B are diagrams for describing a method of manufacturing a thin film transistor according to another exemplary embodiment of the present invention.
도 3a를 참조하면, 절연 기판(200)상에 버퍼층(210)을 형성하고, 상기 버퍼층(210) 상에 비정질 실리콘막을 형성한다. 상기 비정질 실리콘막을 패터닝하여 제 1반도체 영역(223)과 제 2반도체 영역(227)으로 구분한다. 상기 패터닝된 비정질 실리콘막 상에 마스크들(230a, 230b)을 형성한다. 상기 제 2반도체 영역(237)의 마스크(230b)는 비정질 실리콘막(227)이 일부 노출되도록 형성한다. 상기 마스크들(230a, 230b)이 형성된 층들 상부에 결정 유도화 금속으로 사용되는 금속막(240), 예를 들어 Ni을 사용하여 층을 형성한다. Referring to FIG. 3A, a buffer layer 210 is formed on an insulating substrate 200, and an amorphous silicon film is formed on the buffer layer 210. The amorphous silicon film is patterned to be divided into a first semiconductor region 223 and a second semiconductor region 227. Masks 230a and 230b are formed on the patterned amorphous silicon layer. The mask 230b of the second semiconductor region 237 is formed to partially expose the amorphous silicon film 227. A layer is formed on the layers on which the masks 230a and 230b are formed by using a metal film 240 used as a crystal induction metal, for example, Ni.
상기 금속막(240)이 형성된 기판을 로(furnace)에서 500℃ 내지 700℃에서에서 10시간 이상 열처리해주면, 상기 마스크(230a)에 대응하는 반도체 영역(223)에는 SPC로 인한 결정화가 진행이 되고, 상기와 다른 반도체 영역(227)에는 마스크(230b)가 없는 부분은 MIC로 인한 결정화가 진행이 되며, 그 외의 비정질 실리콘막에는 MIC영역으로 인해 MILC가 진행되어 결정화가 이루어진다. 상기 열처리는 로 열처리(furnace thermal annealing), 급속열처리(Rapid thermal annealing) 및 전기 자기장 유도 열처리(Field enhanced annealing) 중 어느 하나의 방법을 이용한다.The substrate on which the metal film 240 is formed is When the heat treatment is performed at 500 ° C. to 700 ° C. for 10 hours or more, crystallization due to SPC proceeds to the semiconductor region 223 corresponding to the mask 230a, and a mask 230b is applied to the semiconductor region 227 different from the above. The missing part is crystallized by MIC, and the other amorphous silicon film is MILC due to MIC region and crystallized. The heat treatment uses any one of furnace thermal annealing, rapid thermal annealing, and field enhanced annealing.
도 3b는 상기 결정화 진행 후 마스크를 제거한 것을 나타낸 도면이다. 즉, 상기의 결정화 과정이 끝나면, SPC로 인해 결정성이 상대적으로 낮은 폴리 실리콘이 형성된 반도체 영역(223b)과 MIC로 인해 결정성이 상대적으로 높은 폴리 실리콘이 형성된 반도체 영역(227c) 및 MILC로 인해 결정화가 진행된 반도체 영역(227a) 등으로 폴리 실리콘층이 형성된다. 또한, 상기의 MILC로 인해 결정화가 진행된 반도체 영역(227a)은 필요한 박막 트랜지스터의 특성에 따라 MILC 결정화 거리, 결정화의 시간과 온도에 대해 그 영역이 변화할 수 있다. SPC 방법으로 결정화를 진행한 반도체층은 수지상(dendrite) 또는 주상(Columnar) 결정 구조로 형성되고, MILC 방법으로 결정화를 진행한 반도체층은 침상 결정 구조로 형성된다.3B is a view showing that the mask is removed after the crystallization proceeds. That is, when the crystallization process is completed, the semiconductor region 223b having relatively low crystallinity due to SPC is formed, and the semiconductor region 227c having relatively high crystallinity due to MIC and MILC due to MIC. The polysilicon layer is formed in the semiconductor region 227a or the like where crystallization has proceeded. In addition, the semiconductor region 227a which has undergone crystallization due to the MILC may change its region with respect to the MILC crystallization distance, crystallization time and temperature according to the characteristics of the thin film transistor. The semiconductor layer which has undergone crystallization by the SPC method is formed of a dendrite or columnar crystal structure, and the semiconductor layer which has been crystallized by the MILC method is formed as a needle-like crystal structure.
상기 SPC로 인해 결정화가 진행된 반도체 영역은 화소부의 박막 트랜지스터들의 반도체 활성층으로 작용하며, 상기 MILC로 인해 결정화가 진행된 반도체 영역은 회로부의 박막 트랜지스터들의 반도체 활성층으로 작용한다. 상기의 활성층들을 이용한 박막 트랜지스터의 대표적인 데이터 특성은, 제 2반도체 층을 이용한 박막 트랜지스터의 특성의 오프 전류 값이 101 단위 정도 낮은 것을 고려하여도, (표 1)의 MIC를 이용한 박막 트랜지스터의 특성과 비슷한 값을 가진다.The semiconductor region crystallized due to the SPC serves as a semiconductor active layer of the thin film transistors of the pixel portion, and the semiconductor region crystallized due to the MILC serves as a semiconductor active layer of the thin film transistors of the circuit portion. Representative data characteristics of the thin film transistor using the active layers are characteristics of the thin film transistor using the MIC of (Table 1), considering that the off current value of the thin film transistor using the second semiconductor layer is about 10 1 unit lower. Has a value similar to
즉, SPC로 인해 결정화가 진행된 반도체 영역은 폴리 실리콘의 결정화도가 낮고 금속에 의한 오염이 없기 때문에 화소부의 박막 트랜지스터에 적합하도록 이동도의 특성은 낮지만 오프 전류는 높은 특징을 가지고, 유기발광소자의 균일도를 향상시킨다. 또한 MILC로 인해 결정화가 진행된 반도체 영역은 결정화도가 높아서, 회로부의 박막 트랜지스터의 스위칭 특성과 이동도의 특성이 높으므로 회로부에 적합하다.In other words, the semiconductor region that has undergone crystallization due to SPC has a low crystallinity of polysilicon and no contamination by metal, and thus has low mobility but high off-current characteristics to be suitable for thin film transistors in the pixel portion. Improve uniformity In addition, the semiconductor region in which crystallization is advanced due to MILC has a high crystallinity, and is suitable for the circuit part because of the high switching characteristics and mobility characteristics of the thin film transistor in the circuit part.
본 발명에서 제조된 박막 트랜지스터는 평판 표시 소자에 사용될 수 있으며, 평판 표시 소자로는 액정표시 소자 또는 유기 전계 발광 소자가 바람직하다.The thin film transistor manufactured in the present invention may be used in a flat panel display device, and a liquid crystal display device or an organic electroluminescent device is preferable as the flat panel display device.
이상과 같이, 본 발명에서는 회로부 박막 트랜지스터와 화소부 박막 트랜지스터의 비정질 실리콘막을 서로 다른 방법으로 결정화함으로써, 화소부와 회로부의 각기 다른 트랜지스터들에 대해 적합한 특성을 구현할 수 있다. 즉, 회로부의 스위칭 특성은 유지하면서, 화소부의 트랜지스터의 전류 구동 능력을 감소시켜 단위 화소당 유기발광소자를 통해 적정량의 전류가 흐를 수 있으며, 고해상도에 적합한 균일도를 구현하는 효과를 얻을 수 있다.As described above, according to the present invention, the amorphous silicon film of the circuit part thin film transistor and the pixel part thin film transistor are crystallized by different methods, so that suitable characteristics of the transistors of the pixel part and the circuit part can be realized. That is, while maintaining the switching characteristics of the circuit portion, by reducing the current driving capability of the transistor of the pixel portion, a proper amount of current can flow through the organic light emitting element per unit pixel, it is possible to obtain the effect of achieving uniformity suitable for high resolution.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
도 1a는 유기 전계 발광 표시 장치의 개략도를 나타낸 도면,1A is a schematic view of an organic light emitting display device;
도 1b는 액티브 매트릭스 유기 전계 발광 표시 장치의 단위 화소에 대한 등가 회로도,1B is an equivalent circuit diagram of a unit pixel of an active matrix organic electroluminescent display.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 SPC와 MIC 방법을 이용한 액티브 매트릭스 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도,2A to 2C are cross-sectional views illustrating a method of manufacturing an active matrix organic electroluminescent display device using an SPC and MIC method according to an embodiment of the present invention;
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 SPC와 MILC 방법을 이용한 액티브 매트릭스 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도,3A and 3B are cross-sectional views illustrating a method of manufacturing an active matrix organic light emitting display device using an SPC and MILC method according to another embodiment of the present invention;
* 도면의 주요 부분에 대한 도면 부호의 설명 *Explanation of reference numerals for the main parts of the drawing
100, 200 : 절연 기판 110, 210 : 버퍼층100, 200: insulation substrate 110, 210: buffer layer
120, 220 : 비정질 실리콘막 130, 230a, 230b : 마스크120, 220: amorphous silicon film 130, 230a, 230b: mask
140, 240 : 금속막 123b, 223b : 화소부의 반도체층140 and 240: metal films 123b and 223b: semiconductor layer of pixel portion
127b, 228 : 회로부의 반도체층 127b and 228: semiconductor layer of circuit portion
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040024612A KR100611747B1 (en) | 2004-04-09 | 2004-04-09 | Method of Fabricating TFT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040024612A KR100611747B1 (en) | 2004-04-09 | 2004-04-09 | Method of Fabricating TFT |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050099339A true KR20050099339A (en) | 2005-10-13 |
| KR100611747B1 KR100611747B1 (en) | 2006-08-10 |
Family
ID=37278503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040024612A KR100611747B1 (en) | 2004-04-09 | 2004-04-09 | Method of Fabricating TFT |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100611747B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7842944B2 (en) | 2006-06-21 | 2010-11-30 | Samsung Electronics Co., Ltd. | Organic light emitting diode display |
| US8593380B2 (en) | 2006-02-20 | 2013-11-26 | Samsung Display Co., Ltd. | Organic light emitting diode display and method of manufacturing the same |
-
2004
- 2004-04-09 KR KR1020040024612A patent/KR100611747B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8593380B2 (en) | 2006-02-20 | 2013-11-26 | Samsung Display Co., Ltd. | Organic light emitting diode display and method of manufacturing the same |
| US7842944B2 (en) | 2006-06-21 | 2010-11-30 | Samsung Electronics Co., Ltd. | Organic light emitting diode display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100611747B1 (en) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4989415B2 (en) | Organic electroluminescence display | |
| Stewart et al. | Polysilicon VGA active matrix OLED displays-technology and performance | |
| US7915103B2 (en) | Method for fabricating a flat panel display | |
| US7691545B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| US6906349B2 (en) | Polysilicon thin film transistor array panel and manufacturing method thereof | |
| US7816678B2 (en) | Organic light emitting display with single crystalline silicon TFT and method of fabricating the same | |
| JP5553327B2 (en) | Thin film transistor manufacturing method and organic light emitting device display device having thin film transistor obtained by the manufacturing method | |
| KR20080114281A (en) | Thin film transistor, fabricating method for the same, organic lighting emitting diode display device comprising the same, and fabricating method for the same | |
| KR20050122692A (en) | Pixel circuit and organic light emitting display having an improved transistor structure | |
| WO2014000367A1 (en) | Thin-film transistor, array substrate and manufacturing method therefor | |
| KR100544117B1 (en) | Flat panel display with TFT | |
| KR100611747B1 (en) | Method of Fabricating TFT | |
| JP2006330719A (en) | Organic light emitting display and method of fabricating the same | |
| KR100626008B1 (en) | Thin film transistor, and flat panel display device therewith | |
| KR20080000299A (en) | Poly-silicon thin film transistor liquid crystal display device and the method of fabricating thereof | |
| KR100658288B1 (en) | Pixel circuit and organic light emitting display having an improved transistor structure | |
| KR100622227B1 (en) | Transistor for driving organic light emitting diode and pixel circuit and display device using the same | |
| KR20050052255A (en) | Organic electro luminescence display and method of fabricating the same | |
| US10361263B2 (en) | Display apparatus and method of manufacturing the same | |
| US20060128045A1 (en) | Method for selective laser crystallization and display panel fabricated by using the same | |
| KR100749478B1 (en) | Solid phase crystallization apparatus and method of manufacturing thin film transistor | |
| KR20070095043A (en) | The manufacturing method of the display device | |
| KR100553744B1 (en) | Flat panel display with TFT | |
| Hatalis et al. | VGA active-matrix OLED displays having the single polysilicon TFT pixel structure | |
| KR100685428B1 (en) | Fabricating method of TFT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |