KR20080000299A - Poly-silicon thin film transistor liquid crystal display device and the method of fabricating thereof - Google Patents

Poly-silicon thin film transistor liquid crystal display device and the method of fabricating thereof Download PDF

Info

Publication number
KR20080000299A
KR20080000299A KR1020060057989A KR20060057989A KR20080000299A KR 20080000299 A KR20080000299 A KR 20080000299A KR 1020060057989 A KR1020060057989 A KR 1020060057989A KR 20060057989 A KR20060057989 A KR 20060057989A KR 20080000299 A KR20080000299 A KR 20080000299A
Authority
KR
South Korea
Prior art keywords
layer
forming
amorphous silicon
polysilicon
plasma
Prior art date
Application number
KR1020060057989A
Other languages
Korean (ko)
Inventor
최재식
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060057989A priority Critical patent/KR20080000299A/en
Publication of KR20080000299A publication Critical patent/KR20080000299A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D2259/00Type of treatment
    • B01D2259/80Employing electric, magnetic, electromagnetic or wave energy, or particle radiation
    • B01D2259/818Employing electrical discharges or the generation of a plasma
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/104Materials and properties semiconductor poly-Si

Abstract

A poly-silicon thin film transistor LCD and a fabrication method thereof are provided to manufacture poly-silicon with an excellent crystallization characteristic by reducing a time for solid-phase crystallization through a plasma surface-treating process. An amorphous silicon layer is formed on a substrate(200). A plasma-treating is performed on the amorphous silicon layer. The amorphous silicon layer which is plasma-treated is thermally treated to form a poly silicon layer. Before the amorphous silicon layer is formed, a buffer layer(220) is formed on the substrate. The plasma treatment uses a gas such as oxygen, helium and argon. The plasma treatment time is 60 to 120 sec.

Description

폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법{Poly-Silicon Thin Film Transistor Liquid Crystal Display Device and the method of fabricating thereof}Poly-silicon thin film transistor liquid crystal display device and the method of fabricating

도 1a 내지 1c는 종래의 비정질 실리콘층을 폴리 실리콘층으로 결정화하는 방법을 공정 순서에 따라 도시한 단면도.1A to 1C are cross-sectional views showing a conventional method of crystallizing an amorphous silicon layer into a polysilicon layer in a process sequence.

도 2a 내지 도 2d는 본 발명에 따른 비정질 실리콘층을 폴리 실리콘층으로 결정화하는 방법을 공정 순서에 따라 도시한 단면도.2A through 2D are cross-sectional views illustrating a method of crystallizing an amorphous silicon layer into a polysilicon layer according to the present invention in a process sequence.

도 3a와 도 3b는 도 2c를 상세히 도시한 도면.3A and 3B show a detail of FIG. 2C;

도 4는 본 실시예의 공정을 나타낸 플로우 차트(flow chart).4 is a flow chart showing a process of the present embodiment.

도 5a 내지 도 5c는 본 발명의 결정화 방법으로 형성한 폴리 실리콘을 사용한 폴리 실리콘 박막트랜지스터 액정표시장치를 공정 순서에 따라 도시한 단면도.5A to 5C are cross-sectional views of polysilicon thin film transistor liquid crystal displays using polysilicon formed by the crystallization method of the present invention, in order of process.

* 도면의 주요부분에 대한 부호의 설명** Explanation of symbols for the main parts of the drawings *

200 : 유리 기판 220 : 버퍼층200: glass substrate 220: buffer layer

225 : 게이트 절연막 240a : 순수 실리콘층225 gate insulating film 240a pure silicon layer

240b, 240c : 불순물 실리콘층 240 : 반도체층240b, 240c: impurity silicon layer 240: semiconductor layer

245 : 층간절연막 250 : 게이트 전극245 interlayer insulating film 250 gate electrode

254 : 소스 전극 258 : 드레인 전극 254: source electrode 258: drain electrode

260 : 보호막 270 : 화소 전극260: protective film 270: pixel electrode

CH3 : 드레인 콘택홀CH3: Drain contact hole

본 발명은 폴리실리콘 박막트랜지스터 액정표시장치에 관한 것으로, 특히 비정질 실리콘층을 고상 결정화 방법으로 결정화하는데 있어서 플라즈마 표면처리 공정을 중간 단계에 추가함으로써 결정화 시간을 단축시킬 수 있는 폴리 실리콘 형성방법에 것에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polysilicon thin film transistor liquid crystal display device, and more particularly, to a polysilicon forming method capable of shortening the crystallization time by adding a plasma surface treatment step in an intermediate step in crystallizing an amorphous silicon layer by a solid phase crystallization method. will be.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube: CRT)을 대체하는 경량 박막형 평판표시장치에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.Recently, with increasing interest in information display and increasing demand for the use of portable information media, research and commercialization of lightweight thin-film flat panel display devices, which replace the existing display device, the Cathode Ray Tube (CRT) It is done.

특히, 이러한 평판 표시장치에서는 능동구동 액정표시소자가 주류를 이루고 있다. 능동구동 액정표시장치에서는 박막트랜지스터가 단위 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.In particular, active driving liquid crystal display devices have become mainstream in such flat panel displays. In an active driving liquid crystal display device, a thin film transistor is used as a switching element to change the transmittance of a pixel by adjusting a voltage applied to a liquid crystal of one unit pixel.

그 중에 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상표시장치의 용도로 CRT(cathode ray tube)를 대체하면서 액정표시장치(Liquid Crystal Display Device: LCD)가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, Liquid Crystal Display Device (LCD) is the most widely used, replacing the cathode ray tube (CRT) for mobile image display devices because of its excellent image quality, light weight, thinness, and low power consumption. It is being developed in various ways such as a monitor of a notebook computer.

일반적인 액정표시장치는 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 컬러필터 어레이 기판 및 박막트랜지스터 어레이 기판과, 상기 두 기판 사이에 주입된 액정층으로 구성된다.A general liquid crystal display device may be largely divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel. The liquid crystal panel may include a color filter array substrate and a thin film transistor array substrate which are bonded to each other with a predetermined space. And a liquid crystal layer injected between the two substrates.

이때, 상기 박막트랜지스터 어레이 기판에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 배선과, 상기 각 게이트 배선과 수직한 방향으로 교차하는 복수개의 데이터 배선과, 상기 각 게이트 배선 및 데이터 배선이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과, 상기 게이트 배선의 신호에 의해 스위칭되어 상기 데이터 배선의 신호를 각 화소 전극에 전달하는 복수개의 박막트랜지스터가 구비된다. In this case, the thin film transistor array substrate has a plurality of gate wires arranged in one direction at a predetermined interval, a plurality of data wires crossing in a direction perpendicular to the respective gate wires, and each of the gate wires and data wires intersect with each other. A plurality of pixel electrodes formed in a matrix form in each defined pixel region, and a plurality of thin film transistors switched by signals of the gate lines to transfer the signals of the data lines to each pixel electrode, are provided.

여기서, 박막트랜지스터의 액티브층으로 사용되는 실리콘층에 따라 구분될 수 있는데, 이때 비정질 실리콘을 액티브층으로 사용하는 방법과 폴리 실리콘을 액티브층으로 사용하는 것으로 구분될 수 있다.Here, it may be classified according to the silicon layer used as the active layer of the thin film transistor, which may be divided into a method of using amorphous silicon as an active layer and a polysilicon as an active layer.

폴리실리콘을 사용한 액티브층은 비정질 실리콘 보다 캐리어의 이동도가 10배 내지 100배 정도 더 빨라, 기판 위에 구동회로를 만들 수 있으며, 이에 따라 고해상도 패널의 스위칭 소자로 사용하는 것이 유리하다.The active layer using polysilicon has a carrier mobility of about 10 to 100 times faster than amorphous silicon, so that a driving circuit can be made on a substrate, and thus it is advantageous to use it as a switching element of a high resolution panel.

따라서, 폴리실리콘을 액티브층으로 사용하는 액정표시소자는 차세대 고성능 지능표시 시스템을 실현하는 기술로 인식되고 있다.Accordingly, liquid crystal display devices using polysilicon as the active layer have been recognized as a technology for realizing next generation high performance intelligent display systems.

상기 폴리실리콘을 형성하는 방법은 크게 세 가지로 분류될 수 있다. The method of forming the polysilicon may be classified into three types.

일반적으로 폴리실리콘박막을 형성하기 위해서는 순수 비정질 실리콘을 소정의 방법 즉, 절연 기판에 500Å 두께의 플라즈마 화학기상증착법(PECVD)이나, 저압 화학기상증착법(LPCVD)으로 비정질 실리콘박막을 증착한 후 이를 다시 결정화하는 방법을 사용한다.In general, in order to form a polysilicon thin film, pure amorphous silicon is deposited on a predetermined method, that is, by depositing an amorphous silicon thin film by plasma chemical vapor deposition (PECVD) or low pressure chemical vapor deposition (LPCVD) with a thickness of 500 kV on an insulating substrate. Use the method of crystallization.

첫째, 고상 결정화 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 폴리 실리콘을 형성하는 방법이다.First, the solid phase crystallization method is a method of forming polysilicon by heat-treating amorphous silicon for a long time at a high temperature.

둘째, 금속유도 결정화 방법은 비정질 실리콘 상에 금속을 증착하여 폴리 실리콘을 형성하는 방법으로, 대면적의 유리 기판을 제작할 수 있는 장점이 있다. Secondly, the metal-induced crystallization method is a method of forming polysilicon by depositing a metal on amorphous silicon, which has the advantage of manufacturing a large-area glass substrate.

셋째, 레이저 열처리 방법은 비정질 실리콘 박막이 증착된 기판에 레이저를 조사하여 폴리 실리콘으로 성장시키는 방법이다. Third, the laser heat treatment method is a method of growing a polysilicon by irradiating a laser on a substrate on which an amorphous silicon thin film is deposited.

그러나, 세 번째 방법인 레이저를 이용한 열처리 방법은 저온에서 폴리 실리콘을 형성할 수 있다는 장점을 갖고 있으나, 유기 EL(electro-luminescence)에서는 레이저 펄스(laser pulse) 불안정에 기인하여 많은 얼룩이 발생한다.However, the third method, which is a heat treatment method using a laser, has the advantage of forming polysilicon at low temperature, but in organic EL (electro-luminescence), many stains are generated due to laser pulse instability.

그러므로, 결정 특성면에서는 레이저 열처리 방법을 통한 폴리 실리콘 보다 떨어지지만, 얼룩, 소자 균일도 측면에서 우수하여 첫 번째 방법인 고상 결정화 방법에 대해 많은 연구가 이루어지고 있다.Therefore, although it is inferior to polysilicon through the laser heat treatment method in terms of crystal characteristics, many studies have been made on solid crystallization method, which is the first method because it is superior in terms of staining and device uniformity.

여기서, 열을 이용하는 고상 결정화 방법은 반응 속도가 온도에 아주 민감함으로 온도를 높이고, 시간을 늘릴수록 좋은 결정 특성을 얻을 수 있다. Here, in the solid phase crystallization method using heat, since the reaction rate is very sensitive to temperature, it is possible to increase the temperature and to obtain better crystal characteristics as the time is increased.

그러나, 유리 기판을 사용하는 제조 공정에서는 고온에서 유리가 변형될 우려가 있으며 600 oC 이하에서 장시간 열처리 시간을 필요로 하기 때문에, 생산성이 떨어지는 단점을 갖고 있다.However, in the manufacturing process using the glass substrate, there is a fear that the glass is deformed at a high temperature and requires a long heat treatment time at 600 ° C or less, which has the disadvantage of low productivity.

이하, 첨부한 도면을 참조하여 일반적인 고상결정화 방법에 대해 설명한다.Hereinafter, a general solid crystallization method will be described with reference to the accompanying drawings.

도 1a 내지 도 1c는 일반적인 비정질 실리콘을 폴리 실리콘으로 결정화하는 방법을 공정 순서에 따라 도시한 단면도이다.1A to 1C are cross-sectional views illustrating a method of crystallizing general amorphous silicon into polysilicon according to a process sequence.

도 1a에 도시한 바와 같이, 기판(10) 상에 산화실리콘(SiO2)과 질화실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 버퍼층(buffer layer, 20)이 형성된다.As shown in FIG. 1A, a buffer layer 20 is formed on the substrate 10 as one selected from a group of inorganic insulating materials including silicon oxide (SiO 2 ) and silicon nitride (SiNx).

이어, 상기 버퍼층(20) 상에 비정질 실리콘층(30)이 형성된다.Subsequently, an amorphous silicon layer 30 is formed on the buffer layer 20.

이때, 상기 버퍼층(20)은 실리콘층(30)을 결정화하는 과정에서 기판(10)의 이물질이 실리콘층(30)에 침투하여 실리콘층(30)을 손상시키는 것을 방지하기 위한 목적으로 형성하게 된다.In this case, the buffer layer 20 is formed for the purpose of preventing foreign substances of the substrate 10 from penetrating the silicon layer 30 and damaging the silicon layer 30 in the process of crystallizing the silicon layer 30. .

도 1b에 도시한 바와 같이, 상기 비정질 실리콘층(30)을 형성한 기판(100)을 퍼니스(furnace)에서 장시간 열처리 공정을 진행하게 된다.As shown in FIG. 1B, the substrate 100 on which the amorphous silicon layer 30 is formed is subjected to a long heat treatment process in a furnace.

그러나, 상기 유리 기판(10)의 경우 고온에서 유리의 변형 문제로 600 oC 이하에서 열처리를 진행하게 되며, 상기 공정의 결과 비정질 실리콘이 서서히 폴리 실리콘으로 결정화가 진행된다.However, in the case of the glass substrate 10, heat treatment is performed at 600 ° C. or less due to deformation of glass at a high temperature. As a result of the process, the amorphous silicon gradually crystallizes into polysilicon.

이때, 상기 비정질 실리콘과 폴리 실리콘이 혼재되어 있는 상태인 혼합 층(35)을 형성하게 된다.In this case, the mixed layer 35 in which the amorphous silicon and the polysilicon are mixed is formed.

도 1c에 도시한 바와 같이, 상기 공정을 장시간 진행하게 되면 비정질 실리콘과 폴리 실리콘이 혼재된 상태인 혼합층(35)에서 완전한 결정화가 진행되어 폴리 실리콘층(40)을 형성하게 된다.As shown in FIG. 1C, when the process is performed for a long time, complete crystallization proceeds in the mixed layer 35 in which amorphous silicon and polysilicon are mixed to form the polysilicon layer 40.

따라서, 전술한 고상결정화 방법을 통해 폴리 실리콘층을 형성할 수 있다.Therefore, the polysilicon layer may be formed through the solid phase crystallization method described above.

그러나, 전술한 열을 이용한 고상 결정화 방법은 반응 속도가 온도에 아주 민감함으로 온도를 높이고 시간을 증가시킬수록 결정 특성이 우수한 실리콘을 얻을 수 있는 장점이 있으나, 시간의 증가에 따른 생산성이 떨어지는 문제점을 야기하였다.However, the above-described solid-phase crystallization method using heat has the advantage that the reaction rate is very sensitive to temperature, thereby obtaining silicon having excellent crystal characteristics as the temperature is increased and the time is increased, but the productivity decreases with the increase of time. Caused.

따라서, 전술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명에 따른 폴리 실리콘 박막트랜지스터 액정표시장치는 플라즈마 표면처리 공정을 통해 댕글링 결합(dangling bond), 공공(void) 또는 침입형(interstitial) 등의 실리콘 결합을 많이 만들어 실리콘 배열의 무질서를 증가시킴으로 인해 결정화가 진행됨에 따라 옆의 비정질 실리콘들과 쉽게 결합시킬 수 있게 되며, 이를 통해 활성화 에너지가 감소하여 결정화 시간을 감소시킬 수 있는 장점이 있다. Accordingly, the polysilicon thin film transistor liquid crystal display device according to the present invention has been devised to solve the problems as described above, and is a dangling bond, void or interstitial type through a plasma surface treatment process. By increasing the disorder of the silicon array by making a lot of silicon bonds, such as), as the crystallization proceeds, it can be easily combined with the next amorphous silicon, which reduces the activation energy and reduces the crystallization time. have.

본 발명에 따른 폴리 실리콘 액정표시장치는 기판 상에 비정질 실리콘층을 형성하는 단계와, 상기 비정질 실리콘층을 플라즈마 처리하는 단계와;A polysilicon liquid crystal display according to the present invention comprises the steps of forming an amorphous silicon layer on a substrate, and plasma processing the amorphous silicon layer;

상기 플라즈마 처리된 비정질 실리콘층을 열처리하여 폴리 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 한다.And heat treating the plasma-treated amorphous silicon layer to form a polysilicon layer.

상기 비정질 실리콘층을 형성하기 전 상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.The method may further include forming a buffer layer on the substrate before forming the amorphous silicon layer.

상기 플라즈마 처리는 산소(O)2, 헬륨(He), 아르곤(Ar) 등의 가스를 사용하며, 상기 플라즈마 처리 시간은 60~120sec의 조건으로 진행되는 것을 특징으로 한다.The plasma treatment uses gases such as oxygen (O) 2 , helium (He), argon (Ar), and the like, and the plasma treatment time is performed under a condition of 60 to 120 sec.

상기 플라즈마 처리 온도는 300~500 oC에서 진행되며, 상기 플라즈마 처리 공정은 압력 20~200mTorr와, 파워 1000~15000W와, 가스유량 500~1000sccm에서 진행되는 것을 특징으로 한다.The plasma treatment temperature is carried out at 300 ~ 500 ° C., the plasma treatment process is characterized in that the pressure is carried out at 20 ~ 200mTorr, power 1000 ~ 15000W, gas flow rate 500 ~ 1000sccm.

상기 플라즈마 처리를 통해 댕글링 본드(dangling bond), 공공(voids) 또는 침입형(interstitial) 등의 실리콘 결합이 다량으로 생성되는 다결정 실리콘 형성방법.Polycrystalline silicon formation method in which a large amount of silicon bonds, such as dangling bonds, voids or interstitial through the plasma treatment.

본 발명에 따른 폴리 실리콘 액정표시장치 제조방법은 기판 상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계와, 상기 비정질 실리콘층 상부에서 플라즈마 처리를 진행하는 단계와;A method of manufacturing a polysilicon liquid crystal display according to the present invention may include forming a buffer layer on a substrate, forming an amorphous silicon layer on the buffer layer, and performing a plasma treatment on the amorphous silicon layer;

상기 플라즈마 처리된 비정질 실리콘층을 고온 열처리 공정을 통해 폴리 실리콘층으로 형성하는 단계와, 상기 폴리 실리콘층 상에 게이트 절연막을 형성하는 단계와;Forming the plasma-treated amorphous silicon layer into a polysilicon layer through a high temperature heat treatment process, and forming a gate insulating film on the polysilicon layer;

상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 도핑 마스크로 이용하여 상기 폴리 실리콘층을 도핑하는 단계와, 상기 게이트 전극 상에 제 1 및 제 2 반도체 콘택홀을 포함하는 층간 절연막을 형성하는 단계와;Forming a gate electrode on the gate insulating layer, doping the polysilicon layer using the gate electrode as a doping mask, and an interlayer insulating layer including first and second semiconductor contact holes on the gate electrode Forming a;

상기 층간 절연막 상에 상기 제 1 및 제 2 반도체 콘택홀을 통해 상기 도핑된 폴리 실리콘층과 접촉하는 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극 상에 드레인 콘택홀을 포함하는 보호막을 형성하는 단계와;Forming a source and a drain electrode on the interlayer insulating layer, the source and drain electrodes contacting the doped polysilicon layer through the first and second semiconductor contact holes, and a protective layer including a drain contact hole on the source and drain electrodes. Forming;

상기 보호막 상에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.And forming a pixel electrode on the passivation layer, the pixel electrode contacting the drain electrode through the drain contact hole.

이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

--- 제 1 실시예 ------ First Embodiment ---

본 발명에 따른 폴리 실리콘 박막트랜지스터 액정표시장치는 비정질 실리콘을 폴리 실리콘으로 결정화하는 과정에서 플라즈마 표면처리 공정을 중간 단계에 추가함으로써, 결정화 시간을 단축시킬 수 있으며, 상기 결정화 시간의 단축에 의해 결정 특성이 우수한 폴리 실리콘을 제작하는 것이 가능한 것을 특징으로 한다.The polysilicon thin film transistor liquid crystal display according to the present invention can shorten the crystallization time by adding the plasma surface treatment process to the intermediate step in the process of crystallizing the amorphous silicon into polysilicon, and the crystallization characteristics by reducing the crystallization time It is possible to produce this excellent polysilicon.

도 2a 내지 도 2d는 본 발명에 따른 제 1 실시예를 나타낸 공정 단면도이고, 도 3a와 도 3b는 도 2c를 세부적으로 도시한 도면으로, 이때 스위칭 영역에 대응한 부분만을 도시하였다.2A to 2D are cross-sectional views illustrating a first embodiment according to the present invention, and FIGS. 3A and 3B are detailed views of FIG. 2C and show only portions corresponding to the switching regions.

도 2a에 도시한 바와 같이, 기판(100) 상에 산화실리콘(SiO2)과 질화실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나로 버퍼층(buffer layer, 120)을 형성한다.As shown in FIG. 2A, a buffer layer 120 is formed on the substrate 100 with one selected from a group of inorganic insulating materials including silicon oxide (SiO 2 ) and silicon nitride (SiNx).

이어, 상기 버퍼층(120) 상에 비정질 실리콘층(130)을 형성한다.Subsequently, an amorphous silicon layer 130 is formed on the buffer layer 120.

이때, 상기 버퍼층(120)은 실리콘층(130)을 결정화하는 과정에서 기판(100)의 이물질이 실리콘층(130)에 침투하여 실리콘층(130)을 손상시키는 것을 방지하기 위한 목적으로 형성하게 된다.In this case, the buffer layer 120 is formed for the purpose of preventing foreign substances of the substrate 100 from penetrating the silicon layer 130 and damaging the silicon layer 130 during the crystallization of the silicon layer 130. .

도 2b에 도시한 바와 같이, 상기 비정질 실리콘층(130)을 형성한 기판(100) 상부에서 플라즈마 표면처리 공정을 진행한다.As shown in FIG. 2B, a plasma surface treatment process is performed on the substrate 100 on which the amorphous silicon layer 130 is formed.

이때, 상기 플라즈마 표면처리 시 공정 조건은 파워(power) 1000~1500W 이고, 가스는 He, O2, Ar 등을 사용하며, 압력은 50~200mTorr이고, 가스 유량(gas flow rate)은 500~1000sccm이며, 시간은 60~120sec이고, 온도는 400 oC 내외에서 진행한다.At this time, the process conditions during the plasma surface treatment power (power) 1000 ~ 1500W, the gas is He, O 2 , Ar, etc., the pressure is 50 ~ 200mTorr, the gas flow rate (gas flow rate) 500 ~ 1000sccm The time is 60 ~ 120sec, the temperature proceeds around 400 ° C.

이때, 상기 비정질 실리콘층(130)은 플라즈마 표면처리 공정을 통해 댕글링 본드(dangling bond), 공공(voids) 또는 침입형(interstitial) 등의 실리콘 결합을 많이 만들어 실리콘 배열의 무질서를 증가시키게 된다.In this case, the amorphous silicon layer 130 increases the disorder of the silicon array by making a large number of silicon bonds such as dangling bonds, voids, or interstitial through a plasma surface treatment process.

여기서, 상기 플라즈마 표면처리 공정 시 헬륨(He), 산소(O2) 또는 아르곤(Ar)과 같은 가벼운 가스를 사용하면 계면으로 이동이 쉽기 때문에 계면에서 상기 댕글링 본드(dangling bond) 형성을 촉진하여 결정화 시간을 감소시킬 수 있다.Here, in the plasma surface treatment process, when a light gas such as helium (He), oxygen (O 2 ) or argon (Ar) is used, it is easy to move to an interface, thereby facilitating the formation of the dangling bond at the interface. Crystallization time can be reduced.

도 2c에 도시한 바와 같이, 상기 플라즈마 표면처리 공정을 진행한 기판(100)을 고온에서 열처리 공정을 진행한다.As shown in FIG. 2C, the substrate 100 subjected to the plasma surface treatment process is subjected to a heat treatment process at a high temperature.

이때, 상기 열처리 공정은 퍼니스(furnace)나 RTA(Rapid Thermal Annealing) 장비에서 유리가 변형되지 않는 온도 근처인 600 oC 이내에서 진행한다.At this time, the heat treatment process is performed within 600 ° C near the temperature at which the glass is not deformed in the furnace (furnace) or RTA (Rapid Thermal Annealing) equipment.

이때, 도 3a와 도 3b에 도시한 바와 같이, 상기 열처리 공정에 의해 상기 버퍼층(120) 바로 상부의 계면에서부터 결정화가 진행되거나, 상기 비정질 실리콘층 내부에서 진행될 수도 있으며, 일반적으로 전자인 버퍼층(120) 상부의 계면에서 결정화가 이루어진다.In this case, as shown in FIGS. 3A and 3B, the crystallization may proceed from an interface directly above the buffer layer 120 by the heat treatment process, or may be performed inside the amorphous silicon layer, and is generally an electron buffer layer 120. Crystallization takes place at the top interface.

다시 도 2c로 돌아와서, 전술한 공정을 통해 상기 버퍼층(120) 상부의 계면에서부터 결정화가 진행됨에 따라 서서히 비정질 실리콘들의 일부가 폴리실리콘으로 결정화되어 비정질 실리콘과 폴리 실리콘이 혼재하는 혼합층(135)을 형성한다.2C, as the crystallization proceeds from the interface above the buffer layer 120 through the above-described process, a portion of the amorphous silicon is gradually crystallized into polysilicon to form a mixed layer 135 in which amorphous silicon and polysilicon are mixed. do.

도 2d에 도시한 바와 같이, 시간의 경과에 의해 모든 비정질 실리콘들이 결정화가 진행되어 폴리 실리콘층(140)을 형성하게 된다.As shown in FIG. 2D, as time passes, all of the amorphous silicon is crystallized to form the polysilicon layer 140.

전술한 공정을 통해 비정질 실리콘을 폴리 실리콘으로 결정화하여 폴리 실리콘층(140)을 형성하게 된다. Through the above-described process, the amorphous silicon is crystallized to polysilicon to form the polysilicon layer 140.

도 4는 전술한 공정을 플로우 차트(flow chart)로 도시한 도면이다.4 is a flow chart of the above-described process.

도시한 바와 같이, 1. 기판을 준비하는 단계 2. 상기 기판 상에 버퍼층을 증착하는 단계 3. 상기 버퍼층 상에 비정질 실리콘층을 증착하는 단계 4. 상기 비정질 실리콘층 상부에서 플라즈마 처리 공정을 진행하는 단계 5. 상기 플라즈마 처리 공정에 의해 댕글링 결합, 공공, 침입형 등의 실리콘 결합을 다량으로 생성하는 단계 6. 폴리 실리콘층을 형성하는 단계로 구성된다. As shown, 1. a step of preparing a substrate 2. a step of depositing a buffer layer on the substrate 3. a step of depositing an amorphous silicon layer on the buffer layer 4. performing a plasma treatment process on the amorphous silicon layer Step 5. Generating a large amount of silicon bonds such as dangling bonds, vacancy, penetration type, etc. by the plasma treatment process 6. Forming a polysilicon layer.

따라서, 전술한 공정을 통해 비정질 실리콘을 폴리실리콘으로 결정화하는 단계에서, 플라즈마 표면처리 공정을 중간 단계에 추가함으로써, 댕글링 본드(dangling bond), 공공(voids) 또는 침입형(interstitial) 등의 실리콘 결합을 많이 만들어 실리콘 배열의 무질서를 증가시켜 결정화가 진행됨에 따라 옆의 비정질 실리콘들과 쉽게 결합하게 되어, 핵생성을 위한 잠복기 감소로 활성화 에너지(activation energy)가 감소함으로 인해 결정화 시간을 단축시킬 수 있게 되며, 결정화 시간 단축에 따른 결정 특성이 우수한 폴리 실리콘을 제작하는 것이 가능하게 된다.Therefore, in the step of crystallizing amorphous silicon into polysilicon through the above-described process, by adding the plasma surface treatment process to the intermediate step, silicon such as dangling bonds, voids or interstitial, etc. As the crystallization progresses by increasing the disorder of the silicon array by making a lot of bonds, the crystallization time can be shortened due to the reduction of activation energy due to the reduction of the latency period for nucleation. In addition, it becomes possible to manufacture a polysilicon excellent in crystallinity according to the reduction of the crystallization time.

--- 제 2 실시예 ------ Second Embodiment ---

본 발명에 따른 폴리 실리콘 박막트랜지스터 액정표시장치의 제 2 실시예는 상기 제 1 실시예로 형성한 폴리실리콘을 적용한 폴리실리콘 액정표시장치에 관한 것이다.A second embodiment of a polysilicon thin film transistor liquid crystal display device according to the present invention relates to a polysilicon liquid crystal display device to which the polysilicon formed in the first embodiment is applied.

도 5a 내지 도 5c는 제 2 실시예에 따른 폴리실리콘 액정표시장치를 공정 순서에 따라 도시한 공정 단면도이다. 5A to 5C are cross-sectional views illustrating a polysilicon liquid crystal display device according to a second embodiment according to a process sequence.

도 5a에 도시한 바와 같이, 기판(200) 상에 산화실리콘(SiO2)과 질화실리콘(SiNx)을 포함하는 무기절연물질 그룹 중에서 선택된 하나로 버퍼층(220)을 형성하고, 상기 버퍼층(220) 상에 전술한 제 1 실시예로 형성한 폴리 실리콘층을 형성 하고, 이를 사진식각 공정으로 패턴하여 폴리 실리콘 반도체층(240)을 형성한다.As shown in FIG. 5A, the buffer layer 220 is formed on the substrate 200 with one selected from a group of inorganic insulating materials including silicon oxide (SiO 2 ) and silicon nitride (SiNx), and the buffer layer 220 is formed on the substrate 200. The polysilicon layer formed according to the first embodiment is formed on the substrate, and the polysilicon layer 240 is formed by patterning the polysilicon layer by a photolithography process.

이어, 상기 반도체층(240) 상에 게이트 절연막(225)을 형성하고, 연속해서 상기 게이트 절연막(225) 상에 게이트 금속층(미도시)을 증착하고, 이를 패턴하여 일 방향으로 게이트 배선(미도시)과, 상기 게이트 배선에서 연장하여 게이트 전극(250)을 형성한다.Subsequently, a gate insulating layer 225 is formed on the semiconductor layer 240, and a gate metal layer (not shown) is successively deposited on the gate insulating layer 225, and the pattern is formed to form a gate wiring in one direction. ) And a gate electrode 250 extending from the gate line.

도 5b에 도시한 바와 같이, 상기 게이트 전극(250)을 이온 스타퍼(ion stopper)로 이용하여 도핑함으로써, 상기 반도체층(240)을 게이트 전극(250)에 대응되는 순수 실리콘층(240a)과, 상기 순수 실리콘층(240a) 양측에 n형 또는 p형 이온을 도핑하여 불순물 실리콘층(240b, 240c)으로 구분한다.As shown in FIG. 5B, the semiconductor layer 240 is formed of a pure silicon layer 240a corresponding to the gate electrode 250 by doping the gate electrode 250 as an ion stopper. In addition, n-type or p-type ions are doped on both sides of the pure silicon layer 240a to be divided into impurity silicon layers 240b and 240c.

이때, 상기 순수 실리콘층(240a)은 도핑되지 않아서 다결정상을 유지하고, 상기 불순물 실리콘층(240b, 240c)은 도핑되어 비정질상이 된다.In this case, the pure silicon layer 240a is not doped to maintain a polycrystalline phase, and the impurity silicon layers 240b and 240c are doped to become an amorphous phase.

이어, 상기 게이트 전극(250) 상에 제 1 및 제 2 반도체 콘택홀(CH1, CH2)을 포함하는 층간절연막(245)을 형성하고, 상기 층간절연막(245) 상부에 상기 제 1 및 제 2 반도체 콘택홀(CH1, CH2)과 연결하여 각각의 영역에 대응하는 소스 및 드레인 전극(254, 258)을 형성한다. Subsequently, an interlayer insulating layer 245 including first and second semiconductor contact holes CH1 and CH2 is formed on the gate electrode 250, and the first and second semiconductors are formed on the interlayer insulating layer 245. The source and drain electrodes 254 and 258 corresponding to the respective regions are formed by connecting to the contact holes CH1 and CH2.

도 5c에 도시한 바와 같이, 상기 소스 및 드레인 전극(254, 258) 상에 드레인 콘택홀(CH3)을 포함하는 보호막(260)을 형성한 후, 상기 드레인 전극(258)과 드레인 콘택홀(CH3)을 통해 연결되는 화소 전극(270)을 형성한다.As shown in FIG. 5C, after the passivation layer 260 including the drain contact hole CH3 is formed on the source and drain electrodes 254 and 258, the drain electrode 258 and the drain contact hole CH3 are formed. The pixel electrode 270 is connected to each other.

전술한 공정을 통해 폴리실리콘 박막트랜지스터 액정표시장치의 어레이 기판을 제작할 수 있다.Through the above-described process, the array substrate of the polysilicon thin film transistor liquid crystal display device can be manufactured.

따라서, 본 발명에 따른 폴리 실리콘 박막트랜지스터 액정표시장치는 플라즈마 표면처리 공정을 통해 댕글링 본드(dangling bond), 공공(voids) 또는 침입형(interstitial) 등의 실리콘 결합을 증가시켜 결정화가 진행됨에 따라 옆의 비정질 실리콘들과의 결합이 쉬워지기 때문에, 핵생성을 위한 잠복기 감소로 활성화 에너지(activation energy)가 감소함으로 인해 결정화 시간을 단축시킬 수 있으며, 전술한 결정화 시간의 단축을 통해 결정 특성이 우수한 폴리 실리콘을 제작하는 것이 가능하다.Accordingly, the polysilicon thin film transistor liquid crystal display according to the present invention increases the silicon bonds such as dangling bonds, voids, or interstitial through a plasma surface treatment process, and thus crystallization proceeds. Since it is easier to bond with the side amorphous silicon, the crystallization time can be shortened due to the reduction of the activation energy due to the reduction of the latent period for nucleation, and excellent crystal characteristics through the shortening of the aforementioned crystallization time. It is possible to produce polysilicon.

따라서, 본 발명에 따른 폴리 실리콘 박막트랜지스터 액정표시장치는 플라즈마 표면처리 공정을 통해 고상 결정화 시간을 감소시킬 수 있으며, 이를 통해 결정 특성이 우수한 폴리실리콘을 제작하는 것이 가능한 효과가 있다. Therefore, the polysilicon thin film transistor liquid crystal display device according to the present invention can reduce the solid crystallization time through the plasma surface treatment process, thereby making it possible to produce polysilicon having excellent crystal characteristics.

Claims (8)

기판 상에 비정질 실리콘층을 형성하는 단계와;Forming an amorphous silicon layer on the substrate; 상기 비정질 실리콘층을 플라즈마 처리하는 단계와;Plasma treating the amorphous silicon layer; 상기 플라즈마 처리된 비정질 실리콘층을 열처리하여 폴리 실리콘층을 형성하는 단계;Heat treating the plasma-treated amorphous silicon layer to form a polysilicon layer; 를 포함하는 다결정 실리콘 결정화 방법.Polycrystalline silicon crystallization method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 비정질 실리콘층을 형성하기 전 상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 다결정 실리콘 형성방법.And forming a buffer layer on the substrate before forming the amorphous silicon layer. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 처리는 산소(O)2, 헬륨(He), 아르곤(Ar) 등의 가스를 사용하는 다결정 실리콘 형성방법.The plasma treatment is a method of forming polycrystalline silicon using a gas such as oxygen (O) 2 , helium (He), argon (Ar) and the like. 제 1 항 또는 3 항에 있어서,The method according to claim 1 or 3, 상기 플라즈마 처리 시간은 60~120sec의 조건으로 진행되는 다결정 실리콘 형성방법.The plasma treatment time is a polycrystalline silicon formation method is performed under the condition of 60 ~ 120sec. 제 1항 또는 3 항에 있어서,The method of claim 1 or 3, 상기 플라즈마 처리 온도는 300~500 oC에서 진행되는 다결정 실리콘 형성방법.The plasma treatment temperature is a polycrystalline silicon formation method that proceeds at 300 ~ 500 ° C. 제 1 항 또는 3 항에 있어서,The method according to claim 1 or 3, 상기 플라즈마 처리 공정은 압력 20~200mTorr와, 파워 1000~15000W와, 가스유량 500~1000sccm에서 진행되는 다결정 실리콘 형성방법.The plasma treatment process is a polycrystalline silicon forming method is performed at a pressure of 20 ~ 200mTorr, power 1000 ~ 15000W, gas flow rate 500 ~ 1000sccm. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 처리를 통해 댕글링 본드(dangling bond), 공공(voids) 또는 침입형(interstitial) 등의 실리콘 결합이 다량으로 생성되는 다결정 실리콘 형성 방법.And a large amount of silicon bonds such as dangling bonds, voids, or interstitial are generated by the plasma treatment. 기판 상에 버퍼층을 형성하는 단계와;Forming a buffer layer on the substrate; 상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계와;Forming an amorphous silicon layer on the buffer layer; 상기 비정질 실리콘층 상부에서 플라즈마 처리를 진행하는 단계와;Performing a plasma treatment on the amorphous silicon layer; 상기 플라즈마 처리된 비정질 실리콘층을 고온 열처리 공정을 통해 폴리 실리콘층으로 형성하는 단계와;Forming the plasma-treated amorphous silicon layer into a polysilicon layer through a high temperature heat treatment process; 상기 폴리 실리콘층 상에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film on the polysilicon layer; 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와;Forming a gate electrode on the gate insulating film; 상기 게이트 전극을 도핑 마스크로 이용하여 상기 폴리 실리콘층을 도핑하는 단계와;Doping the polysilicon layer using the gate electrode as a doping mask; 상기 게이트 전극 상에 제 1 및 제 2 반도체 콘택홀을 포함하는 층간절연막을 형성하는 단계와;Forming an interlayer insulating film including first and second semiconductor contact holes on the gate electrode; 상기 층간절연막 상에 상기 제 1 및 제 2 반도체 콘택홀을 통해 상기 도핑된 폴리 실리콘층과 접촉하는 소스 및 드레인 전극을 형성하는 단계와;Forming source and drain electrodes on the interlayer insulating layer, the source and drain electrodes contacting the doped polysilicon layer through the first and second semiconductor contact holes; 상기 소스 및 드레인 전극 상에 드레인 콘택홀을 포함하는 보호막을 형성하는 단계와;Forming a protective film including a drain contact hole on the source and drain electrodes; 상기 보호막 상에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계;Forming a pixel electrode on the passivation layer, the pixel electrode contacting the drain electrode through the drain contact hole; 를 포함하는 폴리 실리콘 액정표시장치 제조방법.Polysilicon liquid crystal display device manufacturing method comprising a.
KR1020060057989A 2006-06-27 2006-06-27 Poly-silicon thin film transistor liquid crystal display device and the method of fabricating thereof KR20080000299A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060057989A KR20080000299A (en) 2006-06-27 2006-06-27 Poly-silicon thin film transistor liquid crystal display device and the method of fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060057989A KR20080000299A (en) 2006-06-27 2006-06-27 Poly-silicon thin film transistor liquid crystal display device and the method of fabricating thereof

Publications (1)

Publication Number Publication Date
KR20080000299A true KR20080000299A (en) 2008-01-02

Family

ID=39212634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057989A KR20080000299A (en) 2006-06-27 2006-06-27 Poly-silicon thin film transistor liquid crystal display device and the method of fabricating thereof

Country Status (1)

Country Link
KR (1) KR20080000299A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102260289B1 (en) 2020-08-31 2021-06-03 주식회사 에스피파워 LED module power supply converter with surge voltage protection circuit
KR102260291B1 (en) 2020-08-31 2021-06-03 주식회사 에스피파워 LED module power supply converter with enhanced surge voltage protection
KR102260295B1 (en) 2020-08-31 2021-06-03 주식회사 에스피파워 LED module power supply converter with PCB pattern-connected surge voltage protection circuit
KR102325117B1 (en) 2021-01-12 2021-11-11 주식회사 에스피파워 LED module power supply converter with improved power factor
KR102340887B1 (en) 2021-03-31 2021-12-21 (주)문화전기 LED lighting that can reduce deterioration and extend life by defective LED elements

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102260289B1 (en) 2020-08-31 2021-06-03 주식회사 에스피파워 LED module power supply converter with surge voltage protection circuit
KR102260291B1 (en) 2020-08-31 2021-06-03 주식회사 에스피파워 LED module power supply converter with enhanced surge voltage protection
KR102260295B1 (en) 2020-08-31 2021-06-03 주식회사 에스피파워 LED module power supply converter with PCB pattern-connected surge voltage protection circuit
KR102325117B1 (en) 2021-01-12 2021-11-11 주식회사 에스피파워 LED module power supply converter with improved power factor
KR102340887B1 (en) 2021-03-31 2021-12-21 (주)문화전기 LED lighting that can reduce deterioration and extend life by defective LED elements

Similar Documents

Publication Publication Date Title
JP3747360B2 (en) Active matrix electro-optical device
US7476901B2 (en) Poly-silicon thin film transistor array substrate and method for fabricating the same
TWI492315B (en) A low-temperature polysilicon thin-film transistor manufacturing method
WO2015165164A1 (en) Low temperature poly-silicon thin film transistor and manufacturing method thereof, array substrate and display device
US10699905B2 (en) Low-temperature polysilicon (LTPS), thin film transistor (TFT), and manufacturing method of array substrate
WO2018152875A1 (en) Method for manufacturing thin film transistor, thin film transistor and display
US20100176399A1 (en) Back-channel-etch type thin-film transistor, semiconductor device and manufacturing methods thereof
KR20080000299A (en) Poly-silicon thin film transistor liquid crystal display device and the method of fabricating thereof
CN109638174B (en) OLED display panel and manufacturing method thereof
WO2020113763A1 (en) Preparation method for thin film transistor
JP4286692B2 (en) Control method of polysilicon crystallization
KR100539583B1 (en) Method for crystallizing Silicon and method for manufacturing Thin Film Transistor (TFT) using the same
KR100466962B1 (en) Method of fabricating the same for Poly-Silicone Thin Film Transistor
CN110838467A (en) Manufacturing method of low-temperature polycrystalline silicon substrate and low-temperature polycrystalline silicon substrate
CN100456440C (en) Manufacturing method of multi-crystal siliconthin film transistor assembly of high pressure steam annealing
KR100989200B1 (en) Fabrication method of polycrystalline silicon TFT
KR101343501B1 (en) Method for fabricating polysilicon layer, method for fabricating tft using it, and method for fabricating organic electroluminescent display device
KR100709282B1 (en) The manafacturing method of the silicon thin film transistor
CN100388423C (en) Manufacturing method of poly-silicon film
KR100593267B1 (en) Method for fabricating crystalline silicon thin film transistor
KR100611747B1 (en) Method of Fabricating TFT
KR101306137B1 (en) Oganic Light Emitting Diode Display Device and Liquid Crystal Display Device
KR100425821B1 (en) Method of manufacturing for poly-Silicone thin layer
US20110121305A1 (en) Thin film transistor device and method of making the same
KR20020017779A (en) crystallization method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination