KR100425821B1 - Method of manufacturing for poly-Silicone thin layer - Google Patents

Method of manufacturing for poly-Silicone thin layer Download PDF

Info

Publication number
KR100425821B1
KR100425821B1 KR10-2001-0086424A KR20010086424A KR100425821B1 KR 100425821 B1 KR100425821 B1 KR 100425821B1 KR 20010086424 A KR20010086424 A KR 20010086424A KR 100425821 B1 KR100425821 B1 KR 100425821B1
Authority
KR
South Korea
Prior art keywords
thin film
nickel silicide
amorphous silicon
polysilicon
nickel
Prior art date
Application number
KR10-2001-0086424A
Other languages
Korean (ko)
Other versions
KR20030056249A (en
Inventor
김해열
김빈
황광조
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0086424A priority Critical patent/KR100425821B1/en
Publication of KR20030056249A publication Critical patent/KR20030056249A/en
Application granted granted Critical
Publication of KR100425821B1 publication Critical patent/KR100425821B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42Arrangements for providing conduction through an insulating substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/104Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에서는, 절연기판 상에 비정질 실리콘 박막을 형성하는 단계와; 상기 비정질 실리콘 박막 상에 미량의 니켈 실리사이드(NiSiX)를 흡착하는 단계와; 상기 니켈 실리사이드 상(phase)의 이동을 유도하는 단계와; 상기 니켈 실리사이드 상을 결정핵으로 하여 비정질 실리콘 박막을 폴리실리콘 박막으로 결정화하는 단계를 포함하는 폴리실리콘 박막의 제조방법을 제공하는 것을 특징으로 한다.In the present invention, forming an amorphous silicon thin film on an insulating substrate; Adsorbing a small amount of nickel silicide (NiSi X ) on the amorphous silicon thin film; Inducing movement of said nickel silicide phase; It provides a method for producing a polysilicon thin film comprising the step of crystallizing an amorphous silicon thin film into a polysilicon thin film using the nickel silicide phase as a crystal nucleus.

Description

폴리실리콘 박막 제조방법{Method of manufacturing for poly-Silicone thin layer}Method of manufacturing poly-silicon thin layer

본 발명은 액정표시장치에 관한 것이며, 특히 액정표시장치에서 스위칭 소자로 이용되는 박막트랜지스터에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a thin film transistor used as a switching element in a liquid crystal display device.

현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막 트랜지스터(TFT : Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.In the current flat panel display field, active matrix liquid crystal display (AMLCD) is the mainstream. In an AMLCD, a thin film transistor (TFT) is used as a switching element to change the transmittance of a pixel by adjusting a voltage applied to a liquid crystal of one pixel.

이러한 스위칭 소자로는 수소화된 비정질 실리콘(amorphous-Silicon:H ; 이하 비정질 실리콘이라 약칭함)이 주로 이용되는데, 이는 대면적으로 제작이 용이하여 생산성이 높고, 350℃ 이하의 낮은 기판온도에서 증착이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.Hydrogenated amorphous silicon (Amorphous-Silicon: H; hereinafter referred to as amorphous silicon) is mainly used as the switching element, which is easy to manufacture in large areas, high productivity, and deposition at a low substrate temperature of 350 ° C. or less. This is because a low cost insulating substrate can be used.

그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 박막트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있다. 특히 비정질 실리콘은 빛조사에 의해 특성이 저하되는 문제점이 있고, 표시화소 구동 소자의 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)과 신뢰성 저하로 인해 구동회로에 쓰기 어렵다.However, because hydrogenated amorphous silicon has a disordered atomic arrangement, weak Si-Si bonds and dangling bonds exist, and thus, the Si-Si is changed into a quasi-stable state when irradiated with light or applied with an electric field to be used as a thin film transistor device. Stability is a problem. In particular, amorphous silicon has a problem of deterioration in characteristics due to light irradiation, and is difficult to use in driving circuits due to electrical characteristics (low field effect mobility: 0.1 to 1.0 cm 2 / V · s) and reliability deterioration of display pixel driving elements.

즉, 비정질 실리콘 박막트랜지스터 기판은 TCP(Tape Carrier Package) 구동IC(Integrated Circuit)를 이용하여 절연기판과 PCB(Printed Circuit Board)를 연결하며, 구동 IC 및 실장비용이 원가에 많은 부분을 차지한다.That is, an amorphous silicon thin film transistor substrate connects an insulating substrate and a printed circuit board (PCB) using a tape carrier package (IC) integrated circuit (TCP), and a large portion of the cost for the driving IC and the actual equipment is used.

더욱이, 액정표시장치용 액정패널의 해상도가 높아지면, 박막트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(Pitch)가 짧아져 TCP 본딩 자체가 어려워진다.In addition, when the resolution of the liquid crystal panel for a liquid crystal display device is increased, the pad pitch outside the substrate connecting the gate wiring and the data wiring of the thin film transistor substrate with the TCP becomes short, and the TCP bonding itself becomes difficult.

그러나, 다결정 상태의 폴리실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있어, 이 폴리실리콘으로 기판에 직접 구동회로를 만들면 구동 IC 비용도 줄일 수 있고 실장도 간단해진다.However, polysilicon in the polycrystalline state has a higher field effect mobility than amorphous silicon, so that a driving circuit can be made on the substrate. When the polysilicon is made directly on the substrate, the driving IC cost can be reduced and the mounting is simplified. .

또한, 폴리실리콘은 비정질 실리콘보다 전계효과 이동도가 높아 고해상도 패널의 스위칭 소자로 유리하고, 비정질 실리콘에 비하여 광전류가 적어 빛이 많이 쬐이는 디스플레이(display) 장치에도 적용할 수 있다.In addition, polysilicon has a higher field effect mobility than amorphous silicon, and is advantageous as a switching device of a high resolution panel. The polysilicon may be applied to a display device in which a lot of light is exposed due to less photocurrent compared to amorphous silicon.

이 폴리실리콘의 제조방법은 공정온도에 따라 저온 공정과 고온 공정으로 나뉜다. 고온 공정은 공정온도가 1000℃ 근처로 절연기판의 변형온도 이상의 온도조건이 요구되어 열저항력이 높은 고가의 석영기판을 써야 되는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정화시켜 다결정 박막으로 만들려는 노력이 여러 가지 방향에서 전개되고 있다.The polysilicon manufacturing method is divided into low temperature process and high temperature process according to the process temperature. The high temperature process has the disadvantage of using expensive quartz substrate with high heat resistance because the process temperature is higher than 1000 ℃ and the temperature condition is higher than the deformation temperature of the insulating substrate. Therefore, it is crystallized using amorphous silicon that can be deposited at low temperature. Efforts are being made in many directions.

또한, 고온폴리 공정에 의해 증착된 폴리실리콘 박막의 경우 성막시 높은 표면조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로, 저온폴리 공정에 의한 비정질 실리콘 박막의 재결정화보다 소자응용 특성이 떨어지는 것으로 알려져 있다.In addition, the polysilicon thin film deposited by the high temperature poly process has high surface roughness and low quality crystallinity such as fine grains during film formation, and device application characteristics are inferior to recrystallization of the amorphous silicon thin film by the low temperature poly process. It is known.

이러한 저온 폴리 박막트랜지스터 액정표시장치는, 기존의 비정질 실리콘 제품보다 뛰어난 화질, 고신뢰성, 저소비전력을 가지는 차세대 신개념 기술이다.The low temperature poly thin film transistor liquid crystal display device is a next generation new concept technology having superior image quality, high reliability, and low power consumption than conventional amorphous silicon products.

또한, 이 저온폴리 공정은 공정내에서 구동회로 및 주변회로를 내장하여, 진동, 충격, 설계 등 고신뢰성과 휴대성이 강조되는 휴대폰에도 적합하다.In addition, the low temperature poly-process is suitable for a mobile phone in which high reliability and portability such as vibration, shock, and design are emphasized by embedding a driving circuit and a peripheral circuit in the process.

이러한 저온 폴리 공정 중에서, 니켈(Ni)과 같은 촉매 금속물질을 결정핵으로 이용하여 폴리실리콘을 형성하는 MIC(Metal Induced Crystallization), MILC(Metal Induced Lateral Crystallization), FE-MIC(Field Enhanced MIC)이 주로 이용되고 있다. 다.Among these low-temperature poly processes, MIC (Metal Induced Crystallization), MIC (Metal Induced Lateral Crystallization), and FE-MIC (Field Enhanced MIC), which form polysilicon using a catalyst metal material such as nickel (Ni) as crystal nuclei, Mainly used. All.

이 중, 상기 FE-MIC 방법은 직류의 고전압을 촉매 금속 처리된 실리콘 박막에 인가함으로서, 결정화 시간 및 결정화에 필요한 온도를 낮출 수 있는 결정화 방법으로 각광받고 있다.Among these, the FE-MIC method has been spotlighted as a crystallization method capable of lowering the crystallization time and the temperature required for crystallization by applying a high voltage of direct current to the catalytic metal-treated silicon thin film.

이하, 니켈을 촉매 금속물질로 이용하는 저온 폴리 공정에 대해서 도면을 참조하여 상세히 설명한다.Hereinafter, a low temperature poly process using nickel as a catalyst metal material will be described in detail with reference to the accompanying drawings.

도 1a 내지 1c는 일반적인 FE-MIC 방법을 이용한 비정질 실리콘 박막의 결정화 공정에 대해서 단계별로 도시한 단면도이다.1A to 1C are cross-sectional views illustrating stepwise crystallization processes of an amorphous silicon thin film using a general FE-MIC method.

도 1a에서는, 절연기판(1) 상에 버퍼층(10 ; buffer layer), 비정질 실리콘층(12 ; a-Si)을 차례대로 형성한 다음, 상기 비정질 실리콘층(12) 상부에 미량의 니켈을 증착, 코팅, 주입(implantation) 등과 같은 방식을 이용하여 흡착하는 단계이다.In FIG. 1A, a buffer layer 10 and an amorphous silicon layer 12 (a-Si) are sequentially formed on the insulating substrate 1, and then a small amount of nickel is deposited on the amorphous silicon layer 12. It is a step of adsorption using a method such as coating, implantation, etc.

도 1b에서는, 상기 니켈이 흡착된 기판(16)을 500 ℃ 이하의 온도로 가열함과 동시에, 기판(16) 양단에 설치된 금속 전극(13)에 전기장을 인가하여 FE-MIC 효과에 의하여 증착된 니켈과 비정질 실리콘층(12)의 실리콘이 반응하여 니켈 실리사이드(NiSiX; X = 0.5 ~ 2) 상(phase)으로 변태된 다음, 니켈 실리사이드 상이 이동하면서 결정화 반응이 유도된다.In FIG. 1B, the nickel-adsorbed substrate 16 is heated to a temperature of 500 ° C. or lower, and an electric field is applied to the metal electrodes 13 provided at both ends of the substrate 16 to be deposited by the FE-MIC effect. Nickel and silicon of the amorphous silicon layer 12 react to transform into a nickel silicide (NiSi X ; X = 0.5 to 2) phase, and then a crystallization reaction is induced while the nickel silicide phase moves.

도 1c에서는, 상기 결정화 반응을 거쳐 폴리실리콘층(20)을 형성하는 단계이다.In FIG. 1C, the polysilicon layer 20 is formed through the crystallization reaction.

이후 단계에서는, 상기 폴리실리콘층(20)을 패터닝하여 액티브층으로 형성한 다음, 게이트 전극, 소스 및 드레인 전극을 차례대로 형성하여 박막트랜지스터를 완성하는 단계가 이어진다.In a subsequent step, the polysilicon layer 20 is patterned to form an active layer, and then a gate electrode, a source, and a drain electrode are sequentially formed to complete a thin film transistor.

그리고, 도면으로 제시하지 않았지만 MIC 또는 MILC 방법에 의한 결정화 공정에서는, 니켈이 흡착된 비정질 실리콘 기판을 500 ℃ 이상의 온도로 가열하여, 열 에너지에 의해 니켈과 실리콘이 반응하여 니켈 실리사이드 상으로 변태된 다음, 니켈 실리사이드 상이 이동하면서 결정화 반응이 유도된다.In the crystallization process by the MIC or MILC method, although not shown in the drawings, the nickel-adsorbed amorphous silicon substrate is heated to a temperature of 500 ° C. or higher, and the nickel and silicon react with the thermal energy to transform into a nickel silicide phase. As the nickel silicide phase moves, a crystallization reaction is induced.

이와 같이, 기존의 니켈을 촉매 금속으로 하여 비정질 실리콘 박막의 결정화를 유도하는 결정화 공정에서는, 실제 결정화 반응의 촉매로 사용하는 물질인 니켈 실리사이드에 비하여 그 반응 효율이 낮고, 특히 반응에 관여하지 않고 박막내 존재하는 니켈에 의하여, 상기 결정화 공정을 거쳐 형성된 폴리실리콘 박막트랜지스터의 작동시 누설 전류가 발생되는 등 소자 특성이 퇴화되는 문제점이 있다.As described above, in the crystallization process of inducing crystallization of an amorphous silicon thin film using nickel as a catalyst metal, the reaction efficiency is lower than that of nickel silicide, which is a material used as a catalyst for the actual crystallization reaction, and in particular, the thin film is not involved in the reaction. Due to the nickel present therein, there is a problem in that device characteristics are degraded such as leakage current is generated during operation of the polysilicon thin film transistor formed through the crystallization process.

상기 문제점을 해결하기 위하여, 본 발명에서는 폴리실리콘 박막트랜지스터 소자 특성이 퇴화되는 것을 방지하고, 저온 공정에서도 균일한 결정성을 가질 수 있으며, 반응 효율을 높일 수 있는 촉매 금속물질을 이용한 폴리실리콘을 제작하는 것을 목적으로 한다.In order to solve the above problems, in the present invention, polysilicon thin film transistor device characteristics are prevented from deterioration, and even in a low temperature process, it may have uniform crystallinity and produce polysilicon using a catalytic metal material that can increase reaction efficiency. It aims to do it.

이를 위하여, 본 발명에서는 결정화 반응 촉매로 사용되는 물질을 기존의 니켈이 아닌 니켈 실리사이드를 직접 이용하고자 한다.To this end, the present invention intends to directly use nickel silicide instead of nickel as a material used as a crystallization reaction catalyst.

도 1a 내지 1c는 종래의 FE-MIC 방법을 이용한 비정질 실리콘 박막의 결정화 공정에 대해서 단계별로 도시한 단면도.1A to 1C are cross-sectional views showing step by step for the crystallization process of an amorphous silicon thin film using a conventional FE-MIC method.

도 2a 내지 2c는 본 발명의 FE-MIC 방법을 이용한 폴리실리콘 박막의 제조방법을 단계별로 나타낸 단면도.Figure 2a to 2c is a cross-sectional view showing a step of manufacturing a polysilicon thin film using the FE-MIC method of the present invention.

도 3은 본 발명에 따른 폴리실리콘 박막을 반도체층으로 이용하는 박막트랜지스터에 대한 단면도.3 is a cross-sectional view of a thin film transistor using a polysilicon thin film according to the present invention as a semiconductor layer.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 절연기판 110 : 버퍼층100: insulating substrate 110: buffer layer

112 : 비정질 실리콘층112: amorphous silicon layer

116 : 니켈 실리사이드가 흡착된 기판116: nickel silicide adsorbed substrate

118 : 금속 전극118: metal electrode

상술한 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 절연기판 상에 비정질 실리콘 박막을 형성하는 단계와; 상기 비정질 실리콘 박막 상에 미량의 니켈 실리사이드(NiSiX)를 흡착하는 단계와; 상기 니켈 실리사이드 상(phase)의 이동을 유도하는 단계와; 상기 니켈 실리사이드 상을 결정핵으로 하여 비정질 실리콘 박막을 폴리실리콘 박막으로 결정화하는 단계를 포함하는 폴리실리콘 박막의 제조방법을 제공한다.In order to achieve the above object, a first aspect of the present invention comprises the steps of forming an amorphous silicon thin film on an insulating substrate; Adsorbing a small amount of nickel silicide (NiSi X ) on the amorphous silicon thin film; Inducing movement of said nickel silicide phase; It provides a method for producing a polysilicon thin film comprising the step of crystallizing an amorphous silicon thin film into a polysilicon thin film using the nickel silicide phase as a crystal nucleus.

상기 비정질 실리콘 박막을 형성하는 단계 전에, 상기 절연기판 상에 버퍼층을 형성하는 단계를 포함하며, 상기 니켈 실리사이드 상의 이동을 유도하는 단계는, 열 에너지를 이용하는 단계인 것을 특징으로 한다.Before forming the amorphous silicon thin film, forming a buffer layer on the insulating substrate, and inducing the movement on the nickel silicide is characterized in that using the thermal energy.

그리고, 상기 니켈 실리사이드 상의 이동을 유도하는 단계는, 열 에너지 및전기장을 이용하는 단계이고, 상기 니켈 실리사이드를 흡착하는 단계는, 니켈 실리사이드 화합물을 타깃(target)으로 하여, 니켈 실리사이드 입자를 기판 상에 증착하는 단계이며, 상기 니켈 실리사이드 화합물은, 단결정 실리콘 물질에 니켈을 증착, 소결(sintering)하여 이루어진 물질인 것을 특징으로 한다. 상기 소결 온도는 500 ℃ ~ 1,000 ℃인 것을 특징으로 한다.In addition, inducing the movement of the nickel silicide phase may include using thermal energy and an electric field, and adsorbing the nickel silicide may target nickel silicide compounds to deposit nickel silicide particles on a substrate. The nickel silicide compound is characterized in that the material formed by depositing and sintering nickel on a single crystal silicon material. The sintering temperature is characterized in that 500 ℃ ~ 1,000 ℃.

본 발명의 제 2 특징에서는, 상기 제 1 특징에 따른 제조방법에 의해 형성된 폴리실리콘 박막을 반도체층으로 이용하는 박막트랜지스터를 제공한다.In a second aspect of the present invention, there is provided a thin film transistor using a polysilicon thin film formed by the manufacturing method according to the first aspect as a semiconductor layer.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

도 2a 내지 2c는 본 발명의 FE-MIC 방법을 이용한 폴리실리콘 박막의 제조방법을 단계별로 나타낸 단면도이다.Figure 2a to 2c is a cross-sectional view showing a step of manufacturing a polysilicon thin film using the FE-MIC method of the present invention.

도 2a는 절연기판(100) 상에 제 1 절연물질, 비정질 실리콘을 차례대로 증착한 후, 버퍼층(110), 비정질 실리콘층(112)을 각각 형성한 다음, 상기 비정질 실리콘층(112) 상부에 미량의 니켈 실리사이드를 흡착하는 단계이다.2A illustrates that after depositing the first insulating material and the amorphous silicon on the insulating substrate 100, the buffer layer 110 and the amorphous silicon layer 112 are formed, respectively, and then on the amorphous silicon layer 112. Adsorption of trace amounts of nickel silicide.

이때, 상기 니켈 실리사이드를 흡착하는 방법으로는 스퍼터(sputter) 또는 CVD(Chemical Vapor Deposition) 장치를 이용한 증착, 스핀 코팅(spin coating) 장치를 이용한 코팅 또는 주입 방법 등에 의해 가능하다.In this case, the nickel silicide may be adsorbed by a sputter or chemical vapor deposition (CVD) apparatus, or a coating or injection method using a spin coating apparatus.

한 예로, 스퍼터 방법의 경우 먼저 타깃(target) 물질을 만들어야 되는데, 일반 단결정 실리콘 물질에 니켈을 상당량 증착한 후 500 ℃ ~ 1,000 ℃ 정도에서 소결(sintering)시키면, 니켈 실리사이드 화합물의 타깃을 만들 수 있다. 이 타깃을 스퍼터 챔버에 넣고 일반 아르곤(Ar)이나 질소(N2) 분위기에서 스퍼터링하면, 니켈 실리사이드 물질을 비정질 실리콘층 상에 흡착할 수 있다.For example, in the case of the sputtering method, a target material must first be made. If a large amount of nickel is deposited on a general single crystal silicon material and then sintered at about 500 ° C to 1,000 ° C, a target of the nickel silicide compound can be made. . If the target is placed in a sputter chamber and sputtered in a general argon (Ar) or nitrogen (N 2 ) atmosphere, the nickel silicide material can be adsorbed onto the amorphous silicon layer.

상기 제 1 절연물질로는 실리콘 산화막(SiNx)으로 하는 것이 바람직하다.It is preferable that the first insulating material be a silicon oxide film (SiNx).

도 2b에서는, 상기 니켈 실리사이드가 흡착된 기판(116)을 500 ℃ 이하의 온도로 가열함과 동시에, 기판(116) 양단에 금속 전극(118)에 전기장을 인가하여 FE-MIC 효과에 의해 니켈 실리사이드 상이 이동하면서 비정질 실리콘층(112)의 결정화 반응이 빠르게 유도된다.In FIG. 2B, the nickel silicide-adsorbed substrate 116 is heated to a temperature of 500 ° C. or lower, and an electric field is applied to the metal electrode 118 at both ends of the substrate 116, thereby causing nickel silicide by the FE-MIC effect. As the phase moves, the crystallization reaction of the amorphous silicon layer 112 is induced quickly.

도 2c에서는, 상기 결정화 반응을 거쳐 폴리실리콘층(120)을 형성하는 단계이다.In FIG. 2C, the polysilicon layer 120 is formed through the crystallization reaction.

본 발명에서는, 니켈 실리사이드를 촉매 금속물질을 이용하여 폴리실리콘층(120)을 형성하게 되면, 니켈을 니켈 실리사이드로 변태시키는 과정을 생략할 수 있어 반응 효율을 높일 수 있고, 잔류 니켈을 최소화할 수 있어 소자 특성의 퇴화를 방지할 수 있게 된다.In the present invention, when the polysilicon layer 120 is formed of nickel silicide using a catalytic metal material, the process of transforming nickel into nickel silicide may be omitted, thereby increasing reaction efficiency and minimizing residual nickel. Therefore, deterioration of device characteristics can be prevented.

상기 FE-MIC 방법에 따른 결정화 공정이외에 MIC 또는 MILC 방법에서도 본 발명에 따른 촉매 금속물질인 니켈 실리사이드를 이용하는 비정질 실리콘 박막의 결정화 공정을 적용할 수 있다.In addition to the crystallization process according to the FE-MIC method, a crystallization process of an amorphous silicon thin film using nickel silicide, which is a catalytic metal material according to the present invention, may be applied to the MIC or MILC method.

도 3은 본 발명에 따른 폴리실리콘 박막을 반도체층으로 이용하는 박막트랜지스터에 대한 단면도로서, 소스와 게이트가 한 평면상에 놓이는 코플라나형(coplanar type)형 박막트랜지스터를 한 예로 하여 설명한다.3 is a cross-sectional view of a thin film transistor using a polysilicon thin film according to the present invention as a semiconductor layer, and a coplanar type thin film transistor having a source and a gate on one plane will be described as an example.

도시한 바와 같이, 절연기판(100) 상부에 버퍼층(130)이 기판 전면에 걸쳐 형성되어 있고, 버퍼층(130) 상부에는 니켈 실리사이드를 촉매 금속물질로 하여 결정화된 폴리실리콘으로 이루어진 액티브층(132a)과, 액티브층(132a) 양측의 불순물 폴리실리콘으로 이루어진 오믹 콘택층(132b)로 구성되는 반도체층(132)이 형성되어 있고, 액티브층(132a) 상부에는 게이트 절연막(134), 게이트 전극(136)이 차례대로 적층되어 있고, 게이트 전극(136) 상부에는, 제 1, 2 반도체층 콘택홀(138a, 138b)을 포함하는 층간절연막(140 ; interlayer)이 형성되어 있으며, 이 제 1, 2 반도체층 콘택홀(138a, 138b)과 각각 연결되어 소스 및 드레인 전극(142, 144)이 형성되어 있고, 소스 및 드레인 전극(142, 144) 상부에는 드레인 콘택홀(146)을 포함하는 보호층(148)이 형성되어 있고, 보호층(148) 상부에는 전술한 드레인 콘택홀(146)을 통해 드레인 전극(144)과 연결되어 화소 전극(150)이 형성되어 있다.As shown in the figure, a buffer layer 130 is formed on the insulating substrate 100 over the entire surface of the substrate, and an active layer 132a made of polysilicon crystallized using nickel silicide as a catalyst metal material on the buffer layer 130. And a semiconductor layer 132 composed of an ohmic contact layer 132b made of impurity polysilicon on both sides of the active layer 132a, and a gate insulating film 134 and a gate electrode 136 formed on the active layer 132a. ) Are stacked in this order, and an interlayer insulating film 140 including first and second semiconductor layer contact holes 138a and 138b is formed on the gate electrode 136, and the first and second semiconductors are formed. Source and drain electrodes 142 and 144 are connected to the layer contact holes 138a and 138b, respectively, and a passivation layer 148 including a drain contact hole 146 on the source and drain electrodes 142 and 144. ) Is formed, and the above-mentioned protective layer 148 Through the drain contact hole 146 is connected to the drain electrode 144, a pixel electrode 150 is formed.

그러나, 본 발명은 상기 실시예로 한정되지 않고 본 발명의 취지에 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention.

이와 같이, 본 발명에 따른 니켈 실리사이드를 이용한 비정질 실리콘 박막의 저온 결정화 기술에 의하면, 니켈을 결정화 촉매로 이용하는 모든 결정화 공정의 반응속도와 균일성을 현저히 증가시킴으로써, 500 ℃ 미만의 저온에서 균일한 결정성을 갖는 폴리실리콘 박막의 제조가 가능해지며, 기존의 엑시머 레이저(Excimer Laser)법을 대체함으로써, 액정표시장치 분야의 장비투자비를 감소시켜 관련 분야의 가격 경쟁력을 향상시킬 수 있는 효과를 가진다.As described above, according to the low temperature crystallization technique of the amorphous silicon thin film using nickel silicide according to the present invention, by uniformly increasing the reaction rate and uniformity of all the crystallization process using nickel as the crystallization catalyst, uniform crystal at low temperature below 500 ℃ The polysilicon thin film can be manufactured, and by replacing the existing excimer laser method, it has the effect of reducing the equipment investment cost of the liquid crystal display device and improving the price competitiveness of the related field.

Claims (8)

절연기판 상에 비정질 실리콘 박막을 형성하는 단계와;Forming an amorphous silicon thin film on an insulating substrate; 상기 비정질 실리콘 박막 상에 미량의 니켈 실리사이드(NiSiX)를 흡착하는 단계와;Adsorbing a small amount of nickel silicide (NiSi X ) on the amorphous silicon thin film; 상기 니켈 실리사이드 상(phase)의 이동을 유도하는 단계와;Inducing movement of said nickel silicide phase; 상기 니켈 실리사이드 상을 결정핵으로 하여 비정질 실리콘 박막을 폴리실리콘 박막으로 결정화하는 단계Crystallizing an amorphous silicon thin film into a polysilicon thin film using the nickel silicide phase as a crystal nucleus 를 포함하는 폴리실리콘 박막의 제조방법.Method for producing a polysilicon thin film comprising a. 제 1 항에 있어서,The method of claim 1, 상기 비정질 실리콘 박막을 형성하는 단계 전에, 상기 절연기판 상에 버퍼층을 형성하는 단계를 포함하는 폴리실리콘 박막의 제조방법.Before forming the amorphous silicon thin film, forming a buffer layer on the insulating substrate. 제 1 항에 있어서,The method of claim 1, 상기 니켈 실리사이드 상의 이동을 유도하는 단계는, 열 에너지를 이용하는 단계인 폴리실리콘 박막의 제조방법.Inducing the movement of the nickel silicide phase, the method of producing a polysilicon thin film using the thermal energy. 제 1 항에 있어서,The method of claim 1, 상기 니켈 실리사이드 상의 이동을 유도하는 단계는, 열 에너지 및 전기장을 이용하는 단계인 폴리실리콘 박막의 제조방법.Inducing the movement of the nickel silicide phase, the method of producing a polysilicon thin film using a thermal energy and an electric field. 제 1 항에 있어서,The method of claim 1, 상기 니켈 실리사이드를 흡착하는 단계는, 니켈 실리사이드 화합물을 타깃(target)으로 하여, 니켈 실리사이드 입자를 기판 상에 증착하는 단계인 폴리실리콘 박막의 제조방법.The adsorbing nickel silicide may include depositing nickel silicide particles on a substrate using a nickel silicide compound as a target. 제 5 항에 있어서,The method of claim 5, wherein 상기 니켈 실리사이드 화합물은, 단결정 실리콘 물질에 니켈을 증착, 소결(sintering)하여 이루어진 물질인 폴리실리콘 박막의 제조방법.The nickel silicide compound is a method of manufacturing a polysilicon thin film which is a material formed by depositing and sintering nickel on a single crystal silicon material. 제 6 항에 있어서,The method of claim 6, 상기 소결 온도는 500 ℃ ~ 1,000 ℃인 폴리실리콘 박막의 제조방법.The sintering temperature is 500 ℃ ~ 1,000 ℃ manufacturing method of polysilicon thin film. 제 1 항에 의한 제조방법에 의해 형성된 폴리실리콘 박막을 반도체층으로 이용하는 박막트랜지스터.A thin film transistor using a polysilicon thin film formed by the method according to claim 1 as a semiconductor layer.
KR10-2001-0086424A 2001-12-27 2001-12-27 Method of manufacturing for poly-Silicone thin layer KR100425821B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086424A KR100425821B1 (en) 2001-12-27 2001-12-27 Method of manufacturing for poly-Silicone thin layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086424A KR100425821B1 (en) 2001-12-27 2001-12-27 Method of manufacturing for poly-Silicone thin layer

Publications (2)

Publication Number Publication Date
KR20030056249A KR20030056249A (en) 2003-07-04
KR100425821B1 true KR100425821B1 (en) 2004-04-03

Family

ID=32214459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086424A KR100425821B1 (en) 2001-12-27 2001-12-27 Method of manufacturing for poly-Silicone thin layer

Country Status (1)

Country Link
KR (1) KR100425821B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034788B1 (en) * 2004-03-30 2011-05-17 엘지디스플레이 주식회사 Array substrate for Liquid Crystal Display Device and method of fabricating the same

Also Published As

Publication number Publication date
KR20030056249A (en) 2003-07-04

Similar Documents

Publication Publication Date Title
US6500736B2 (en) Crystallization method of amorphous silicon
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
JP4376331B2 (en) Method for manufacturing semiconductor device
KR100671824B1 (en) Method for manutacturing reverse-staggered film transistor
US6812072B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
US20050167634A1 (en) Etchant for nickel silicide
KR101274697B1 (en) Silicon crystallization method and method for manufacturing thin film transistor using the same
KR20080000299A (en) Poly-silicon thin film transistor liquid crystal display device and the method of fabricating thereof
KR100425821B1 (en) Method of manufacturing for poly-Silicone thin layer
US6475835B1 (en) Method for forming thin film transistor
KR100525436B1 (en) Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD
KR100504538B1 (en) Method For Crystallizing Amorphous Layer And Method For Fabricating Liquid Crystal Display Device By Using Said Method
KR100399617B1 (en) Method of manufacturing for polycrystalline- Silicon thin layer
KR100534585B1 (en) crystallization method of amorphous silicon layer
KR100977538B1 (en) Method of manufacturing for poly-Silicone thin layer
KR20040057786A (en) Method of manufacturing for poly-Silicone thin layer
KR100959684B1 (en) Method of manufacturing for Thin Film Transistor Device
KR100366960B1 (en) silicon crystallization method
KR20040061795A (en) fabrication method of a poly crystal silicon film
US20060292836A1 (en) Manufacturing method of polysilicon
KR100525434B1 (en) Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD
KR100650402B1 (en) removing method of metal impurities in silicon film
KR20020086682A (en) Thin film manufacturing method and manufacturing apparatus, and thin-film transistor and manufacturing method
KR20040064321A (en) Method of manufacturing for poly-Silicone thin layer
KR20040051075A (en) Methode Of Forming Polycrystalline Silicon

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061229

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee