KR100658288B1 - Pixel circuit and organic light emitting display having an improved transistor structure - Google Patents
Pixel circuit and organic light emitting display having an improved transistor structure Download PDFInfo
- Publication number
- KR100658288B1 KR100658288B1 KR1020040048315A KR20040048315A KR100658288B1 KR 100658288 B1 KR100658288 B1 KR 100658288B1 KR 1020040048315 A KR1020040048315 A KR 1020040048315A KR 20040048315 A KR20040048315 A KR 20040048315A KR 100658288 B1 KR100658288 B1 KR 100658288B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- light emitting
- organic light
- semiconductor layer
- pixel circuit
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 62
- 239000010409 thin film Substances 0.000 description 17
- 230000007547 defect Effects 0.000 description 10
- 239000010408 film Substances 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 패널 내의 트랜지스터의 균일도를 향상시켜 화질을 개선한 화소 회로 및 이를 채용한 유기 발광 표시장치에 관한 것이다. 본 발명에 따른 화소 회로는 선택 신호에 응답하여 데이터 신호를 전달하는 스위칭 소자와, 전달된 데이터 신호에 상응하는 전압을 저장하는 캐패시터, 그리고 캐패시터에 저장된 전압에 상응하는 전류를 유기 발광 소자에 공급하는 구동 트랜지스터를 포함하며, 구동 트랜지스터는, 십자가 모양의 채널과 이 채널의 인접한 두 끝단에 각각 접속되는 제1 및 제2 소오스와, 제1 및 제2 소오스와 마주하는 두 끝단에 각각 접속되는 제1 및 제2 드레인을 가지는 반도체층과, 절연층을 사이에 두고 채널과 마주하는 게이트를 구비하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pixel circuit in which image quality is improved by improving uniformity of transistors in a panel and an organic light emitting display device employing the same. The pixel circuit according to the present invention provides a switching element for transmitting a data signal in response to a selection signal, a capacitor for storing a voltage corresponding to the transmitted data signal, and a current for supplying a current corresponding to the voltage stored in the capacitor to the organic light emitting element. A drive transistor comprising a first channel and a second source connected to the cross-shaped channel and two adjacent ends of the channel, respectively, and a first terminal connected to two ends facing the first and second sources, respectively. And a gate facing the channel with the semiconductor layer having the second drain interposed therebetween.
유기 발광, 표시장치, TFT, 균일도, 채널OLED, display, TFT, uniformity, channel
Description
도 1은 본 발명의 제1 실시예에 따른 구동 트랜지스터에 대한 평면도이다.1 is a plan view of a driving transistor according to a first exemplary embodiment of the present invention.
도 2는 본 발명의 제1 실시예에 따른 구동 트랜지스터에 고밀도의 결함부가 형성된 경우를 설명하기 위한 평면도이다.2 is a plan view illustrating a case where a high density defect portion is formed in a driving transistor according to a first embodiment of the present invention.
도 3은 도 1의 Ⅲ-Ⅲ선을 따라 취한 구동 트랜지스터의 단면도이다.3 is a cross-sectional view of the driving transistor taken along line III-III of FIG. 1.
도 4는 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용한 화소에 대한 레이아웃 도면이다.4 is a layout diagram of a pixel employing a driving transistor according to a first exemplary embodiment of the present invention.
도 5는 도 4의 Ⅴ-Ⅴ선을 따라 취한 화소의 단면도이다.FIG. 5 is a cross-sectional view of the pixel taken along the line VV of FIG. 4.
도 6은 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용할 수 있는 다른 화소 회로에 대한 회로도이다.6 is a circuit diagram of another pixel circuit that can employ the driving transistor according to the first embodiment of the present invention.
도 7은 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용한 유기 발광 표시장치에 대한 구성도이다.7 is a configuration diagram of an organic light emitting display device employing a driving transistor according to a first embodiment of the present invention.
<도면의 주요 부분에 부호의 설명><Description of the symbols in the main part of the drawing>
100: 트랜지스터 110: 절연기판100: transistor 110: insulating substrate
120: 반도체층 122: 채널120: semiconductor layer 122: channel
123: 결함부 124a, 124b: 소오스123:
126a, 126b: 드레인 140: 게이트 전극126a and 126b: drain 140: gate electrode
150: 소오스 전극 152a: 제1 콘택홀150:
152b: 제2 콘택홀 160: 드레인 전극152b: second contact hole 160: drain electrode
162a: 제3 콘택홀 162b: 제4 콘택홀162a:
A, B: 전류 패스 400: 화소A, B: current pass 400: pixel
700: 유기 발광 표시장치700: organic light emitting display
본 발명은 트랜지스터, 화소 회로 및 유기 발광 표시장치에 관한 것으로, 보다 상세하게는 패널 내의 구동 트랜지스터의 균일도를 높여 표시장치의 화질을 개선하는 화소 회로 및 유기 발광 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor, a pixel circuit, and an organic light emitting display device, and more particularly, to a pixel circuit and an organic light emitting display device which improves the image quality of a display device by increasing the uniformity of driving transistors in a panel.
일반적으로 액티브 매트릭스(active matrix)형 유기 발광 표시장치는 패널 내에 박막 트랜지스터(thin film transistor; 이하, "TFT"라고 함) 어레이(array)를 포함한다. 또한 액티브 매트릭스형 유기 발광 표시장치는 적색, 녹색, 청색, 또는 백색을 표시하는 화소 내에 적어도 2개의 박막 트랜지스터를 구비한다. 이들 박막 트랜지스터는 각 화소의 동작을 제어하는 스위칭 트랜지스터 및 유기 발광 소자를 구동시키는 구동 트랜지스터로 이루어진다.In general, an active matrix organic light emitting display device includes an array of thin film transistors (hereinafter, referred to as TFTs) in a panel. In addition, the active matrix organic light emitting display device includes at least two thin film transistors in a pixel displaying red, green, blue, or white light. These thin film transistors are composed of a switching transistor for controlling the operation of each pixel and a driving transistor for driving the organic light emitting element.
한편, 액티브 매트릭스형 유기 발광 표시장치 내의 패널 내에서 구동 트랜지 스터의 특성에 대한 균일도가 떨어지면, 패널 내에 랜덤 무라(ramdom mura)가 증가하고, 제조 공정에 따라 엑시머 레이저 어닐링(excimer laser annealing: ELA) 라인에 따른 무라가 나타나 화질이 떨어지는 중대한 요인이 된다.On the other hand, if the uniformity of the characteristics of the driving transistor in the panel in the active matrix organic light emitting display is reduced, random mura increases in the panel and excimer laser annealing (ELA) according to the manufacturing process. ) Mura appears along the line, which is a significant factor in deteriorating image quality.
통상 구동 트랜지스터의 특성에 대한 불균일은 엑시머 레이저 어닐링의 특성에 기인하는 데 폴리 실리콘 TFT를 만들기 위해 사용하는 ELA는 그 자체의 특성상 ELA의 진행 방향과 ELA 빔 내에 불균일한 에너지가 분포한다. 이것은 패널 내의 구동 TFT에 대한 불균일도를 높인다.In general, the nonuniformity of the characteristics of the driving transistor is due to the characteristics of the excimer laser annealing. The ELA used to make the polysilicon TFT has a nonuniform energy distribution in the ELA beam and the advancing direction of the ELA. This increases the nonuniformity for the driving TFT in the panel.
이를 위해, 종래의 액티브 매트릭스형 표시장치에서는 ELA에 의한 TFT 패널의 불균일도를 개선하기 위한 방법으로 여러 가지 보상회로를 각각의 화소 회로에 적용하여 구동 트랜지스터의 문턱 전압을 보상한다. 이러한 방법을 통해, 종래의 액티브 매트릭스형 표시장치에서는 화질 개선을 시도하고 있다.To this end, the conventional active matrix display device compensates the threshold voltage of the driving transistor by applying various compensation circuits to each pixel circuit as a method for improving the non-uniformity of the TFT panel by the ELA. In this way, the conventional active matrix display device attempts to improve image quality.
그러나, 상술한 종래 기술을 이용하면, 화소를 복잡하게 만들고 개구율을 떨어뜨리며, 복잡한 화소 구조에 의해 수율이 감소된다는 문제점이 있다.However, using the above-described prior art, there is a problem that the pixel is complicated, the aperture ratio is decreased, and the yield is reduced by the complicated pixel structure.
따라서, 본 발명은 상술한 종래의 문제점을 해결하기 위해 도출된 것으로, 본 발명의 목적은 ELA의 불균일에 의해 TFT의 채널의 특정 부위에 결함 상태 밀도(Density of defect state)가 증가하여도 그 채널 부위를 제외한 다른 채널 부위로 전류 패스가 형성되어 전체적인 전류 흐름을 일정하게 유지할 수 있는 박막 트랜지스터를 제공하는 것이다. Therefore, the present invention is derived to solve the above-mentioned conventional problems, and an object of the present invention is that even if a density of defect state increases in a specific portion of a channel of a TFT due to non-uniformity of ELA, The present invention provides a thin film transistor that can maintain a constant current flow by forming a current path to a portion of a channel other than the portion.
본 발명의 다른 목적은 십자가 모양의 채널을 구비한 박막 트랜지스터를 채용하여 화질을 개선시킨 화소 회로 및 유기 발광 표시장치를 제공하는 것이다.
Another object of the present invention is to provide a pixel circuit and an organic light emitting display device having improved image quality by employing a thin film transistor having a cross-shaped channel.
상술한 목적으로 달성하기 위하여, 본 발명의 일 측면에 따르면, 선택 신호에 응답하여 데이터 신호를 전달하는 제1 스위칭 소자와, 전달된 데이터 신호에 상응하는 전압을 저장하는 커패시터, 및 커패시터에 저장된 전압에 상응하는 전류를 유기 발광 소자에 공급하는 구동 트랜지스터를 포함하며, 구동 트랜지스터는, 십자가 모양의 채널과 상기 채널의 인접한 두 끝단에 각각 접속되는 제1 및 제2 소오스 그리고 채널의 나머지 두 끝단에 접속되는 드레인을 가지는 반도체층, 및 절연층을 사이에 두고 상기 채널과 마주하는 게이트를 구비하는 유기 발광 표시장치의 화소 회로가 제공된다.In order to achieve the above object, according to an aspect of the present invention, a first switching element for transmitting a data signal in response to a selection signal, a capacitor for storing a voltage corresponding to the transferred data signal, and a voltage stored in the capacitor A driving transistor for supplying a current corresponding to the organic light emitting element, the driving transistor being connected to a cross-shaped channel and first and second sources respectively connected to two adjacent ends of the channel and the remaining two ends of the channel. A pixel circuit of an organic light emitting display device is provided having a semiconductor layer having a drain, and a gate facing the channel with an insulating layer interposed therebetween.
본 발명의 다른 측면에 따르면, 데이터 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 그리고 이웃하는 두 데이터선과 이웃하는 두 주사선에 의해 정의되는 화소 영역에 형성되며, 상술한 화소 회로를 포함하는 유기 발광 표시장치가 제공된다.According to another aspect of the present invention, a pixel is formed in a pixel area defined by a plurality of data lines for transmitting a data signal, a plurality of scan lines for transmitting a selection signal, and two neighboring data lines and two neighboring scan lines. An organic light emitting display device including a circuit is provided.
본 발명의 또 다른 측면에 따르면, 절연 기판 상에 형성되며, 십자가 모양의 채널과, 상기 채널의 제1 끝단 및 상기 제1 끝단에 인접한 제2 끝단에 각각 접속되는 제1 및 제2 소오스, 그리고 상기 제1 및 제2 끝단과 마주하는 제3 및 제4 끝단에 각각 접속되는 제1 및 제2 드레인을 구비하는 반도체층, 상기 채널에 접하여 형 성되는 절연층, 및 절연층을 사이에 두고 채널과 마주하는 게이트를 포함하며, 제1 및 제2 소오스는 전기적으로 접속되고, 제1 및 제2 드레인은 전기적으로 접속되는 트랜지스터가 제공된다.According to another aspect of the invention, the first and second sources are formed on the insulating substrate, connected to the cross-shaped channel, the first end of the channel and the second end adjacent to the first end, respectively, and A semiconductor layer having first and second drains connected to third and fourth ends facing the first and second ends, an insulating layer formed in contact with the channel, and an insulating layer interposed therebetween And a gate facing the gate, the first and second sources being electrically connected, and the first and second drains being electrically connected.
바람직한 일 실시예에서, 반도체층은 폴리 실리콘층으로 형성된다.In one preferred embodiment, the semiconductor layer is formed of a polysilicon layer.
또한, 반도체층은 비정질 실리콘층을 결정화하는 결정화 공정에 의해 형성된다.In addition, the semiconductor layer is formed by a crystallization process of crystallizing the amorphous silicon layer.
또한, 결정화 공정은 엑시머 레이저 어닐링 공정을 포함한다.The crystallization process also includes an excimer laser annealing process.
또한, 채널은 제1 및 제2 소오스와 제1 및 제2 드레인 사이에 형성되는 적어도 두 개의 전류 패스를 포함한다.The channel also includes at least two current paths formed between the first and second sources and the first and second drains.
또한, 제1 및 제2 소오스는 전기적으로 접속되며, 제1 및 제2 드레인도 전기적으로 접속된다.In addition, the first and second sources are electrically connected, and the first and second drains are also electrically connected.
또한, 데이터 신호는 전압 또는 전류이다.In addition, the data signal is a voltage or a current.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.
도 1은 본 발명의 제1 실시예에 따른 구동 트랜지스터에 대한 평면도이다. 도 2는 본 발명의 제1 실시예에 따른 구동 트랜지스터에 고밀도의 결함부가 형성된 경우를 설명하기 위한 평면도이다. 그리고, 도 3은 도 1의 Ⅲ-Ⅲ선을 따라 취한 구동 트랜지스터의 단면도이다.1 is a plan view of a driving transistor according to a first exemplary embodiment of the present invention. 2 is a plan view illustrating a case where a high density defect portion is formed in a driving transistor according to a first embodiment of the present invention. 3 is a cross-sectional view of the driving transistor taken along line III-III of FIG. 1.
도 1 내지 도 3을 참조하면, 구동 트랜지스터(100)는 절연 기판(110) 상에 형성된 반도체층(120), 반도체층(120) 상에 형성된 절연층(130), 그리고 절연층(130)을 사이에 두고 반도체층(120) 내의 채널(122)과 마주하는 게이트 또는 게이트 전극(140)을 포함한다. 이러한 구동 트랜지스터(100)는 게이트 전극(140)에 인가되는 전압에 따라 소정의 채널(122)을 형성한다. 채널(122)은 소정의 전류가 흐를 수 있는 통로가 된다.1 to 3, the
반도체층(120)은 채널(122), 제1 소오스(124a), 제2 소오스(124b), 제1 드레인(126a) 및 제2 드레인(126b)을 포함한다. 제1 및 제2 소오스(124a, 124b)는 십자가 모양의 채널(122)의 인접한 두 끝단에 각각 접속되고, 제1 및 제2 드레인(126a, 126b)은 제1 및 제2 소오스(124a, 124b)와 마주하는 두 끝단에 각각 접속된다. 예를 들면, 채널(122)은 가로 방향과 세로 방향의 두 개의 전류 패스(A, B)를 형성하도록 십자가 모양으로 형성된다. 이러한 십자가 모양은 반도체층(120)을 ELA 공정을 통해 형성하는 경우, ELA 특성의 불균일로 인해 트랜지스터의 채널 내에서 하나의 전류 패스 상의 특정 부위에 결함 상태 밀도가 증가하는 경우에도 전체적으로 일정한 전류 흐름을 유지할 수 있게 한다.The
또한, 반도체층(120)은 폴리 실리콘층으로 형성된다. 이때 폴리 실리콘층은 비정질 실리콘을 결정화하는 엑시머 레이저 어닐링 공정 등의 결정화 공정에 의해 형성될 수 있다. In addition, the
반도체층(120)의 상부에는 절연층(130)이 형성된다. 절연층(130)은 제1 및 제2 소오스(124a, 124b)와 제1 및 제2 드레인(126a, 126b)을 각각 노출시키는 제1, 제2, 제3 및 제4 콘택홀(152a, 152b, 162a, 162b)을 포함한다. 그리고, 절연층(130)의 상부에는 게이트 전극(140), 소오스 전극(150), 및 드레인 전극(160)이 형성된다. 소오스 전극(150)은 제1 및 제2 콘택홀(152a, 152b)을 통해 제1 및 제2 소오스(124a, 124b)에 각각 접속된다. 드레인 전극(160)은 제3 및 제4 콘택홀(162a, 162b)을 통해 제1 및 제2 드레인(126a, 126b)에 각각 접속된다. 여기서, 게이트 전극(140)의 일단(게이트)은 절연층(130)을 사이에 두고 채널(122)과 마주하도록 형성된다. 상기 구조의 상부에는 필요에 따라 보호막이나 절연막(170)이 추가적으로 형성될 수 있다.An
상술한 구성에 의해, 본 발명은 채널 내의 특정 부위에 결함 상태 밀도가 증가하는 경우에도, 구동 트랜지스터의 전류 흐름을 일정하게 유지할 수 있다. 다시 말해서, 도 2에 나타낸 바와 같이, 본 발명은 채널 내에 고밀도의 결함부(123)가 발생되어 하나의 전류 패스(A)가 불량한 경우에도, 또 다른 전류 패스(B)를 통해 전체적인 전류 흐름을 일정하게 유지할 수 있는 구동 트랜지스터를 제공한다.With the above-described configuration, the present invention can keep the current flow of the driving transistor constant even when the defect state density increases at a specific portion in the channel. In other words, as shown in FIG. 2, the present invention maintains the overall current flow through another current path B even when a high
한편, 상술한 실시예에서는 코플래너 구조 또는 상부 게이트 구조의 박막 트랜지스터에 대하여 설명하였다. 하지만, 본 발명은 그러한 구성으로 한정되지 않고 스태거드 구조나 하부 게이트 구조 등의 다른 구조에도 적용할 수 있다. 예를 들면, 본 발명은, 채널 내에 절연섬이 형성되어 적어도 2개의 채널 패스를 갖음으로써, ELA 특성 등에 의해 특정 부위에 결함 상태 밀도가 증가하는 경우에도 전체적인 전류 흐름을 유지할 수 있는 다양한 구조의 박막 트랜지스터에 적용가능하다.In the above-described embodiment, the thin film transistor having the coplanar structure or the upper gate structure has been described. However, the present invention is not limited to such a configuration and can be applied to other structures such as a staggered structure or a lower gate structure. For example, according to the present invention, an insulating island is formed in a channel to have at least two channel paths, and thus, a thin film having various structures capable of maintaining the overall current flow even when a defect state density increases at a specific site due to ELA characteristics or the like. Applicable to the transistor.
다음은 상술한 구동 트랜지스터를 채용한 유기 발광 표시장치용 화소 구조에 대하여 설명한다. 도 4는 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용한 화소에 대한 레이아웃 도면이다. 도 4의 레이아웃에 대한 회로도가 도 7의 유기 발광 표시장치의 화소 영역 내에 도시되어 있다.Next, a pixel structure for an organic light emitting display device employing the above-described driving transistor will be described. 4 is a layout diagram of a pixel employing a driving transistor according to a first exemplary embodiment of the present invention. A circuit diagram of the layout of FIG. 4 is illustrated in a pixel area of the organic light emitting diode display of FIG. 7.
도 4를 참조하면, 화소(400)는 스위칭 트랜지스터(440), 캐패시터(capacitor; 450), 구동 트랜지스터(460), 및 유기 발광 소자(organic light emitting device: OLED; 470)를 포함한다. 스위칭 트랜지스터(440) 및 구동 트랜지스터(460)는 박막 트랜지스터로 구현될 수 있으며, 각각 게이트, 소오스 및 드레인을 가진다. 캐패시터(450)는 제1 단자 및 제2 단자를 가진다.Referring to FIG. 4, the
스위칭 트랜지스터(440)는 주사선(410)에서 연장된 게이트, 제1 콘택홀(422)을 통해 데이터선(420)에 접속되는 소오스, 그리고 제2 콘택홀(454)을 통해 상부 전극(452)의 일단에 접속되는 드레인을 포함한다. 스위칭 트랜지스터(440)는 주사선(410)에 인가되는 주사 신호에 따라 데이터선(420)에 인가되는 데이터 신호를 샘플링(sampling)하기 위해 이용된다.The switching
캐패시터(450)는 제3 콘택홀(432)를 통해 전원전압선(430)에 연결되는 상부 전극(452)과 스위칭 트랜지스터(440)의 반도체층과 함께 패터닝되는 하부 전극(456)으로 이루어진다. 여기서, 상부 전극(452)은 캐패시터(450)의 제1 단자가 되고 하부 전극(456)은 제2 단자가 된다. 캐패시터(450)는 스위칭 트랜지스터(440)가 온 상태인 기간 동안에 데이터선(420)에 인가되는 데이터 신호에 상응하는 전압을 저장하고, 스위칭 트랜지스터(440)가 오프 상태인 기간 동안에, 저장된 전압을 유지하는 기능을 수행한다. 이러한 과정에 의해, 캐패시터(450)에는 화소에서 표시하고자 하는 계조가 프로그래밍된다.The
구동 트랜지스터(460)는 상부 전극(452)의 타단에 연결되는 게이트 전극(462)과, 십자가 모양으로 형성된 채널(464)과, 제4 콘택홀(434a)을 통해 전원전압선(430)에 연결되는 제1 소오스(466a), 제5 콘택홀(435)을 통해 전원전압선(430)에 연결된 소오스 전극(434)에 제6 콘택홀(434b)을 통해 연결되는 제2 소오스(466b), 제7 콘택홀(438a)을 통해 드레인 전극(436)의 일단에 연결되는 제1 드레인(468a), 그리고 제8 콘택홀(438b)을 통해 드레인 전극(436)의 타단에 연결되는 제2 드레인(468b)을 포함한다. 구동 트랜지스터(460)는 캐패시터(450)의 제1 단자와 제2 단자 사이에 걸린 전압에 상응하는 전류를 유기 발광 소자에 공급하는 기능을 수행한다.The driving
상술한 구성에 의하면, 유기 발광 표시장치의 화소 회로에 있어서, 구동 트랜지스터(460)의 채널(464) 내의 하나의 전류 패스 상의 특정 부위에 고밀도의 결함부가 형성되는 경우에도 전체적으로 전류 흐름을 일정하게 유지하여 패널 내의 구동 트랜지스터의 특성 균일도를 높여 화질을 향상시킨다.According to the above-described configuration, in the pixel circuit of the organic light emitting diode display, the current flow is kept constant throughout even when a high density of defects are formed in a specific portion on one current path in the
유기 발광 소자(470)는 제9 콘택홀(474)을 통해 드레인 전극(436)에 연결되는 제1 전극(472)과, 제1 전극(472) 상에 형성되는 유기 박막(476), 그리고 유기 박막(476) 상에 형성되는 제2 전극(미도시)을 포함한다. 여기서, 제1 전극(472)은 애노드 전극을 포함하고, 제2 전극은 캐소드 전극을 포함한다. 캐소드 전극은 ITO 전극(Indium Tin Oxide)으로 형성될 수 있다.The organic
유기 박막(476)은 제1 전극(472)과 제2 전극으로부터 전자와 전공의 주입 특성을 향상시키기 위해 발광층(emitting layer)의 양측에 정공 주입층(hole injecting layer) 및 전자 주입층(electron injecting layer)을 포함하는 다층 구조로 이루어진다. 또한, 유기 박막(476)은 유기 발광 소자의 발광 특성을 향상시키기 위해 전자 수송층(electron transporting layer), 정공 수송층(hole transporting layer), 정공 저지층(hole blocking layer) 등을 선택적으로 포함할 수 있다.The organic
상술한 구성에 의해, 유기 발광 소자(470)는 구동 트랜지스터(460)에 의해 공급되는 전류에 상응하여 소정의 휘도로 발광한다.By the above-described configuration, the organic
한편, 상술한 실시예에서는 P-타입의 스위칭 트랜지스터와 구동 트랜지스터를 예를 들어 설명하였다. 하지만, 본 발명은 그러한 구성으로 한정되지 않고, N-타입의 트랜지스터를 이용하여 구현할 수 있다.On the other hand, in the above-described embodiment, a P-type switching transistor and a driving transistor have been described as an example. However, the present invention is not limited to such a configuration, and can be implemented using an N-type transistor.
또한, 상술한 실시예에서는 화소 회로 내에 하나의 스위칭 트랜지스터와 하나의 구동 트랜지스터를 포함한 경우에 대하여 설명하였지만, 본 발명은 그러한 구성으로 한정되지 않는다. 예를 들면, 본 발명에 따른 화소 회로는 적어도 두 개의 구동 트랜지스터나 적어도 두 개의 스위칭 트랜지스터를 포함하도록 이루어질 수 있다. 또한, 본 발명에 따른 화소 회로는 하나의 구동 트랜지스터에 연결된 적어도 두 개의 유기 발광 소자를 포함하도록 이루어질 수 있다. 이러한 경우, 화소 회로는 두 개의 유기 발광 소자가 소정의 시간차를 두고 순차적으로 구동되는 순차 구동 방식으로 구동될 수 있다. 이때, 적어도 두 개의 유기 발광 소자는 서로 다른 색을 표시할 수 있다. 더욱이, 본 발명에 따른 화소 회로는 앞서 설명한 전압 프로그래밍 구조의 화소 회로뿐만 아니라 다른 전압 프로그래밍 구조의 화소 회로나 전 류 프로그래밍 구조의 화소 회로로 설계될 수 있다. 전류 프로그래밍 구조의 화소 회로에 대하여는 도 6을 참조하여 후술한다.In the above-described embodiment, the case where one switching transistor and one driving transistor are included in the pixel circuit has been described, but the present invention is not limited to such a configuration. For example, the pixel circuit according to the present invention may be configured to include at least two driving transistors or at least two switching transistors. In addition, the pixel circuit may include at least two organic light emitting diodes connected to one driving transistor. In this case, the pixel circuit may be driven in a sequential driving manner in which two organic light emitting devices are sequentially driven with a predetermined time difference. In this case, the at least two organic light emitting diodes may display different colors. Furthermore, the pixel circuit according to the present invention can be designed not only with the pixel circuit of the voltage programming structure described above, but also with the pixel circuit of another voltage programming structure or the pixel circuit of the current programming structure. The pixel circuit of the current programming structure will be described later with reference to FIG. 6.
다음은 본 발명의 제1 실시예에 따른 트랜지스터를 채용한 화소의 단면 구조에 대하여 설명한다. 도 5는 본 발명의 제1 실시예에 따른 트랜지스터를 채용한 화소의 단면 구조에 대한 단면도이다. 도 5의 단면 구조는 도 4의 Ⅴ-Ⅴ선을 따라 취한 단면에 대응된다. 이하에서, 화소는 유기 발광 소자 및 화소 회로를 포함하는 것을 나타낸다. 도 5에서 참조부호는 주로 제조 공정에 기초한 단면상의 층을 나타내므로 도 4의 참조부호와는 별개로 나타낸다.Next, the cross-sectional structure of the pixel employing the transistor according to the first embodiment of the present invention will be described. 5 is a cross-sectional view of a cross-sectional structure of a pixel employing a transistor according to a first embodiment of the present invention. The cross-sectional structure of FIG. 5 corresponds to the cross section taken along the line VV of FIG. 4. Hereinafter, the pixel represents an organic light emitting element and a pixel circuit. Reference numerals in FIG. 5 are shown separately from reference numerals in FIG. 4 because they represent layers in cross-section based primarily on manufacturing processes.
도 5를 참조하면, 본 발명에 따른 트랜지스터를 구비한 화소의 단면 구조는, 먼저 유리 등의 절연 기판(401a) 상에 질화막 또는 산화막으로 형성된 버퍼층(buffer layer: 401b)을 포함한다. 버퍼층(401b)은 금속 이온 등의 불순물이 반도체층 내의 액티브 채널(active channel)로 확산되는 것을 방지하기 위해 형성된 것이다. 이러한 버퍼층(401b)은 화학 기상 증착(chemical vapor deposition: CVD), 스퍼터링(sputtering) 등의 방법으로 형성될 수 있다.Referring to FIG. 5, the cross-sectional structure of a pixel with a transistor according to the present invention first includes a
다음, 버퍼층(401b)이 형성된 기판(401a) 상에 CVD, 스퍼터링 등의 공정을 통해 비정질 실리콘(amorphous silicon) 층을 형성하고, 약 430℃ 정도의 온도에서 가열하여 비정질 실리콘층 내부에 함유된 수소 성분을 제거하는 탈수소 처리 공정을 수행한 후, 탈수소 처리된 비정질 폴리실리콘 층을 소정의 방법으로 결정화하여 반도체층(402)으로 형성한다. 이때, 커패시터(Cs)의 하부 전극(402c)도 같이 형성 된다.Next, an amorphous silicon layer is formed on the
비정질 실리콘을 증착한 후 결정화하는 방법에는 고상결정화(solid phase crystallization: SPC)법, 엑시머 레이저 결정화(excimer laser crystallization: ELC/excimer laser anneal: ELA)법, 연속측면 고상화(sequential lateral solidification: SLS)법, 금속 유도 결정화(metal induced crystallization: MIC)법, 금속 유도 측면 결정화(metal induced lateral crystallization: MILC)법 등이 있다.Crystallization after deposition of amorphous silicon includes solid phase crystallization (SPC), excimer laser crystallization (ELC / excimer laser anneal (ELA)), and sequential lateral solidification (SLS). Methods, metal induced crystallization (MIC), metal induced lateral crystallization (MILC), and the like.
이때, 반도체층(402)은 십자가 모양으로 패터닝된다. 구체적으로, 반도체층(402)은 십자가 모양의 채널(C)과, 이 채널(C)의 마주하는 두 개의 양단 부분에 제1 소오스(402b), 제2 소오스(미도시), 제1 드레인(402a) 및 제2 드레인(미도시)이 각각 형성될 수 있도록 패터닝된다.At this time, the
이어서, 반도체층(402)이 형성된 기판(400) 전면에 게이트 절연막(403)을 형성하고, 게이트 절연막(403) 위에 알루미늄 등의 게이트 전극 물질을 전면 증착한 후 패터닝하여 게이트 전극(407a)을 형성한다. 이때, 커패시터(Cs)의 상부 전극(407b)도 게이트 전극(407a)의 형성과 함께 패터닝된다. 그 후, 게이트 전극(407a)을 마스크로 이용하여 소정의 불순물을 이온 주입하여 제1 소오스(402b), 제2 소오스, 제1 드레인(402a) 및 제2 드레인을 형성한다. 여기서, 게이트 절연막(403)을 사이에 두고 게이트 전극(407a) 아래에 위치하는 반도체층(402)의 영역은 십자가 모양의 채널(C)이 형성되는 영역이 된다.Subsequently, a
다음, 상기 구조 상에 층간 절연막(404)을 형성하고, 층간 절연막(404) 내에 제1 소오스(402b), 제2 소오스, 제1 드레인(402a) 및 제2 드레인을 각각 노출시키는 제1 콘택홀(413), 제2 콘택홀(미도시), 제3 콘택홀(412) 및 제4 콘택홀(미도시)을 형성한다. 이때, 상부 전극(407b)을 노출시키는 제5 콘택홀(414)도 함께 형성된다. 그 후, 금속층(405)을 전면 증착하고 패터닝하여 소오스 전극 및 드레인 전극을 형성한다. 소오스 전극은 제1 콘택홀(413)과 제2 콘택홀을 통해 제1 소오스(402b) 및 제2 소오스에 각각 연결되도록 굽은 자 모양으로 형성된다. 드레인 전극은 제3 콘택홀(412)과 제4 콘택홀을 통해 제1 드레인(402a) 및 제2 드레인에 각각 연결되도록 굽은 자 모양으로 형성된다. 커패시터(Cs)의 상부 전극(407b)은 제5 콘택홀(414)을 통해 금속층(405)에 연결된다.Next, a first contact hole for forming an
다음, 금속층(405) 상부에 보호막(406)이 형성된다. 보호막(406)은 드레인 전극을 노출시키는 제6 콘택홀(415)을 포함한다. 그 후, 보호막(406) 상부의 일부 영역에 애노드 전극(408)이 증착되고 패터닝된다. 애노드 전극(408)은 제6 콘택홀(415)을 통해 드레인 전극에 전기적으로 연결된다.Next, a
다음, 상기 구조의 상부에 절연물로 이루어진 평탄화막(409)이 형성되고 패터닝된다. 평탄화막(409)에는 애노드 전극(408)을 노출시키는 개구부가 형성된다. 그 후, 개구부에 유기 발광 물질(410)이 도포된다. 그리고, 유기 발광 물질(410)을 포함한 상기 구조 상에 캐소드 전극(411)이 형성된다.Next, a
상술한 구성에 의해, 십자가 모양의 채널과, 이 채널의 가로 및 세로 방향에 대하여 각각 양단에 접속되는 제1 및 제2 소오스와 제1 및 제2 드레인, 그리고 게이트 절연층을 사이에 두고 채널과 마주하는 게이트 전극을 구비하는 구동 트랜지 스터(MD)가 형성된다. 그리고, 하부 전극과, 게이트 절연층을 사이에 두고 하부 전극과 마주하는 상부 전극에 의해 캐패시터(Cs)가 형성된다. 또한, 제1 전극과, 유기 박막, 및 제2 전극에 의해 유기 발광 소자(OLED)가 형성된다.According to the above-described configuration, the channel and the channel are formed with the cross-shaped channel, the first and second sources, the first and second drains, and the gate insulating layer connected between both ends of the channel in the horizontal and vertical directions, respectively. A driving transistor MD having an opposite gate electrode is formed. The capacitor Cs is formed by the lower electrode and the upper electrode facing the lower electrode with the gate insulating layer interposed therebetween. In addition, an organic light emitting diode OLED is formed by the first electrode, the organic thin film, and the second electrode.
한편, 상술한 실시예에서는 PMOS 구조의 박막 트랜지스터를 포함한 화소의 제조 방법에 대하여 언급하였다. 하지만, 본 발명은 그러한 구성으로 한정되지 않고, NMOS 구조나 CMOS 구조 등의 다른 박막 트랜지스터 구조를 포함한 화소의 제조 방법에 용이하게 적용할 수 있다.Meanwhile, in the above-described embodiment, a method of manufacturing a pixel including a thin film transistor having a PMOS structure is mentioned. However, the present invention is not limited to such a configuration, and can be easily applied to a method for manufacturing a pixel including another thin film transistor structure such as an NMOS structure or a CMOS structure.
또한, 상술한 실시예에서는 커패시터(Cs)의 하부 전극과 상부 전극을 반도체층과 게이트 전극의 형성시에 함께 형성하였지만, 본 발명은 그러한 구성으로 한정되지 않는다. 예를 들면, 커패시터(Cs)는 게이트 전극과 동일한 층에 형성되는 하부 전극과 소오스 또는 드레인 전극과 동일한 층에 형성되는 상부 전극을 포함하도록 형성될 수 있다. In the above-described embodiment, the lower electrode and the upper electrode of the capacitor Cs are formed together at the time of forming the semiconductor layer and the gate electrode, but the present invention is not limited to such a configuration. For example, the capacitor Cs may be formed to include a lower electrode formed on the same layer as the gate electrode and an upper electrode formed on the same layer as the source or drain electrode.
도 6은 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용할 수 있는 다른 화소 회로에 대한 회로도이다.6 is a circuit diagram of another pixel circuit that can employ the driving transistor according to the first embodiment of the present invention.
도 6을 참조하면, 화소 회로(600)는 구동 트랜지스터(MD), 캐패시터(Cs) 및 제1 내지 제3 스위칭 트랜지스터(M1, M2, M3)를 포함한다. 구동 트랜지스터(MD) 및 제1 내지 제3 스위칭 트랜지스터(M1, M2, M3)는 각각 게이트, 소오스 및 드레인을 가진다. 캐패시터(Cs)는 제1 단자 및 제2 단자를 가진다.Referring to FIG. 6, the
제1 스위칭 트랜지스터(M1)의 게이트는 제1 주사선(Sn)에 접속되고, 소오스 는 제1 노드(N1)에 접속되며, 드레인은 데이터선(Dm)에 접속된다. 제1 스위칭 트랜지스터(M1)는 제1 주사선(Sn)에 인가되는 제1 주사 신호에 응답하여 캐패시터(C)에 전하를 충전하는 기능을 수행한다.The gate of the first switching transistor M1 is connected to the first scan line Sn, the source is connected to the first node N1, and the drain is connected to the data line Dm. The first switching transistor M1 charges the capacitor C in response to the first scan signal applied to the first scan line Sn.
제2 스위칭 트랜지스터(M2)의 게이트는 제1 주사선(Sn)에 접속되고, 소오스는 제2 노드(N2)에 접속되며, 드레인은 데이터선(Dm)에 접속된다. 제2 스위칭 트랜지스터(M2)는 제1 주사선(Sn)에 인가되는 제1 주사 신호에 응답하여 데이터선(Dm)에 흐르는 데이터전류를 구동 트랜지스터(MD)에 전달하는 기능을 수행한다.The gate of the second switching transistor M2 is connected to the first scan line Sn, the source is connected to the second node N2, and the drain is connected to the data line Dm. The second switching transistor M2 transmits a data current flowing through the data line Dm to the driving transistor MD in response to the first scan signal applied to the first scan line Sn.
제3 스위칭 트랜지스터(M3)의 게이트는 제2 주사선(En)에 접속되고, 소오스는 제2 노드(N2)에 접속되며, 드레인은 유기 발광 소자(OLED)에 접속된다. 제3 스위칭 트랜지스터(M3)는 제2 주사선(En)에 인가되는 제2 주사 신호에 응답하여 구동 트랜지스터(MD)에 흐르는 전류를 유기 발광 소자(OLED)에 공급하는 기능을 수행한다.The gate of the third switching transistor M3 is connected to the second scan line En, the source is connected to the second node N2, and the drain is connected to the organic light emitting diode OLED. The third switching transistor M3 supplies a current flowing through the driving transistor MD to the organic light emitting diode OLED in response to the second scan signal applied to the second scan line En.
캐패시터(Cs)의 제1 단자에는 전원전압(VDD)이 인가되고, 제2 단자는 제1 노드(N1)에 접속된다. 캐패시터(Cs)는 제1 및 제2 스위칭 트랜지스터(M1, M2)가 온 상태인 기간 동안에 구동 트랜지스터(MD)에 흐르는 데이터 전류에 상응하는 전압을 충전한다. 캐패시터(Cs)에 충전된 전압은 구동 트랜지스터(MD)의 게이트 소오스간 전압(VGS)에 대한 전하량에 상응한다. 그리고, 캐패시터(Cs)는 제1 및 제2 스위칭 트랜지스터(M1, M2)가 오프 상태인 기간 동안에 구동 트랜지스터(MD)의 게이트 전압을 유지하는 기능을 수행한다.The power supply voltage VDD is applied to the first terminal of the capacitor Cs, and the second terminal is connected to the first node N1. The capacitor Cs charges a voltage corresponding to the data current flowing in the driving transistor MD during the period in which the first and second switching transistors M1 and M2 are on. The voltage charged in the capacitor Cs corresponds to the charge amount with respect to the gate-to-gate voltage V GS of the driving transistor MD. The capacitor Cs maintains the gate voltage of the driving transistor MD during the period in which the first and second switching transistors M1 and M2 are off.
구동 트랜지스터(MD)의 게이트는 제1 노드(N1)에 접속되고, 소오스에는 전원전압이 인가되며, 드레인은 제2 노드(N2)에 접속된다. 구동 트랜지스터(MD)는 제3 스위칭 트랜지스터(M3)가 온 상태인 기간 동안에 캐패시터(Cs)의 제1 단자와 제2 단자 사이에 걸린 전압에 상응하는 전류를 유기 발광 소자(OLED)에 공급하는 기능을 수행한다.A gate of the driving transistor MD is connected to the first node N1, a power supply voltage is applied to the source, and a drain thereof is connected to the second node N2. The driving transistor MD supplies a current corresponding to the voltage applied between the first terminal and the second terminal of the capacitor Cs to the organic light emitting diode OLED during the period when the third switching transistor M3 is on. Do this.
이때, 구동 트랜지스터(MD)는 십자가 모양의 채널과 이 채널의 가로 및 세로 방향에 대하여 서로 마주하는 두 개의 양단 부분에 각각 접속되는 제1 및 제2 소오스와 제1 및 제2 드레인, 그리고 절연층을 사이에 두고 채널과 마주하는 게이트를 구비하도록 이루어진다.In this case, the driving transistor MD includes first and second sources, first and second drains, and an insulating layer connected to a cross-shaped channel and two opposite ends thereof facing each other in the horizontal and vertical directions of the channel. And a gate facing the channel with the gap therebetween.
이와 같이, 본 발명에 따른 화소 회로를 이용하면, 액티브 매트릭스형 표시 장치의 경우, 소정의 구동 트랜지스터의 채널 내의 특정 부위에 결함 상태 밀도가 증가하는 경우에도 전체적인 전류 흐름을 일정하게 하여 패널 내의 구동 트랜지스터의 균일도를 높여 화질을 개선할 수 있다. 다시 말해서, 본 발명은 비정질 실리콘층을 결정화하여 형성된 다결정 실리콘 박막 트랜지스터를 구비하는 전류 프로그래밍 방식의 화소 회로에 용이하게 적용가능하다.As described above, in the case of using the pixel circuit according to the present invention, in the case of an active matrix display device, even when a defect state density increases in a specific part of a channel of a predetermined driving transistor, the entire current flow is made constant to drive the transistor in the panel. You can improve the image quality by increasing the uniformity of. In other words, the present invention can be easily applied to a current programming pixel circuit having a polycrystalline silicon thin film transistor formed by crystallizing an amorphous silicon layer.
한편, 상술한 실시예에서는 유기 발광 표시장치용 화소 회로에 대하여 설명하였지만, 본 발명은 그러한 구성으로 한정되지 않는다. 예를 들면, 본 발명은 구동 박막 트랜지스터를 이용하는 액티브 매트릭스 구동 방식의 TFT-LCD, 플라즈마 디스플레이 패널, 전계 방출 표시장치(field emission display device) 등의 다른 종류의 표시장치에도 용이하게 적용할 수 있다.In the above-described embodiment, the pixel circuit for the organic light emitting diode display has been described, but the present invention is not limited to such a configuration. For example, the present invention can be easily applied to other types of display devices such as an active matrix driving TFT-LCD, a plasma display panel, a field emission display device and the like using a driving thin film transistor.
도 7은 본 발명의 제1 실시예에 따른 구동 트랜지스터를 채용한 유기 발광 표시장치에 대한 구성도이다.7 is a configuration diagram of an organic light emitting display device employing a driving transistor according to a first embodiment of the present invention.
도 7을 참조하면, 유기 발광 표시장치(700)는 주사 구동부(scan driver; 710), 데이터 구동부(data driver; 720), 및 화상표시부(730)를 포함한다. 화상표시부(730)는 복수의 화소(740)를 포함한다. 화소(740)는 스위칭 트랜지스터(MS), 캐패시터(Cs), 구동 트랜지스터(MD), 및 유기 발광 소자(OLED)를 포함한다. 여기서, 구동 트랜지스터(MD)는, 도 7에 확대하여 나타낸 것과 같이, 십자가 모양의 채널과, 이 채널의 가로 및 세로 방향에 대하여 서로 마주하는 두 개의 양단 부분에 접속하는 두 개의 소오스 및 두 개의 드레인, 그리고 절연층을 사이에 두고 채널과 마주하는 게이트를 포함하도록 이루어진다.Referring to FIG. 7, the
여기서, 구동 트랜지스터(MD)는 캐패시터의 양단자 사이에 걸린 전압에 상응하는 전류를 유기 발광 소자(OLED)에 공급한다. 캐패시터(Cs)는 구동 트랜지스터(MD)의 소오스와 게이트 사이에 연결되어, 스위칭 트랜지스터(MS)를 통해 인가되는 데이터 전압을 일정 기간 동안 유지한다. 이러한 구성에 의하면, 먼저 스위칭 트랜지스터(MS)의 게이트에 인가되는 주사 신호에 응답하여 스위칭 트랜지스터(MS)가 온 되면, 데이터선(Dm)을 통해 인가되는 데이터 전압이 캐패시터(Cs)에 저장된다. 그 후, 스위칭 트랜지스터(MS)가 오프되면, 캐패시터(Cs)에 저장된 전압에 상응하는 전류가 구동 트랜지스터(MD)를 통해 유기 발광 소자(OLED)에 공급된다. 유기 발광 소자(OLED)는 공급된 전류에 상응하여 소정의 휘도로 발광한다.Here, the driving transistor MD supplies a current corresponding to the voltage applied between both terminals of the capacitor to the organic light emitting diode OLED. The capacitor Cs is connected between the source and the gate of the driving transistor MD to maintain a data voltage applied through the switching transistor MS for a predetermined period of time. According to this configuration, when the switching transistor MS is first turned on in response to a scan signal applied to the gate of the switching transistor MS, the data voltage applied through the data line Dm is stored in the capacitor Cs. Thereafter, when the switching transistor MS is turned off, a current corresponding to the voltage stored in the capacitor Cs is supplied to the organic light emitting diode OLED through the driving transistor MD. The organic light emitting diode OLED emits light with a predetermined luminance corresponding to the supplied current.
또한, 유기 발광 표시장치(700)는 n×m개의 화소(740), 가로 방향으로 연장된 n개의 주사선(S1, S2,..., Sn) 및 세로 방향으로 연장된 m개의 데이터선(D1, D2, D3,..., Dm)을 포함한다. 주사 구동부(710)는 순차적으로 주사선(S1, S2,..., Sn)에 주사 신호를 공급한다. 주사 신호는 화소(740)에 전달된다. 데이터 구동부(720)는 데이터선(D1, D2, D3,..., Dm)에 데이터 신호를 공급한다. 데이터 전압은 화소(740)에 전달된다.In addition, the organic light emitting
화소(740)는 주사 구동부(710)에서 전달되는 주사 신호에 응답하여 데이터 구동부(720)에서 전달되는 데이터 신호를 샘플링하고, 샘플링된 데이터 신호에 상응하여 소정의 계조를 표시한다.The
한편, 상술한 실시예에서는 화소 회로 내에 하나의 스위칭 트랜지스터와 하나의 구동 트랜지스터를 포함한 경우에 대하여 설명하였지만, 본 발명은 그러한 구성으로 한정되지 않는다. 예를 들면, 본 발명에 따른 유기 발광 표시장치는 적어도 두 개의 구동 트랜지스터나 적어도 두 개의 스위칭 트랜지스터를 포함하는 화소 회로를 포함할 수 있다. 또한, 본 발명에 따른 유기 발광 표시장치는 하나의 구동 트랜지스터에 연결된 적어도 두 개의 유기 발광 소자를 포함하는 화소 회로를 포함할 수 있다. 이러한 경우, 화소 회로는 두 개의 유기 발광 소자가 소정의 시간차를 두고 순차적으로 구동되는 순차 구동 방식으로 구동된다. 더욱이, 본 발명에 따른 유기 발광 표시장치는 앞서 설명한 전압 프로그래밍 구조의 화소 회로뿐만 아니라 다른 전압 프로그래밍 구조의 화소 회로나 전류 프로그래밍 구조의 화소 회로를 포함할 수 있다.In the above-described embodiment, the case where one switching transistor and one driving transistor are included in the pixel circuit has been described, but the present invention is not limited to such a configuration. For example, the organic light emitting diode display according to the present invention may include a pixel circuit including at least two driving transistors or at least two switching transistors. In addition, the organic light emitting diode display according to the present invention may include a pixel circuit including at least two organic light emitting diodes connected to one driving transistor. In this case, the pixel circuit is driven in a sequential driving manner in which two organic light emitting elements are sequentially driven at a predetermined time difference. Furthermore, the organic light emitting diode display according to the present invention may include the pixel circuit of the voltage programming structure as well as the pixel circuit of another voltage programming structure or the pixel circuit of the current programming structure.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment, A various deformation | transformation by a person of ordinary skill in the art within the scope of the technical idea of this invention is carried out. This is possible.
이상과 같이, 본 발명에 의하면, ELA 등의 결정화 공정상의 불균일성에 의해 TFT 채널의 특정 부위에 결함 상태 밀도(Density of defect state)가 증가하는 경우에도 그 채널 부위를 제외한 다른 채널 부위로 전류 패스가 형성되어 전체적인 전류 흐름을 일정하게 유지할 수 있는 트랜지스터를 제공할 수 있다.As described above, according to the present invention, even when a density of defect state increases in a specific portion of a TFT channel due to nonuniformity in a crystallization process such as ELA, a current path is applied to other channel portions except for the channel portion. It is possible to provide a transistor that can be formed to keep the overall current flow constant.
또한, 본 발명에 의하면, 십자가 모양의 채널 구조를 갖는 구동 트랜지스터를 채용하여 패널 내의 구동 트랜지스터의 균일도를 높임으로써, 화질을 높일 수 있는 화소 회로 및 이를 채용한 유기 발광 표시장치를 제공할 수 있다.According to the present invention, it is possible to provide a pixel circuit and an organic light emitting display device employing the same by employing a driving transistor having a cross-shaped channel structure to increase the uniformity of the driving transistor in the panel.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040048315A KR100658288B1 (en) | 2004-06-25 | 2004-06-25 | Pixel circuit and organic light emitting display having an improved transistor structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040048315A KR100658288B1 (en) | 2004-06-25 | 2004-06-25 | Pixel circuit and organic light emitting display having an improved transistor structure |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050122693A KR20050122693A (en) | 2005-12-29 |
KR100658288B1 true KR100658288B1 (en) | 2006-12-14 |
Family
ID=37294468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040048315A KR100658288B1 (en) | 2004-06-25 | 2004-06-25 | Pixel circuit and organic light emitting display having an improved transistor structure |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100658288B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101187205B1 (en) | 2006-06-09 | 2012-10-02 | 삼성디스플레이 주식회사 | Thin film transistor array panel and method for manufacturing the same |
US9082642B2 (en) | 2013-06-12 | 2015-07-14 | SK Hynix Inc. | Semiconductor device |
US10650749B2 (en) | 2017-03-31 | 2020-05-12 | Samsung Display Co., Ltd. | Organic light emitting diode display |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100600341B1 (en) * | 2004-11-17 | 2006-07-18 | 삼성에스디아이 주식회사 | Driver transistor and organic light emitting diode display using the same |
TWI300625B (en) * | 2006-05-16 | 2008-09-01 | Ind Tech Res Inst | Structure of semiconductor device and fabrication method |
-
2004
- 2004-06-25 KR KR1020040048315A patent/KR100658288B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101187205B1 (en) | 2006-06-09 | 2012-10-02 | 삼성디스플레이 주식회사 | Thin film transistor array panel and method for manufacturing the same |
US9082642B2 (en) | 2013-06-12 | 2015-07-14 | SK Hynix Inc. | Semiconductor device |
US10650749B2 (en) | 2017-03-31 | 2020-05-12 | Samsung Display Co., Ltd. | Organic light emitting diode display |
Also Published As
Publication number | Publication date |
---|---|
KR20050122693A (en) | 2005-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100611886B1 (en) | Pixel circuit and organic light emitting display having an improved transistor structure | |
US6501448B1 (en) | Electroluminescence display device with improved driving transistor structure | |
US7696521B2 (en) | Organic light emitting diode display device having first and second capacitors disposed on a substrate wherein the first capacitor comprises an undoped semiconductor layer electrode. | |
US6781155B1 (en) | Electroluminescence display device with a double gate type thin film transistor having a lightly doped drain structure | |
US7915103B2 (en) | Method for fabricating a flat panel display | |
EP1737046B1 (en) | Light emitting display | |
US7416924B2 (en) | Organic light emitting display with single crystalline silicon TFT and method of fabricating the same | |
JPH11231805A (en) | Display device | |
KR100885572B1 (en) | Display, array substrate, and display manufacturing method | |
US20060154422A1 (en) | Driving transistor and organic light emitting diode display having the same | |
KR100658288B1 (en) | Pixel circuit and organic light emitting display having an improved transistor structure | |
US7173368B2 (en) | Flat panel display with thin film transistor (TFT) | |
JP2000172199A (en) | Electroluminescence display device | |
JP2006330719A (en) | Organic light emitting display and method of fabricating the same | |
KR100622227B1 (en) | Transistor for driving organic light emitting diode and pixel circuit and display device using the same | |
KR100636503B1 (en) | Light emitting display and fabrication method thereof | |
US7164153B2 (en) | Thin film transistor array panel | |
KR100604774B1 (en) | Organic light emitting display | |
KR101483629B1 (en) | Thin film transistor and manufacturing method thereof | |
KR100934842B1 (en) | OLED display device | |
KR101199164B1 (en) | Light Emission Display Device and The Manufacturing Method Thereof | |
KR100611747B1 (en) | Method of Fabricating TFT | |
KR100430234B1 (en) | Method for forming thin film transistor of organic field emission display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |