KR20050099075A - 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법 및그 방법에 사용되는 데이터 구조 - Google Patents

동기화 이더넷에서의 비동기 데이터의 분할 전송 방법 및그 방법에 사용되는 데이터 구조 Download PDF

Info

Publication number
KR20050099075A
KR20050099075A KR1020040024151A KR20040024151A KR20050099075A KR 20050099075 A KR20050099075 A KR 20050099075A KR 1020040024151 A KR1020040024151 A KR 1020040024151A KR 20040024151 A KR20040024151 A KR 20040024151A KR 20050099075 A KR20050099075 A KR 20050099075A
Authority
KR
South Korea
Prior art keywords
frame
asynchronous
data
asynchronous data
size
Prior art date
Application number
KR1020040024151A
Other languages
English (en)
Other versions
KR100575989B1 (ko
Inventor
권서원
송재연
임세윤
윤종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20040024151A priority Critical patent/KR100575989B1/ko
Priority to US11/005,204 priority patent/US7394827B2/en
Priority to EP20050004140 priority patent/EP1585274B1/en
Priority to DE200560026476 priority patent/DE602005026476D1/de
Priority to CNB200510052446XA priority patent/CN100411339C/zh
Priority to JP2005111563A priority patent/JP4012549B2/ja
Publication of KR20050099075A publication Critical patent/KR20050099075A/ko
Application granted granted Critical
Publication of KR100575989B1 publication Critical patent/KR100575989B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6445—Admission control
    • H04L2012/6448—Medium Access Control [MAC]
    • H04L2012/6454—Random, e.g. Ethernet

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 동기화 이더넷에 관한 것으로, 특히 동기화 이더넷에서의 비동기 데이터의 전송 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 동기화 이더넷(Synchronous Ethernet)에서 주어진 하나의 전송 사이클을 최대한 활용하기 위해 비동기 데이터를 분할하여 전송하도록 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법 및 그 방법에 사용되는 데이터 구조를 제공하는데 그 목적이 있음.
3. 발명의 해결 방법의 요지
본 발명은, 동기화 이더넷(Synchronous Ethernet)에서 비동기(Asynchronous) 데이터를 전송하는 방법에 있어서, 전송하고자하는 비동기 데이터의 크기(L2)와 비동기 프레임부의 비어있는 전송 공간의 크기(L1)를 비교하는 제 1 단계; 상기 비교 결과, 상기 비동기 데이터의 크기(L2)가 상기 비동기 프레임부의 비어있는 전송 공간의 크기(L1)보다 작거나 같은 경우, 상기 비동기 데이터를 해당 비동기 프레임부의 비어있는 전송 공간에 삽입하는 제 2 단계; 및 상기 비교 결과, 상기 비동기 데이터의 크기(L2)가 상기 비동기 프레임부의 비어있는 전송 공간의 크기(L1)보다 큰 경우, 상기 비동기 데이터를 비동기 프레임부의 비어있는 전송 공간의 크기(L1)에 맞게 분할하여 삽입하고 분할된 나머지 비동기 데이터는 다음 사이클에 삽입하여 전송하는 제 3 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 동기화 이더넷 등에 이용됨.

Description

동기화 이더넷에서의 비동기 데이터의 분할 전송 방법 및 그 방법에 사용되는 데이터 구조{Segmentation Transmitting Method of Asynchronous Data In Synchronous Ethernet and Data Structure Used In Segmentation Transmitting Method}
본 발명은 동기화 이더넷에 관한 것으로, 특히 동기화 이더넷에서의 비동기 데이터의 전송 방법에 관한 것이다.
일반적으로 이더넷(Ethernet)은 서로 다른 여러 단말 사이에 또는 여러 사용자 사이에 데이터를 전송하고자 할 때 가장 보편적으로 익숙하게 접할 수 있는 기술 중 하나다. 이러한 이더넷은 전송 시간지연에 민감한 동영상이나 음성전달에 적합하지 않은 기술로 알려져 있으나 최근에는 기존의 이더넷을 이용하여 영상/음성과 같은 동기화 데이터(Synchronous data)를 전송하고자 하는 기술이 활발하게 논의 되어지고 있는데, 이러한 동기화 데이터의 전송을 위한 이더넷을 동기화 이더넷(Synchronous Ethernet)이라 한다.
도 1 은 통상의 동기화 이더넷에서의 전송 사이클의 구조에 대한 일실시예 구조도이다.
도 1에 도시된 바와 같이, 현재 논의되고 있는 통상의 동기화 이더넷에서는 데이터 전송을 위한 전송 사이클을 125usec 단위의 1 사이클로 구성하며, 각각의 사이클에는 비동기화 데이터의 전송을 위한 Asynch 프레임부(11), 제어 프레임의 전송을 위한 제어 프레임부(12) 및 동기화 데이터의 전송을 위한 Synch 데이터부(13)를 포함한다.
좀 더 상세히 살펴보면, 동기화 데이터의 전송을 위한 Synch 데이터부(13)는 전송 사이클에서 가장 우선권을 가진 데이터부로 현재 논의 중인 안에 따르면 각각 738 바이트로 구성된 서브 동기화 프레임이 디폴트(defalt)값으로 10개 포함된다(물론 논의 중이 안은 변동이 가능하다).
그리고, 제어프레임의 전송을 위한 제어 프레임부(12)는 시간 제어를 위한 TSC(Time Sensitive Control) 프레임과 매체 장치에 대한 제어를 위한 MDCP(Media Device Control Protocol) 프레임을 포함한다.
그리고, 비동기 데이터의 전송을 위한 Asynch 데이터부(11)는 Synch 데이텁(13)와 제어 프레임부(12)를 위한 영역을 제외한 나머지 부분으로 구성되는데, 해당 영역에 가변적인 비동기 데이터들이 프레임 단위로 포함된다.
도 3 은 통상의 비동기 데이터에 대한 일실시예 구조도이다.
도 3에 도시된 바와 같이, 통상의 비동기 데이터(예컨데, 이더넷 데이터)는 7바이트로 구성되어 프레임의 시작과 끝을 알려 주는 프리앰블(Preamble) 필드(301), 1바이트로 구성되어 프레임 비트열에서 바이트(byte) 단위를 식별하고 정상적인 프레임의 내용이 시작된다는 사실을 알려주는 SFD(Start-of-Frame Delimiter) 필드(302), 6바이트로 구성되어 프레임이 전송되어야 할 목적지 MAC(Media Access Control) 주소를 표시하는 목적지 주소(DA : Destination Address) 필드(303), 6바이트로 구성되어 프레임을 전송하는 스테이션의 MAC 주소를 표시하는 소스 주소(SA : Source Address) 필드(304), 2바이트로 구성되어 프레임의 데이터의 길이 정보와 프레임이 어떤 프로토콜 타입인지를 표시하는 길이/타입(L/T : Length/Type) 필드(305), 프레임의 데이터를 표시하기 위한 데이터 필드(306) 및 4바이트로 구성되어 데이터 통신에서 정보를 프레임 별로 나누어 전송할 때 각 프레임의 끝에 오류 검출을 위한 FCS(frame check sequence) 필드(307)로 구성된다.
통상 프리앰블 필드(301)와 SFD 필드(302)를 하나로 고려함으로써, 프리앰블 필드가 8바이트로 구성된다고 표현하기도 한다.
도 2 는 통상의 동기화 이더넷에서의 비동기 데이터의 전송에 대한 일실시예 구조도이다.
도 2에 도시된 바를 참조하여 동기화 이더넷에서 비동기 데이터의 전송에 대하여 살펴보면, 우선 도 2는 2개의 사이클을 예시하고 있다.
즉, Synch 프레임부(13-1), 제어 프레임부(12-1) 및 Asynch 프레임부(11-1)로 이루어진 제 1 사이클과 Synch 프레임부(13-2), 제어 프레임부(12-2) 및 Asynch 프레임부(11-2)로 이루어진 제 2 사이클이다.
여기서, Synch 프레임부(13-1, 13-2) 및 제어 프레임부(12-1, 12-2)에 대해서는 본 발명의 요지로부터 벗어난 영역이므로 설명하지 않는다. 따라서, 비동기 데이터의 전송을 위한 Asynch 프레임부(11-1, 11-2)에서의 동작에 대해서만 설명하기로 한다.
우선, Asynch 프레임부(11-1, 11-2)는 각각 가변적인 크기를 가지는 Asynch 프레임들(201, 202, 203, 204, 205, 206)로 구성된다. 이때, 각각의 프레임 크기가 가변적이므로 각각의 Asynch 프레임의 크기는 모두 상이하다.
따라서, 제 1 사이클에서 비동기 데이터 전송을 위한 마지막 Asynch 프레임인 Asynch 프레임 3(203)의 길이가 L1이라고 하고, 전송을 위해 입력하려는 Asynch 데이터(21)의 길이가 L2라고 가정할 때, L1의 길이와 L2의 길이가 같거나 L1의 길이가 길다면 전송을 위해 입력하려는 Asynch 데이터(21)를 Asynch 프레임 3(203)에 입력하여 전송한다.
그러나, L2의 길이가 길다면 전송을 위해 입력하려는 Asynch 데이터(21)를 Asynch 프레임 3(203)에 입력할 수가 없게 된다. 따라서, Asynch 프레임 3(203)은 비운채로 제 1 사이클이 전송되고, 전송을 위해 입력하려는 Asynch 데이터(21)는 제 2 사이클의 비동기 데이터 전송을 위한 첫번째 Asynch 프레임인 Asynch 프레임 4(204)에 입력되어 전송된다.
이상에서 살펴본 바와 같이, 동기화 이더넷에서 정의하고 있는 바에 의하면 도 2와 같이 한 사이클(125μsec)에 Synch 프레임부와 제어 프레임부를 우선적으로 전송하고 비동기 프레임의 전송을 가장 나중에 하게 된다. 이 경우에 마지막으로 전송하고자 하는 비동기 프레임(21)의 총 길이(L2)가 남아있는 대역폭(L1)과 똑같지 않으면 마지막 비동기 프레임은 전송을 할 수 없고 다음 사이클에 보내야 한다.
따라서, 남아있는 대역폭(L1)만큼은 Asynch 프레임(예컨데, 203)이 비워진 채로 제 1 사이클이 전송되고 그에 따라 그만큼의 대역폭의 낭비가 발생하게 되는 문제점이 발생한다.
본 발명은, 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 동기화 이더넷(Synchronous Ethernet)에서 주어진 하나의 전송 사이클을 최대한 활용하기 위해 비동기 데이터를 분할하여 전송하도록 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법 및 그 방법에 사용되는 데이터 구조를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은, 동기화 이더넷(Synchronous Ethernet)에서 비동기(Asynchronous) 데이터를 전송하는 방법에 있어서, 전송하고자하는 비동기 데이터의 크기(L2)와 비동기 프레임부의 비어있는 전송 공간의 크기(L1)를 비교하는 제 1 단계; 상기 비교 결과, 상기 비동기 데이터의 크기(L2)가 상기 비동기 프레임부의 비어있는 전송 공간의 크기(L1)보다 작거나 같은 경우, 상기 비동기 데이터를 해당 비동기 프레임부의 비어있는 전송 공간에 삽입하는 제 2 단계; 및 상기 비교 결과, 상기 비동기 데이터의 크기(L2)가 상기 비동기 프레임부의 비어있는 전송 공간의 크기(L1)보다 큰 경우, 상기 비동기 데이터를 비동기 프레임부의 비어있는 전송 공간의 크기(L1)에 맞게 분할하여 삽입하고 분할된 나머지 비동기 데이터는 다음 사이클에 삽입하여 전송하는 제 3 단계를 포함한다.
또한, 본 발명은, 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법에 사용되는 데이터 구조에 있어서, 프레임의 시작과 끝을 알려 주는 프리앰블(Preamble) 필드; 프레임 비트열에서 바이트(byte) 단위를 식별하고 정상적인 프레임의 내용이 시작된다는 사실을 알려주는 SFD(Start-of-Frame Delimiter) 필드; 프레임이 전송되어야 할 목적지 MAC(Media Access Control) 주소를 표시하는 목적지 주소(DA : Destination Address) 필드; 프레임을 전송하는 스테이션의 MAC 주소를 표시하는 소스 주소(SA : Source Address) 필드; 및 프레임의 데이터의 길이 정보와 프레임이 어떤 프로토콜 타입인지를 표시하는 길이/타입(L/T : Length/Type) 필드를 포함하는 비동기 데이터의 오버헤드에서 보류 영역의 일부에 비동기 데이터의 분할 전송을 표시하기 위한 More 플래그 필드를 포함시키도록 하는 것을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법에 사용되는 데이터 구조를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 4 는 본 발명에 따른 비동기 데이터에 대한 일실시예 구조도이다.
도 4에 도시된 바와 같이, 비동기 데이터(예컨데, 이더넷 데이터)는 도 3에서 보여진 바와 같은 통상의 비동기 데이터의 구조와 같다.
즉, 7바이트로 구성되어 프레임의 시작과 끝을 알려 주는 프리앰블(Preamble) 필드(301), 1바이트로 구성되어 프레임 비트열에서 바이트(byte) 단위를 식별하고 정상적인 프레임의 내용이 시작된다는 사실을 알려주는 SFD(Start-of-Frame Delimiter) 필드(302), 6바이트로 구성되어 프레임이 전송되어야 할 목적지 MAC(Media Access Control) 주소를 표시하는 목적지 주소(DA : Destination Address) 필드(303), 6바이트로 구성되어 프레임을 전송하는 스테이션의 MAC 주소를 표시하는 소스 주소(SA : Source Address) 필드(304), 2바이트로 구성되어 프레임의 데이터의 길이 정보와 프레임이 어떤 프로토콜 타입인지를 표시하는 길이/타입(L/T : Length/Type) 필드(305), 프레임의 데이터를 표시하기 위한 데이터 필드(306) 및 4바이트로 구성되어 데이터 통신에서 정보를 프레임 별로 나누어 전송할 때 각 프레임의 끝에 오류 검출을 위한 FCS(frame check sequence) 필드(307)로 구성된다. 통상 프리앰블 필드(301)와 SFD 필드(302)를 하나로 고려함으로써, 프리앰블 필드가 8바이트로 구성된다고 표현하기도 한다.
이와 같이 구성된 비동기 데이터에서 상기 각각의 필드 중의 보류된 필드를 이용하여 "More 플래그(41)"라고 하는 새로운 필드를 생성한다.
즉, 비동기 데이터를 분할하여 전송하기 위하여 해당 비동기 데이터가 분할되었는지를 표시하기 위한 식별 필드로써, "More 플래그(41)"를 제공하는 것이다.
본 발명의 실시예에서는 이와 같은 "More 플래그(41)"를 1비트로 하여 분할하여 전송하는 마지막 Asynch 프레임에 대해서는 "More 플래그(41)"를 활성화하고, 나머지 Asynch 프레임에서는 비활성화하는 것을 예시한다.
그러나, 이는 본 발명의 설명을 위한 예시일 뿐이며, 이에 한정되는 것은 아니다. 즉, 또다른 실시예로써, "More 플래그(41)"를 2비트 이상으로 구성하여 통상의 Asynch 프레임을 표시하는 제 1 식별값, 분할하여 전송하는 마지막 Asynch 프레임을 표시하는 제 2 식별값 및 분할된 나머지를 전송하는 첫번째 Asynch 프레임을 표시하는 제 3 식별값을 가지도록 하는 것도 가능하다.
또한, 이하의 도면에서 "More 플래그(41)"는 7바이트로 구성된 프리앰블 필드(301)의 보류영역을 활용하여 생성한 것을 예시하고 있으나, 도 4에서 제시하는 도면과 같이 "More 플래그(41)"는 프리앰블 필드(301)뿐만이 아니라, SFD 필드(302), DA 필드(303), SA 필드(304) 및 L/T 필드(305) 중의 어느 부분에 포함된 보류 영역을 이용하여 생성하는 것도 가능하다.
도 5 는 본 발명에 따른 동기화 이더넷에서의 비동기 데이터의 분할(Segmentation) 전송에 대한 일실시예 구조도이다.
도 5에 도시된 바를 참조하여 동기화 이더넷에서 비동기 데이터의 분할 전송에 대하여 살펴보면, 우선 도 5는 2개의 사이클을 예시하고 있다.
즉, Synch 프레임부(13-1), 제어 프레임부(12-1) 및 Asynch 프레임부(11-1)로 이루어진 제 1 사이클과 Synch 프레임부(13-2), 제어 프레임부(12-2) 및 Asynch 프레임부(11-2)로 이루어진 제 2 사이클이다.
여기서, Synch 프레임부(13-1, 13-2) 및 제어 프레임부(12-1, 12-2)에 대해서는 본 발명의 요지로부터 벗어난 영역이므로 설명하지 않는다. 따라서, 비동기 데이터의 전송을 위한 Asynch 프레임부(11-1, 11-2)에서의 동작에 대해서만 설명하기로 한다.
우선, Asynch 프레임부(11-1, 11-2)는 각각 가변적인 크기를 가지는 Asynch 프레임들(501, 502, 503, 504, 505, 506)로 구성된다. 이때, 각각의 프레임 크기가 가변적이므로 각각의 Asynch 프레임의 크기는 모두 상이하다.
따라서, 제 1 사이클에서 비동기 데이터 전송을 위한 마지막 Asynch 프레임인 Asynch 프레임 3(503)의 길이가 L1이라고 하고, 전송을 위해 입력하려는 Asynch 데이터의 길이가 L2라고 가정할 때, L1의 길이와 L2의 길이가 같거나 L1의 길이가 길다면 전송을 위해 입력하려는 Asynch 데이터를 Asynch 프레임 3(503)에 입력하여 전송한다.
그러나, L2의 길이가 길다면 종래의 동기화 이더넷에서는 전송을 위해 입력하려는 Asynch 데이터를 Asynch 프레임 3(503)에 입력할 수가 없게 된다. 따라서, Asynch 프레임 3(503)은 비운채로 제 1 사이클이 전송되고, 전송을 위해 입력하려는 Asynch 데이터는 제 2 사이클의 비동기 데이터 전송을 위한 첫번째 Asynch 프레임인 Asynch 프레임 4(504)에 입력되어 전송된다. 따라서, 본 발명에서는 도 4에서 도시한 바와 같은 "More 플래그"를 이용하여 커다란 Asynch 데이터를 분할(Segmentation)하여 대역폭의 낭비를 줄여서 전송한다.
도 5에 도시된 도면을 이용하여 본 발명의 실시예에 따른 동기화 이더넷에서 비동기 데이터의 분할 전송 방법을 살펴보면, L2의 길이를 가지는 Asynch 데이터를 비어있는 Asynch 프레임인 Asynch 프레임 3(503)의 길이인 L1의 길이(51)로 분할하여 Asynch 프레임 3(503)에 입력하여 제 1 사이클을 통해 전송한다. 이때, 분할을 표시하기 위한 "More 플래그(512)"는 "1"로 설정한다(본 도면의 실시예에서는 통상의 "More 플래그"는 "0"의 값을 가지는 것으로 하고, 분할된 경우에만 "1"을 갖는 것으로 한다.).
이와 같이 L2의 길이를 가지는 Asynch 데이터를 L1의 길이만큼으로 분할하고 나면, 나머지 "L2-L1"의 길이를 가지는 부분(52)이 남게되는데, 이 남겨진 부분(52)은 다음 사이클의 첫번째 Asynch 프레임인 Asynch 프레임 4(504)에 포함되어 전송된다. 그런데, 이때 Asynch 프레임 4(504)에는 단순히 "L2-L1"의 길이를 가지는 남겨진 부분(52)만이 포함되는 것이 아니라 통상의 Asynch 프레임과 같이 프리앰블(521), More 플래그(522), SFD(523), DA(524), SA(525) 및 L/T(526)을 포함한다. 그리고, 이때의 "More 플래그(522)"는 "0"으로 설정된다.
앞서 설명한 바와 같이, "More 플래그"를 1비트가 아닌 2비트 이상으로 하여 통상의 Asynch 프레임을 표시하는 "00", 분할하여 전송하는 마지막 Asynch 프레임을 표시하는 "01" 및 분할된 나머지를 전송하는 첫번째 Asynch 프레임을 표시하는 "10" 과 같이 설정하는 것도 가능하다.
도 6 은 본 발명에 따른 동기화 이더넷에서의 비동기 데이터의 분할 전송에 대한 제 2 실시예에 대한 구조도이다.
도 5 에서와 같은 본 발명에 따른 동기화 이더넷에서의 비동기 데이터의 분할 전송을 하면, 대역폭의 낭비를 막을 수는 있으나 분리된 나머지 부분(52)을 전송함에 있어서도 통상의 Asynch 프레임과 같이 프리앰블(521), More 플래그(522), SFD(523), DA(524), SA(525) 및 L/T(526)을 포함하여 수신부에서 앞서 전송된 부분(51)과의 결합시에 프리앰블(521), More 플래그(522), SFD(523), DA(524), SA(525) 및 L/T(526) 등의 오버헤드 정보는 필요가 없게 된다.
따라서, 도 6에 도시된 제 2 실시예에서는 전송과 수신부에서의 결합을 위한 최소한의 오버헤드 정보 만을 포함시키도록 하여 대역폭의 낭비를 최소화하는 방법을 제공한다.
도 6 을 참조하여 본 발명에 따른 제 2 실시예를 살펴보면, 제 1 사이클에서의 동작은 도 5에서와 같으나, 제 2 사이클에서 Asynch 프레임 4(601)에 포함되는 남겨진 부분(52)의 오버헤드 정보가 도 5에서의 실시예와는 달리 프리앰블(611), More 플래그(612) 및 SFD(613) 만으로 구성된다.
물론, 도 6에 도시된 제 2 실시예에서도 분할에 따른 "More 플래그"의 처리는 동일하다.
즉, 도 5에 따른 제 1 실시예는 분할하여 전송하는 동작을 MAC(Media Access Control) 계층에서 수행하도록 하는데 반해, 도 6에 따른 제 2 실시예는 해당 동작을 물리 계층에서 수행되도록 하는 것이다.
도 7 은 본 발명에 따른 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법에 대한 일실시예 동작 흐름도이다.
우선, 전송하고자하는 비동기 데이터의 크기(L2)와 비동기 프레임부의 비어있는 전송 공간의 크기(L1)를 비교한다(71).
그리고, 비교 결과(71) 비동기 데이터의 크기(L2)가 비동기 프레임부의 비어있는 전송 공간의 크기(L1)보다 작거나 같은 경우(72), 비동기 데이터를 해당 비동기 프레임부의 비어있는 전송 공간에 삽입하여(76) 전송한다(77).
한편, 비교 결과(71) 비동기 데이터의 크기(L2)가 비동기 프레임부의 비어있는 전송 공간의 크기(L1)보다 큰 경우(72), 비동기 데이터를 비동기 프레임부의 비어있는 전송 공간의 크기(L1)에 맞게 분할한다(73). 그리고, 비동기 프레임부의 비어있는 전송 공간의 크기(L1)에 맞게 분할된 비동기 데이터를 해당 비동기 프레임부의 비어있는 전송 공간에 삽입하고 More 플래그를 설정한다(74).
그리고, 전송하고자 하는 비동기 데이터 중 비동기 프레임부의 비어있는 전송 공간의 크기에 맞게 분할된 비동기 데이터를 제외한 나머지 비동기 데이터(L2-L1)는 다음 전송 사이클의 비동기 프레임부의 최초 비동기 프레임으로 삽입하여 전송한다(75).
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 동기화 이더넷(Synchronous Ethernet)에서 비동기 프레임을 분할하여 전송하도록 함으로써, 대역폭의 낭비를 막고 주어진 하나의 전송 사이클을 최대한 활용할 수 있도록 하는 효과가 있다.
도 1 은 통상의 동기화 이더넷에서의 전송 사이클의 구조에 대한 일실시예 구조도.
도 2 는 통상의 동기화 이더넷에서의 비동기 데이터의 전송에 대한 일실시예 구조도
도 3 은 통상의 비동기 데이터에 대한 일실시예 구조도.
도 4 는 본 발명에 따른 비동기 데이터에 대한 일실시예 구조도.
도 5 는 본 발명에 따른 동기화 이더넷에서의 비동기 데이터의 분할(Segmentation) 전송에 대한 일실시예 구조도.
도 6 은 본 발명에 따른 동기화 이더넷에서의 비동기 데이터의 분할 전송에 대한 제 2 실시예에 대한 구조도.
도 7 은 본 발명에 따른 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법에 대한 일실시예 동작 흐름도.

Claims (12)

  1. 동기화 이더넷(Synchronous Ethernet)에서 비동기(Asynchronous) 데이터를 전송하는 방법에 있어서,
    전송하고자하는 비동기 데이터의 크기(L2)와 비동기 프레임부의 비어있는 전송 공간의 크기(L1)를 비교하는 제 1 단계;
    상기 비교 결과, 상기 전송하고자하는 비동기 데이터의 크기(L2)가 상기 비동기 프레임부의 비어있는 전송 공간의 크기(L1)보다 작거나 같은 경우, 상기 전송하고자하는 비동기 데이터를 상기 비동기 프레임부의 비어있는 전송 공간에 삽입하는 제 2 단계; 및
    상기 비교 결과, 상기 전송하고자하는 비동기 데이터의 크기(L2)가 상기 비동기 프레임부의 비어있는 전송 공간의 크기(L1)보다 큰 경우, 상기 전송하고자하는 비동기 데이터를 상기 비동기 프레임부의 비어있는 전송 공간의 크기(L1)에 맞게 분할하여 삽입하고 분할된 나머지 비동기 데이터는 다음 전송 사이클에 삽입하여 전송하는 제 3 단계를 포함하고,
    상기 비동기 데이터는 분할 전송을 표시하기 위한 More 플래그 필드를 포함하는 것을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법.
  2. 제 1 항에 있어서,
    상기 제 3 단계는,
    상기 비교 결과, 상기 비동기 데이터의 크기(L2)가 상기 비동기 프레임부의 비어있는 전송 공간의 크기(L1)보다 큰 경우, 상기 비동기 데이터를 비동기 프레임부의 비어있는 전송 공간의 크기(L1)에 맞게 분할하는 제 4 단계;
    상기 비동기 프레임부의 비어있는 전송 공간의 크기(L1)에 맞게 분할된 비동기 데이터를 상기 비동기 프레임부의 비어있는 전송 공간에 삽입하고 분할 전송을 표시하는 More 플래그를 활성화하는 제 5 단계; 및
    상기 비동기 데이터 중 상기 비동기 프레임부의 비어있는 전송 공간의 크기에 맞게 분할된 비동기 데이터를 제외한 나머지 비동기 데이터(L2-L1)는 다음 전송 사이클의 비동기 프레임부의 최초 비동기 프레임으로 삽입하여 전송하는 제 6 단계를 포함하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법.
  3. 제 2 항에 있어서,
    상기 More 플래그 필드는,
    1비트로 구성되며, 분할하여 전송하는 비동기(Asynch) 프레임에 대해서는 활성화하고, 나머지 비동기 프레임에서는 비활성화하도록 설정하는 것을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법.
  4. 제 2 항에 있어서,
    상기 More 플래그 필드는,
    2비트 이상으로 구성되며, 통상의 비동기(Asynch) 프레임을 표시하는 제 1 식별값, 분할하여 전송하는 비동기 프레임을 표시하는 제 2 식별값 및 분할된 나머지를 전송하는 비동기 프레임을 표시하는 제 3 식별값을 가지도록 설정하는 것을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 More 플래그 필드는,
    상기 비동기 데이터의 프리앰블 필드의 보류(Reserved) 영역을 이용하여 생성하는 것을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법.
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 More 플래그 필드는,
    상기 비동기 데이터의 오버헤드 영역에 포함된 보류(Reserved) 영역 중의 하나를 이용하여 생성하는 것을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법.
  7. 제 2 항에 있어서,
    상기 제 6 단계의 상기 비동기 데이터 중 상기 비동기 프레임부의 비어있는 전송 공간의 크기에 맞게 분할된 비동기 데이터를 제외한 나머지 비동기 데이터(L2-L1)는 다음 전송 사이클의 비동기 프레임부의 최초 비동기 프레임으로의 삽입은,
    상기 나머지 비동기 데이터(L2-L1)를 오버헤드를 포함하는 비동기 데이터로 재구성하여 삽입하는 것을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법.
  8. 제 7 항에 있어서,
    상기 오버헤드는,
    프레임의 시작과 끝을 알려 주는 프리앰블(Preamble) 필드;
    프레임 비트열에서 바이트(byte) 단위를 식별하고 정상적인 프레임의 내용이 시작된다는 사실을 알려주는 SFD(Start-of-Frame Delimiter) 필드;
    프레임이 전송되어야 할 목적지 MAC(Media Access Control) 주소를 표시하는 목적지 주소(DA : Destination Address) 필드;
    프레임을 전송하는 스테이션의 MAC 주소를 표시하는 소스 주소(SA : Source Address) 필드;
    프레임의 데이터의 길이 정보와 프레임이 어떤 프로토콜 타입인지를 표시하는 길이/타입(L/T : Length/Type) 필드; 및
    비동기 데이터의 분할 전송을 표시하기 위한 More 플래그 필드를 포함하는 것 임을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법.
  9. 제 7 항에 있어서,
    상기 오버헤드는,
    프레임의 시작과 끝을 알려 주는 프리앰블(Preamble) 필드;
    프레임 비트열에서 바이트(byte) 단위를 식별하고 정상적인 프레임의 내용이 시작된다는 사실을 알려주는 SFD(Start-of-Frame Delimiter) 필드; 및
    비동기 데이터의 분할 전송을 표시하기 위한 More 플래그 필드를 포함하는 것 임을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법.
  10. 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법에 사용되는 데이터 구조에 있어서,
    프레임의 시작과 끝을 알려 주는 프리앰블(Preamble) 필드; 프레임 비트열에서 바이트(byte) 단위를 식별하고 정상적인 프레임의 내용이 시작된다는 사실을 알려주는 SFD(Start-of-Frame Delimiter) 필드; 프레임이 전송되어야 할 목적지 MAC(Media Access Control) 주소를 표시하는 목적지 주소(DA : Destination Address) 필드; 프레임을 전송하는 스테이션의 MAC 주소를 표시하는 소스 주소(SA : Source Address) 필드; 및 프레임의 데이터의 길이 정보와 프레임이 어떤 프로토콜 타입인지를 표시하는 길이/타입(L/T : Length/Type) 필드를 포함하는 비동기 데이터의 오버헤드에서 보류 영역의 일부에 비동기 데이터의 분할 전송을 표시하기 위한 More 플래그 필드를 포함시키도록 하는 것을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법에 사용되는 데이터 구조.
  11. 제 10 항에 있어서,
    상기 More 플래그 필드는,
    1비트로 구성되며, 분할하여 전송하는 비동기(Asynch) 프레임에 대해서는 활성화하고, 나머지 비동기 프레임에서는 비활성화하도록 설정하는 것을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법에 사용되는 데이터 구조.
  12. 제 10 항에 있어서,
    상기 More 플래그 필드는,
    2비트 이상으로 구성되며, 통상의 비동기(Asynch) 프레임을 표시하는 제 1 식별값, 분할하여 전송하는 비동기 프레임을 표시하는 제 2 식별값 및 분할된 나머지를 전송하는 비동기 프레임을 표시하는 제 3 식별값을 가지도록 설정하는 것을 특징으로 하는 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법에 사용되는 데이터 구조.
KR20040024151A 2004-04-08 2004-04-08 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법 및그 방법에 사용되는 데이터 구조 KR100575989B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR20040024151A KR100575989B1 (ko) 2004-04-08 2004-04-08 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법 및그 방법에 사용되는 데이터 구조
US11/005,204 US7394827B2 (en) 2004-04-08 2004-12-06 Asynchronous data segmentation/transmission method for synchronous Ethernet and data structure used therein
EP20050004140 EP1585274B1 (en) 2004-04-08 2005-02-25 Asynchronous data segmentation/transmission method for synchronous ethernet and data structure used therein
DE200560026476 DE602005026476D1 (de) 2004-04-08 2005-02-25 Asynchrone Datensegmentierung und -übertragung für synchrones Ethernet und darin verwendete Datenstruktur
CNB200510052446XA CN100411339C (zh) 2004-04-08 2005-02-28 用于同步以太网的异步数据分割传输方法及其中使用的数据结构
JP2005111563A JP4012549B2 (ja) 2004-04-08 2005-04-08 同期化イーサネットにおける非同期データの分割伝送方法及びその方法に使用されるデータ構造、同期化イーサネット装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040024151A KR100575989B1 (ko) 2004-04-08 2004-04-08 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법 및그 방법에 사용되는 데이터 구조

Publications (2)

Publication Number Publication Date
KR20050099075A true KR20050099075A (ko) 2005-10-13
KR100575989B1 KR100575989B1 (ko) 2006-05-02

Family

ID=34910098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040024151A KR100575989B1 (ko) 2004-04-08 2004-04-08 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법 및그 방법에 사용되는 데이터 구조

Country Status (6)

Country Link
US (1) US7394827B2 (ko)
EP (1) EP1585274B1 (ko)
JP (1) JP4012549B2 (ko)
KR (1) KR100575989B1 (ko)
CN (1) CN100411339C (ko)
DE (1) DE602005026476D1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766091B1 (ko) * 2005-12-08 2007-10-11 삼성전자주식회사 Ｐｐｂ―ｃｍ 방식의 통신시스템 및 그 방법
KR20140084297A (ko) * 2011-10-25 2014-07-04 캐비엄, 인코포레이티드 다중―프로토콜 ｓｅｒｅｄｓ ｐｈｙ 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584365B1 (ko) * 2004-05-14 2006-05-26 삼성전자주식회사 동기화 이더넷에서의 데이터 프레임 구성 방법 및 그에따른 데이터 처리 방법
US9344802B2 (en) 2005-06-28 2016-05-17 Field System, Inc. Information providing system
JP3822224B1 (ja) * 2005-06-28 2006-09-13 株式会社フィールドシステム 情報提供システム
CN100512309C (zh) * 2006-02-27 2009-07-08 华为技术有限公司 一种开销的传输方法
CN101039157B (zh) * 2006-03-13 2010-05-12 华为技术有限公司 微波帧适配装置和方法
CN100574231C (zh) * 2006-10-11 2009-12-23 鸿富锦精密工业（深圳）有限公司 网络装置及其帧处理方法
CN101247201B (zh) * 2007-02-13 2013-01-09 华为技术有限公司 同步帧发送、接收方法、检测系统及发送端、接收端设备
CN102026045B (zh) * 2009-09-17 2014-12-03 华为技术有限公司 数据帧的发送处理和接收处理方法、装置和系统
EP2552038A4 (en) 2010-03-26 2015-09-16 Field System Inc SHIPPING SERVICE
JP5183829B1 (ja) * 2012-02-24 2013-04-17 三菱電機株式会社 通信装置及び通信方法及びプログラム
TWI504215B (zh) * 2013-08-20 2015-10-11 Tatung Co 資料傳輸系統及方法
US10499448B2 (en) 2017-02-03 2019-12-03 Motorola Mobility Llc Configuration information for an inactive state

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125643A (ja) * 1987-11-10 1989-05-18 Nec Corp メッセージ分割送受信制御方式
US5392280A (en) * 1994-04-07 1995-02-21 Mitsubishi Electric Research Laboratories, Inc. Data transmission system and scheduling protocol for connection-oriented packet or cell switching networks
US5533017A (en) * 1994-05-02 1996-07-02 Advanced Micro Devices, Inc. Line interface device for fast-packet switching network
JP3694842B2 (ja) * 1996-01-09 2005-09-14 富士通株式会社 同期，非同期データ多重化方法及び装置
CN1097909C (zh) * 1996-03-08 2003-01-01 西门子公司 一种用于从一个第一装置到至少一个第二装置在以太网内传输数据包的方法和装置
JP3454136B2 (ja) * 1998-02-23 2003-10-06 ソニー株式会社 無線伝送方法
JPH11298477A (ja) * 1998-04-10 1999-10-29 Sony Corp 伝送制御方法及び伝送制御装置
US6909717B1 (en) 1998-10-21 2005-06-21 Peter Higgins Real time ethernet protocol
FR2785248B1 (fr) 1998-10-28 2000-12-01 Valeo Systemes Dessuyage Bras d'essuie-glace conforme en deflecteur aerodynamique
SG119208A1 (en) * 1999-09-21 2006-02-28 Ntt Docomo Inc Data conversion apparatus signal data conversion method dce gateway and communication apparatus
US6714562B1 (en) * 2000-03-10 2004-03-30 International Business Machines Corporation Method and apparatus for segmenting network traffic variable length frames
US6882634B2 (en) * 2000-04-07 2005-04-19 Broadcom Corporation Method for selecting frame encoding parameters to improve transmission performance in a frame-based communications network
DE10058524A1 (de) 2000-11-24 2002-06-13 Siemens Ag System und Verfahren zur parallelen Übertragung von echtzeitkritischen und nicht echtzeitkritischen Daten über schaltbare Datennetze, insbesondere Ethernet
US7218636B2 (en) * 2001-06-13 2007-05-15 Inrange Technology Corporation Method and apparatus for rendering a cell-based switch useful for frame based application protocols
WO2003075499A1 (en) * 2002-03-01 2003-09-12 Infineon Technologies Ag Atm-port-module with integrated ethernet switch interface
US7136396B2 (en) * 2003-11-24 2006-11-14 Interdigital Technology Corporation Method and apparatus for compiling a protocol data unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766091B1 (ko) * 2005-12-08 2007-10-11 삼성전자주식회사 Ｐｐｂ―ｃｍ 방식의 통신시스템 및 그 방법
KR20140084297A (ko) * 2011-10-25 2014-07-04 캐비엄, 인코포레이티드 다중―프로토콜 ｓｅｒｅｄｓ ｐｈｙ 장치

Also Published As

Publication number Publication date
JP2005304030A (ja) 2005-10-27
DE602005026476D1 (de) 2011-04-07
JP4012549B2 (ja) 2007-11-21
KR100575989B1 (ko) 2006-05-02
EP1585274A3 (en) 2008-03-05
EP1585274B1 (en) 2011-02-23
CN100411339C (zh) 2008-08-13
US20050226274A1 (en) 2005-10-13
CN1681249A (zh) 2005-10-12
EP1585274A2 (en) 2005-10-12
US7394827B2 (en) 2008-07-01

Similar Documents

Publication Publication Date Title
JP4012549B2 (ja) 同期化イーサネットにおける非同期データの分割伝送方法及びその方法に使用されるデータ構造、同期化イーサネット装置
JP4051070B2 (ja) 同期化イーサネットでのデータフレーム構成方法、データ処理方法及びイーサネット装置
KR100798926B1 (ko) 패킷 스위치 시스템에서의 패킷 포워딩 장치 및 방법
WO2018041228A1 (zh) 一种传输同步信息的方法、装置和系统
KR19980042154A (ko) 1394 직렬 데이터 버스를 통해 에이티엠 셀을 전송하는 방법 및 장치
EP4142219A1 (en) Message processing method and apparatus, announcement method and apparatus, network bridge node, source device, storage medium, and message processing system
JP2002247073A (ja) 多重化中継伝送装置
US20040156368A1 (en) Frame alteration logic for network processors
US6363428B1 (en) Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network
US8730961B1 (en) System and method for optimizing router lookup
KR101131264B1 (ko) 레지덴셜 이더넷 시스템에서 서브 프레임을 이용한 수퍼프레임 구성 방법
US7379467B1 (en) Scheduling store-forwarding of back-to-back multi-channel packet fragments
KR20060113834A (ko) 레지덴셜 이더넷에서 수퍼 프레임의 시작에 대한 주기적동기 방법
US20060067367A1 (en) Method for selecting timing master in synchronous ethernet system
US7257134B2 (en) Method of pacing the synchronization of routing information in a data switching environment
JP2002223202A (ja) データ伝送方法及びそれを用いた伝送装置
JP2003218907A (ja) パケットの高速ルーティング及びスイッチングに対するメモリ要件を低減するように構成されたプロセッサ
US20060230147A1 (en) Asynchronous frame transmission method for strictly ensuring beginning of super frame in residential ethernet
US20050080922A1 (en) Address translation program and address translation apparatus
GB2401515A (en) Multiplexing low and high priority data streams wherein insertion of low priority messages is dependent upon their length and the high priority queue state
US6865616B1 (en) Flexible media access control and section filter hardware engine for satellite data receiver
US20050044261A1 (en) Method of operating a network switch
US20090144452A1 (en) Implementing conditional packet alterations based on transmit port
KR20010072352A (ko) 데이터 패킷을 전송하기 위한 방법 및 혼성망
JP3605005B2 (ja) ポイント・ツー・ポイント・プロトコル・ヘッダ情報を選択的に分離するためのシステムおよび方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee