KR20050096636A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20050096636A
KR20050096636A KR1020040022076A KR20040022076A KR20050096636A KR 20050096636 A KR20050096636 A KR 20050096636A KR 1020040022076 A KR1020040022076 A KR 1020040022076A KR 20040022076 A KR20040022076 A KR 20040022076A KR 20050096636 A KR20050096636 A KR 20050096636A
Authority
KR
South Korea
Prior art keywords
metal wiring
forming
semiconductor device
contact hole
metal layer
Prior art date
Application number
KR1020040022076A
Other languages
English (en)
Inventor
노재선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040022076A priority Critical patent/KR20050096636A/ko
Publication of KR20050096636A publication Critical patent/KR20050096636A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 웨이퍼의 에지부에서 유발될 수 있는 금속배선 콘택의 낫 오픈 ( not open ) 현상을 방지하기 위하여, 세정 시간을 증가시켜 콘택홀의 CD를 증가시키고 디가스 ( degas ) 시간을 증가시켜 장벽금속층의 증착 특성을 향상시킬 수 있도록 하여 반도체소자의 수율, 특성 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 금속배선 형성방법{A method for forming a metal line of a semiconductor device}
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 제1금속배선의 콘택공정시 큰 에스펙트비를 콘택홀을 매립하는 기술에 관한 것이다.
일반적으로 반도체소자를 구동하기 위하여, 이들을 전기적으로 동작시킬 수 있는 회로를 구성하여야 한다.
상기한 회로는 소자의 주변회로부에서 반도체소자의 각각 구성물을 전기적으로 콘택하는 금속배선을 예정된 형태로 형성한 것이다.
그러나, 금속배선은 깊게 형성되어 콘택 식각공정 뿐만 아니라 형성된 금속배선 콘택홀을 완전히 매립하기가 매우 어렵다.
도 1 은 쉐어드 컬럼 페일 ( shared column fail ) 이 발생된 맵 ( map ) 을 도시한 평면 셈사진으로서, BMW ( bit map wafer ) 을 도시한 것이다.
도 2 는 제1금속배선의 하부에서 콘택 낫 오픈 ( contact not open ) 현상이 유발된 것을 도시한 단면 셈사진이다.
도시되지 않았으나, 종래기술에 따른 반도체소자의 금속배선 형성방법을 설명하면 다음과 같다.
먼저, 반도체기판 상에 층간절연막을 형성하고 그 상부에 금속배선 콘택마스크를 이용한 사진식각공정으로 상기 층간절연막을 식각하여 금속배선 콘택홀을 형성한다.
상기 금속배선 콘택홀의 표면을 20초 동안 세정하고 상기 금속배선 콘택홀을 포함한 전체표면상부에 장벽금속층을 형성한다.
상기 금속배선 콘택홀을 매립하는 금속배선 콘택플러그를 형성한다. 이때, 상기 금속배선 콘택플러그는 텅스텐으로 형성한다.
그 다음, 전체표면상부에 Ti 박막을 증착하고 그 상부에 알루미늄합금을 증착한다.
그 다음, 금속배선 마스크를 이용한 사진식각공정으로 상기 알루미늄합금 및 Ti 박막을 식각하여 금속배선을 형성한다.
상기한 바와 같이 종래기술에 따른 금속배선 콘택 공정은 큰 값을 갖는 에스펙트비로 인하여 웨이퍼의 중앙부보다 에지부로 갈수록 콘택홀의 CD 가 적게 형성되고 그로 인하여 콘택 오픈이 어렵게 되며 그에 따른 반도체소자의 수율, 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 콘택홀 표면에 박막을 증착하기 전에 세정공정으로 콘택홀의 CD를 증가시켜 콘택홀을 완전히 매립할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 수율을 증가시키는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
반도체기판 상에 금속배선 콘택홀이 형성된 층간절연막을 형성하는 공정과,
상기 금속배선 콘택홀의 표면을 세정하되, 순수와의 혼합비가 300 : 1 인 BOE 용액을 사용하여 드라이 스핀 방식으로 실시하는 공정과,
장벽금속층을 형성하기 위한 반응기를 디가스 ( degas ) 시키는 공정과,
상기 금속배선 콘택홀을 포함하는 전체표면상부에 IMP ( ionized metal plasma )를 이용하여 장벽금속층인 Ti 박막을 증착하는 공정과,
상기 금속배선 콘택홀을 매립하는 금속배선 콘택플러그를 형성하는 공정을 포함하는 것과,
상기 세정공정은 70 ∼ 100 초 동안 실시하는 것과,
상기 디가스 공정은 330 ∼ 370 ℃ 의 온도에서 실시하는 것과,
상기 IMP를 이용한 장벽금속층의 형성방법은 DC 를 1.7∼1.8 KW, RF 를 2.3∼2.7 KW, AC 를 280∼320 W 로 하며, 아르곤 가스의 유량을 50 ∼ 55 sccm, 압력을 25 ∼ 30 mTorr 그리고 온도를 180 ∼ 220 ℃ 하여 실시하는 것과,
상기 장벽금속층은 180 ∼ 220 Å 두께로 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 설명하면 다음과 같다.
도시되지 않았으나, 본 발명에 따른 반도체소자의 금속배선 형성방법을 설명하면 다음과 같다.
먼저, 반도체기판 상에 층간절연막을 형성하고 그 상부에 금속배선 콘택마스크를 이용한 사진식각공정으로 상기 층간절연막을 식각하여 금속배선 콘택홀을 형성한다.
상기 금속배선 콘택홀의 표면을 세정한다.
이때, 상기 세정공정은 순수와의 혼합비가 300 : 1 인 BOE 용액을 사용하여 드라이 스핀 방식으로 70 ∼ 100 초 동안 실시하여 종래보다 큰 CD를 갖는 콘택홀을 형성한다.
그 다음, 장벽금속층을 형성하기 위한 반응기를 진공으로 유지하기 위한 디가스 ( degas ) 공정을 종래의 250 ℃에서 330 ∼ 370 ℃ 의 온도로 높여 실시함으로써 양호한 MFP ( mean free path )를 확보한다.
그리고, IMP ( ionized metal plasma )를 이용하여 장벽금속층인 Ti 박막을 증착한다. 이때, 상기 장벽금속층은 180 ∼ 220 Å 두께로 형성한다.
이때, 상기 IMP를 이용한 장벽금속층의 형성방법은 다음과 같은 조건으로 실시한다.
먼저, DC 를 1.7∼1.8 KW 로 하고 , RF 를 2.3∼2.7 KW 로 하며, AC 를 280∼320 W 로 한다.
그리고, 아르곤 가스의 유량을 50 ∼ 55 sccm 으로 하고, 압력을 25 ∼ 30 mTorr 로 하며, 온도를 180 ∼ 220 ℃ 로 한다.
한편, 상기 IMP를 이용한 장벽금속층은 콘택홀의 하부에서 Ti+로 이온화된 원자의 직진성을 향상시키고 단차피복비를 향상시킨다.
그 다음, 상기 금속배선 콘택홀을 매립하는 금속배선 콘택플러그를 형성한다. 이때, 상기 금속배선 콘택플러그는 텅스텐으로 형성한다.
그 다음, 전체표면상부에 Ti 박막을 증착하고 그 상부에 알루미늄합금을 증착한다.
그 다음, 금속배선 마스크를 이용한 사진식각공정으로 상기 알루미늄합금 및 Ti 박막을 식각하여 금속배선을 형성한다.
도 3 은 본 발명에 따라 형성된 금속배선 콘택을 도시한 사시도로서, 도 2 의 콘택 낫 오픈 ( contact not open ) 현상이 없다.
도 4 는 DC ( diamond chip, 100 ㎚ tech ) 의 제1금속배선과 비트라인의 콘택 저항을 조사한 것으로, 로트별 PCM 결과를 도시한 그래프이다.
표 1 은 웨이퍼 내에서의 PCM 저항 값을 비교한 표로서, 웨이퍼 에지부의 다이가 중심부에 비하여 비교적 높은 저항을 보였으나, 본 발명에 따른 조건을 적용한 후 중심부의 다이가 에지부의 다이에 비하여 높은 저항을 갖는 경향을 가짐을 알 수 있다.
[표 1]
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 금속배선 콘택홀의 CD를 증가시킬 수 있도록 세정시간을 증가시키고 다가스 시간을 증가시켜 장벽금속층의 직진성 및 단차피복비를 향상시키며 IMP 방법으로 장벽금속층을 형성함으로써 후속 공정으로 완성되는 콘택플러그의 특성을 향상시키고 반도체소자의 특성, 수율 및 신뢰성을 향상시키는 효과를 제공한다.
도 1 및 도 2 는 종래기술에 반도체소자의 금속배선 형성방법을 도시한 평면도 및 단면도.
도 3 은 본 발명에 따라 형성된 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 4 는 DC ( diamond chip, 100 ㎚ tech ) 의 제1금속배선과 비트라인의 콘택 저항을 조사한 것으로, 로트별 PCM 결과를 도시한 그래프.
표 1 웨이퍼 내에서의 PCM 저항 값을 비교한 표.

Claims (5)

  1. 반도체기판 상에 금속배선 콘택홀이 형성된 층간절연막을 형성하는 공정과,
    상기 금속배선 콘택홀의 표면을 세정하되, 순수와의 혼합비가 300 : 1 인 BOE 용액을 사용하여 드라이 스핀 방식으로 실시하는 공정과,
    장벽금속층을 형성하기 위한 반응기를 디가스 ( degas ) 시키는 공정과,
    상기 금속배선 콘택홀을 포함하는 전체표면상부에 IMP ( ionized metal plasma )를 이용하여 장벽금속층인 Ti 박막을 증착하는 공정과,
    상기 금속배선 콘택홀을 매립하는 금속배선 콘택플러그를 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 세정공정은 70 ∼ 100 초 동안 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 디가스 공정은 330 ∼ 370 ℃ 의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 IMP를 이용한 장벽금속층의 형성방법은 DC 를 1.7∼1.8 KW, RF 를 2.3∼2.7 KW, AC 를 280∼320 W 로 하며, 아르곤 가스의 유량을 50 ∼ 55 sccm, 압력을 25 ∼ 30 mTorr 그리고 온도를 180 ∼ 220 ℃ 하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 장벽금속층은 180 ∼ 220 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1020040022076A 2004-03-31 2004-03-31 반도체소자의 금속배선 형성방법 KR20050096636A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040022076A KR20050096636A (ko) 2004-03-31 2004-03-31 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040022076A KR20050096636A (ko) 2004-03-31 2004-03-31 반도체소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20050096636A true KR20050096636A (ko) 2005-10-06

Family

ID=37276682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040022076A KR20050096636A (ko) 2004-03-31 2004-03-31 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20050096636A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9376541B2 (en) 2013-10-10 2016-06-28 Samsung Electronics Co., Ltd. Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package
US10128168B2 (en) 2013-11-18 2018-11-13 Samsung Electronics Co., Ltd. Integrated circuit device including through-silicon via structure and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9376541B2 (en) 2013-10-10 2016-06-28 Samsung Electronics Co., Ltd. Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package
US10128168B2 (en) 2013-11-18 2018-11-13 Samsung Electronics Co., Ltd. Integrated circuit device including through-silicon via structure and method of manufacturing the same
US10777487B2 (en) 2013-11-18 2020-09-15 Samsung Electronics Co., Ltd. Integrated circuit device including through-silicon via structure and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7193327B2 (en) Barrier structure for semiconductor devices
US6297554B1 (en) Dual damascene interconnect structure with reduced parasitic capacitance
US6228754B1 (en) Method for forming semiconductor seed layers by inert gas sputter etching
US20160358859A1 (en) Reducing contact resistance in vias for copper interconnects
TW201803171A (zh) 半導體裝置的形成方法
US8097536B2 (en) Reducing metal voids in a metallization layer stack of a semiconductor device by providing a dielectric barrier layer
US6080669A (en) Semiconductor interconnect interface processing by high pressure deposition
TW200527593A (en) Interconnect structure and method for its fabricating
CN113764337B (zh) 导电插塞的制造方法及半导体结构
KR100590203B1 (ko) 반도체 장치의 금속 패턴 형성 방법
KR20030058853A (ko) 반도체 소자의 플러그 형성 방법
US20060148242A1 (en) Metallization method of semiconductor device
KR20050096636A (ko) 반도체소자의 금속배선 형성방법
KR101107746B1 (ko) 반도체 소자의 금속배선 형성방법
KR101090372B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100552811B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20010058209A (ko) 이중 다마신 공정을 이용한 금속 배선 형성 방법
KR100834283B1 (ko) 금속 배선 형성 방법
KR100739255B1 (ko) 반도체 소자의 금속배선 형성방법
KR100628213B1 (ko) 반도체 소자의 금속배선 형성방법
US6777326B2 (en) Method for forming multi-layer metal line of semiconductor device
KR100686450B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR100672724B1 (ko) 반도체 소자의 금속배선 형성방법
CN115602659A (zh) 半导体结构及其形成方法
JP2011249678A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination