KR20050078269A - 프레임 상쇄 및 하프 디코딩 방법을 채용하는tft-lcd 소스 드라이버 및 소스 라인 구동 방법 - Google Patents
프레임 상쇄 및 하프 디코딩 방법을 채용하는tft-lcd 소스 드라이버 및 소스 라인 구동 방법 Download PDFInfo
- Publication number
- KR20050078269A KR20050078269A KR1020040005645A KR20040005645A KR20050078269A KR 20050078269 A KR20050078269 A KR 20050078269A KR 1020040005645 A KR1020040005645 A KR 1020040005645A KR 20040005645 A KR20040005645 A KR 20040005645A KR 20050078269 A KR20050078269 A KR 20050078269A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- control signal
- response
- output buffer
- gray scale
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
- A63H18/00—Highways or trackways for toys; Propulsion by special interaction between vehicle and track
- A63H18/16—Control of vehicle drives by interaction between vehicle and track; Control of track elements by vehicles
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
- A63H29/00—Drive mechanisms for toys in general
- A63H29/22—Electric drives
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
- A63H30/00—Remote-control arrangements specially adapted for toys, e.g. for toy vehicles
- A63H30/02—Electrical arrangements
- A63H30/04—Electrical arrangements using wireless transmission
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
Description
1 프레임 | 2 프레임 | 3 프레임 | 4 프레임 | |
POL | + | - | + | - |
CHOP | + | + | - | - |
H.PDEC.O1 | 0 | 0 | 0 | 0 |
H.PDEC.O2 | 2 | 2 | 2 | 2 |
H.NDEC.O1 | -0 | -0 | -0 | -0 |
H.NDEC.O2 | -2 | -2 | -2 | -2 |
C1 | 0 | 0 | 2 | 2 |
C2 | -2 | -2 | -0 | -0 |
Y1 | 0 | -2 | 2 | -0 |
Y2 | -2 | 0 | -0 | 2 |
1 프레임 | 2 프레임 | 3 프레임 | 4 프레임 | |
POL | - | + | - | + |
CHOP | + | - | - | + |
H.PDEC.O1 | 0 | 0 | 0 | 0 |
H.PDEC.O2 | 2 | 2 | 2 | 2 |
H.NDEC.O1 | -0 | -0 | -0 | -0 |
H.NDEC.O2 | -2 | -2 | -2 | -2 |
C1 | 0 | 2 | 2 | 0 |
C2 | -2 | -0 | -0 | 2- |
Y1 | -2 | 2 | -0 | 0 |
Y2 | 0 | -0 | 2 | -2 |
Claims (15)
- 다수개의 채널들 중 2 채널 마다 소스 라인 구동 전압들을 출력하는 소스 드라이버에 있어서,정극성의 제1 및 제2 그레이 스케일 전압을 발생하는 정 하프 디코더;부극성의 제1 및 제2 그레이 스케일 전압을 발생하는 부 하프 디코더;쵸핑 제어 신호에 응답하여 상기 정 하프 디코더에서 출력되는 상기 정극성의 제1 및 제2 그레이 스케일 전압을 선택적으로 제1 출력 버퍼로 전달하는 제1 쵸핑 먹스부;상기 쵸핑 제어 신호에 응답하여 상기 부 하프 디코더에서 출력되는 상기 부극성의 제1 및 제2 그레이 스케일 전압을 선택적으로 제2 출력 버퍼로 전달하는 제2 쵸핑 먹스부;상기 제1 쵸핑 먹스부의 출력을 증폭하는 상기 제1 출력 버퍼;상기 제2 쵸핑 먹스부의 출력을 증폭하는 상기 제2 출력 버퍼;극성 제어 신호에 응답하여 상기 제1 또는 제2 출력 버퍼의 출력을 선택하여 상기 제1 채널의 구동 전압으로 출력하는 제1 극성 먹스부; 및상기 극성 제어 신호에 응답하여 상기 제1 또는 제2 출력 버퍼의 출력을 선택하여 상기 제2 채널의 구동 전압으로 출력하는 제2 극성 먹스부를 구비하는 것을 특징으로 하는 TFT-LCD 소스 드라이버.
- 제1항에 있어서, 상기 제1 그레이 레벨과 상기 제2 그레이 레벨 각각은n 그레이 레벨과 (n+2) 그레이 레벨을 갖고 상기 n은 짝수인 자연수(n=0,2,4,6,8,…)인 것을 특징으로 하는 TFT-LCD 소스 드라이버.
- 제1항에 있어서, 상기 제1 그레이 레벨과 상기 제2 그레이 레벨 각각은n 그레이 레벨과 (n+2) 그레이 레벨을 갖고 상기 n은 홀수인 자연수(n=1,3,5,7,9,…)인 것을 특징으로 하는 TFT-LCD 소스 드라이버.
- 제1항에 있어서, 상기 제1 쵸핑 먹스부는상기 반전된 쵸핑 제어 신호에 응답하여 상기 정 하프 디코더의 제1 그레이 스케일 전압을 상기 제1 출력 버퍼로 전달하는 제1 피모스 트랜지스터; 및상기 쵸핑 제어 신호에 응답하여 상기 정 하프 디코더의 제2 그레이 스케일 전압을 상기 제1 출력 버퍼로 전달하는 제2 피모스 트랜지스터를 구비하는 것을 특징으로 하는 TFT-LCD 소스 드라이버.
- 제1항에 있어서, 상기 제2 쵸핑 먹스부는상기 반전된 쵸핑 제어 신호에 응답하여 상기 부 하프 디코더의 제1 그레이 스케일 전압을 상기 제2 출력 버퍼로 전달하는 제1 엔모스 트랜지스터; 및상기 쵸핑 제어 신호에 응답하여 상기 부 하프 디코더의 제2 그레이 스케일 전압을 상기 제2 출력 버퍼로 전달하는 제2 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 TFT-LCD 소스 드라이버.
- 제1항에 있어서, 상기 TFT-LCD 소스 드라이버는상기 쵸핑 제어 신호를 발생하는 쵸핑 제어 신호 발생부를 더 구비하고,상기 쵸핑 제어 신호 발생부는제1 클럭 신호에 응답하여, 상기 극성 제어 신호를 수신하여 출력하는 제1 플립플롭; 및반전 출력 단자가 입력 단자에 연결되고, 상기 제1 플립플롭의 출력 신호에 응답하여 상기 입력 단자로 입력되는 신호를 상기 쵸핑 제어 신호로 추력하는 제2 플립플롭을 구비하는 것을 특징으로 하는 TFT-LCD 소스 드라이버.
- 제1항에 있어서, 상기 제1 극성 먹스부는상기 제1 출력 버퍼의 출력이 정 입력 단자에 연결되고 상기 제2 출력 버퍼의 출력이 부 입력 단자에 연결되고, 상기 극성 제어 신호의 제1 로직 레벨에 응답하여 상기 정 입력 단자로 입력된 상기 제1 출력 버퍼의 출력이 상기 제1 채널로 출력되고 상기 극성 제어 신호의 제2 로직 레벨에 응답하여 상기 부 입력 단자로 입력된 상기 제2 출력 버퍼의 출력이 상기 제1 채널로 출력되는 것을 특징으로 하는 TFT-LCD 소스 드라이버.
- 제1항에 있어서, 상기 제2 극성 먹스부는상기 제2 출력 버퍼의 출력이 정 입력 단자에 연결되고 상기 제1 출력 버퍼의 출력이 부 입력 단자에 연결되고, 상기 극성 제어 신호의 제1 로직 레벨에 응답하여 상기 정 입력 단자로 입력된 상기 제2 출력 버퍼의 출력이 상기 제2 채널로 출력되고 상기 극성 제어 신호의 제2 로직 레벨에 응답하여 상기 부 입력 단자로 입력된 상기 제1 출력 버퍼의 출력이 상기 제2 채널로 출력되는 것을 특징으로 하는 TFT-LCD 소스 드라이버.
- 제1항에 있어서, 상기 TFT-LCD 소스 드라이버는상기 제1 및 제2 채널로 출력되는 상기 제1 및 제2 그레이 스케일 전압이 4 프레임 단위로 출력되는 것을 특징으로 하는 TFT-LCD 소스 드라이버.
- 제1항에 있어서, 상기 쵸핑 제어 신호는상기 제1 클럭 신호에 동기되고 상기 극성 제어 신호의 2배 주기를 갖는 것을 특징으로 하는 TFT-LCD 소스 드라이버.
- 정극성의 제1 및 제2 그레이 스케일 전압을 발생하는 단계;부극성의 제1 및 제2 그레이 스케일 전압을 발생하는 단계;쵸핑 제어 신호에 응답하여 상기 정극성의 제1 및 제2 그레이 스케일 전압을 선택적으로 제1 출력 버퍼로 전달하는 단계;상기 쵸핑 제어 신호에 응답하여 상기 부극성의 제1 및 제2 그레이 스케일 전압을 선택적으로 제2 출력 버퍼로 전달하는 단계;상기 제1 출력 버퍼로 전달된 상기 해당 그레이 스케일 전압을 증폭하는 단계;상기 제2 출력 버퍼로 전달된 상기 해당 그레이 스케일 전압을 증폭하는 단계;극성 제어 신호에 응답하여 상기 제1 또는 제2 출력 버퍼의 출력을 선택하여 제1 채널로 출력하는 단계; 및상기 극성 제어 신호에 응답하여 상기 제1 또는 제2 출력 버퍼의 출력을 선택하여 제2 채널로 출력하는 단계를 구비하는 것을 특징으로 하는 TFT-LCD 소스 라인 구동 방법.
- 제11항에 있어서, 상기 TFT-LCD 소스 라인 구동 방법은TFT-LCD 패널의 소스 라인들로 상기 제1 및 제2 채널로 출력되는 상기 그레이 스케일 전압이 교번적으로 구동되는 것을 특징으로 하는 TFT-LCD 소스 라인 구동 방법.
- 제11항에 있어서, 상기 제1 그레이 레벨과 상기 제2 그레이 레벨 각각은n 그레이 레벨과 (n+2) 그레이 레벨을 갖고 상기 n은 짝수인 자연수(n=0,2,4,6,8,…)인 것을 특징으로 하는 TFT-LCD 소스 라인 구동 방법.
- 제11항에 있어서, 상기 제1 그레이 레벨과 상기 제2 그레이 레벨 각각은n 그레이 레벨과 (n+2) 그레이 레벨을 갖고 상기 n은 홀수인 자연수(n=1,3,5,7,9,…)인 것을 특징으로 하는 TFT-LCD 소스 라인 구동 방법.
- 제11항에 있어서, 상기 TFT-LCD 소스 라인 구동 방법은상기 제1 및 제2 채널로 출력되는 상기 제1 및 제2 그레이 스케일 전압이 4 프레임 단위로 출력되는 것을 특징으로 하는 TFT-LCD 소스 라인 구동 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0005645A KR100525003B1 (ko) | 2004-01-29 | 2004-01-29 | 프레임 상쇄 및 하프 디코딩 방법을 채용하는tft-lcd 소스 드라이버 및 소스 라인 구동 방법 |
US11/045,607 US7342567B2 (en) | 2004-01-29 | 2005-01-28 | TFT-LCD source driver employing a frame cancellation, a half decoding method and source line driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0005645A KR100525003B1 (ko) | 2004-01-29 | 2004-01-29 | 프레임 상쇄 및 하프 디코딩 방법을 채용하는tft-lcd 소스 드라이버 및 소스 라인 구동 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050078269A true KR20050078269A (ko) | 2005-08-05 |
KR100525003B1 KR100525003B1 (ko) | 2005-10-31 |
Family
ID=34806015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2004-0005645A KR100525003B1 (ko) | 2004-01-29 | 2004-01-29 | 프레임 상쇄 및 하프 디코딩 방법을 채용하는tft-lcd 소스 드라이버 및 소스 라인 구동 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7342567B2 (ko) |
KR (1) | KR100525003B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8102355B2 (en) | 2005-11-25 | 2012-01-24 | Samsung Electronics Co., Ltd. | Source driver capable of removing offset in display device and method for driving source lines of display device |
US8723851B2 (en) | 2010-07-19 | 2014-05-13 | Samsung Display Co., Ltd. | Data drive circuit of flat panel display and driving method thereof |
KR20160094477A (ko) * | 2015-01-30 | 2016-08-10 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101211219B1 (ko) * | 2005-10-31 | 2012-12-11 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
US7639247B2 (en) * | 2006-07-06 | 2009-12-29 | Himax Technologies Limited | Output circuit in a driving circuit and driving method of a display device |
JP4637077B2 (ja) * | 2006-10-17 | 2011-02-23 | パナソニック株式会社 | 駆動電圧出力回路、表示装置 |
US8009155B2 (en) * | 2008-04-02 | 2011-08-30 | Himax Technologies Limited | Output buffer of a source driver applied in a display |
US8188955B2 (en) * | 2008-10-27 | 2012-05-29 | Himax Technologies Limited | Source driving circuit with output buffer |
US8207929B2 (en) * | 2008-12-29 | 2012-06-26 | Himax Technologies Limited | Source driver |
TW201040908A (en) * | 2009-05-07 | 2010-11-16 | Sitronix Technology Corp | Source driver system having an integrated data bus for displays |
TW201044347A (en) * | 2009-06-08 | 2010-12-16 | Sitronix Technology Corp | Integrated and simplified source driver system for displays |
US8830155B2 (en) * | 2009-10-30 | 2014-09-09 | Au Optronics Corporation | Method and source driver for driving liquid crystal display |
CN102456311A (zh) * | 2010-10-18 | 2012-05-16 | 瑞鼎科技股份有限公司 | 驱动电路及其操作方法 |
CN103377623A (zh) * | 2012-04-11 | 2013-10-30 | 联胜(中国)科技有限公司 | 可调整输出伽玛参考电压的源极驱动电路和其方法 |
CN108986743B (zh) * | 2017-06-02 | 2020-06-02 | 上海和辉光电有限公司 | 显示装置、发光控制信号生成装置及方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0950261A (ja) | 1995-08-07 | 1997-02-18 | Sony Corp | 液晶駆動回路 |
US6014122A (en) * | 1997-01-16 | 2000-01-11 | Nec Corporation | Liquid crystal driving circuit for driving a liquid crystal display panel |
KR100304502B1 (ko) * | 1998-03-27 | 2001-11-30 | 김영환 | 액정표시장치 소스구동회로 |
JP3718607B2 (ja) * | 1999-07-21 | 2005-11-24 | 株式会社日立製作所 | 液晶表示装置及び映像信号線駆動装置 |
US6747626B2 (en) | 2000-11-30 | 2004-06-08 | Texas Instruments Incorporated | Dual mode thin film transistor liquid crystal display source driver circuit |
JP4986334B2 (ja) * | 2001-05-07 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動方法 |
KR100815898B1 (ko) | 2001-10-13 | 2008-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
KR100894077B1 (ko) * | 2001-11-10 | 2009-04-21 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 |
KR100894644B1 (ko) * | 2002-12-03 | 2009-04-24 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
KR100905330B1 (ko) * | 2002-12-03 | 2009-07-02 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
KR100894643B1 (ko) * | 2002-12-03 | 2009-04-24 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
-
2004
- 2004-01-29 KR KR10-2004-0005645A patent/KR100525003B1/ko active IP Right Grant
-
2005
- 2005-01-28 US US11/045,607 patent/US7342567B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8102355B2 (en) | 2005-11-25 | 2012-01-24 | Samsung Electronics Co., Ltd. | Source driver capable of removing offset in display device and method for driving source lines of display device |
US8723851B2 (en) | 2010-07-19 | 2014-05-13 | Samsung Display Co., Ltd. | Data drive circuit of flat panel display and driving method thereof |
KR20160094477A (ko) * | 2015-01-30 | 2016-08-10 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
Also Published As
Publication number | Publication date |
---|---|
US7342567B2 (en) | 2008-03-11 |
US20050168432A1 (en) | 2005-08-04 |
KR100525003B1 (ko) | 2005-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7342567B2 (en) | TFT-LCD source driver employing a frame cancellation, a half decoding method and source line driving method | |
KR100475975B1 (ko) | 액정 표시 장치의 구동 장치 및 구동 방법 | |
KR100367387B1 (ko) | 액티브 매트릭스 디스플레이용 고밀도 컬럼 드라이버 | |
KR100207299B1 (ko) | 화상 표시 장치 및 주사 회로 | |
US7190342B2 (en) | Shift register and display apparatus using same | |
US7656378B2 (en) | Drive circuit for display apparatus and display apparatus | |
US6069605A (en) | Liquid crystal driving device, liquid crystal display device, analog buffer, and liquid crystal driving method | |
KR100366868B1 (ko) | 디스플레이 장치의 구동 회로 | |
US7450102B2 (en) | Source driver and internal data transmission method thereof | |
US6989810B2 (en) | Liquid crystal display and data latch circuit | |
US20080246786A1 (en) | Display Device | |
US20070097056A1 (en) | Driving method and data driving circuit of a display | |
JP2003022054A (ja) | 画像表示装置 | |
US20100164925A1 (en) | Source driver, display device using the same and driving method of source driver | |
US20050270263A1 (en) | Source driver and a source line driving method using a gamma driving scheme for a liquid crystal display (LCD) | |
JP2022101795A (ja) | 信号レベル変換回路、駆動回路、表示ドライバ及び表示装置 | |
KR100280056B1 (ko) | 액티브 매트릭스형 표시장치 | |
JPH05204339A (ja) | 液晶駆動装置 | |
JP2004040809A (ja) | 低電圧クロック信号を用いる連続パルス列発生器 | |
TWI423206B (zh) | 源極驅動器 | |
US7639227B2 (en) | Integrated circuit capable of synchronizing multiple outputs of buffers | |
US20070139349A1 (en) | Driving ic for a display device | |
KR100611509B1 (ko) | 액정표시장치의 소스 구동회로 및 소스구동 방법 | |
TWI587274B (zh) | 液晶顯示器 | |
JP2006517687A (ja) | データ線の容量を用いた集積デジタル・アナログ変換器を付けた液晶ディスプレー |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 14 |