KR20050068491A - Method for deposition of semiconductor layer - Google Patents
Method for deposition of semiconductor layer Download PDFInfo
- Publication number
- KR20050068491A KR20050068491A KR1020030099965A KR20030099965A KR20050068491A KR 20050068491 A KR20050068491 A KR 20050068491A KR 1020030099965 A KR1020030099965 A KR 1020030099965A KR 20030099965 A KR20030099965 A KR 20030099965A KR 20050068491 A KR20050068491 A KR 20050068491A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- nucleation
- chamber
- semiconductor layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 230000008021 deposition Effects 0.000 title description 10
- 238000010899 nucleation Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000006911 nucleation Effects 0.000 claims abstract description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 33
- 239000013081 microcrystal Substances 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 16
- 238000010790 dilution Methods 0.000 claims description 12
- 239000012895 dilution Substances 0.000 claims description 12
- 230000000737 periodic effect Effects 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 5
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 229920005591 polysilicon Polymers 0.000 abstract description 8
- 239000007789 gas Substances 0.000 description 47
- 239000010408 film Substances 0.000 description 17
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 12
- 229910000077 silane Inorganic materials 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 150000002431 hydrogen Chemical class 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Abstract
본 발명은 막질이 우수한 반도체층을 형성하는 방법에 관한 것이다. The present invention relates to a method for forming a semiconductor layer having excellent film quality.
종래는 기판 상에 스위칭 소자 형성 시 하나의 구성요소인 반도체층을 형성함에 있어서, 단순히 비정질 실리콘을 증착하여 비정질 실리콘층을 형성하거나, 또는 상기 증착된 비정질층을 폴리실리콘층으로 결정화하는 등의 방법으로 반도체층을 형성하였다. 하지만, 전술한 방법에 의해 형성된 비정질 실리콘층 이동도가 떨어지는 단점이 있고, 폴리실리콘층은 레이저 등 별도의 장치를 필요로하므로 제조 비용이 상승하는 문제가 있다.Conventionally, in forming a semiconductor layer which is one component when forming a switching element on a substrate, a method of simply depositing amorphous silicon to form an amorphous silicon layer, or crystallizing the deposited amorphous layer into a polysilicon layer, etc. The semiconductor layer was formed. However, there is a disadvantage in that the amorphous silicon layer mobility formed by the above-described method is inferior, and the polysilicon layer requires a separate device such as a laser, thereby increasing the manufacturing cost.
본 발명은 채널층 형성을 위한 치밀한 핵을 구성하는 핵형성층과 상기 핵형성층에 형성된 핵을 시드로하여 마이크로 크리스탈층을 형성하고, 그 상부에 비정질 실리콘층을 형성함으로써 3중구조를 갖는 반도체층을 형성하는 방법을 제공함으로써, 폴리실리콘층의 반도체층 형성대비 생상 비용이 절감되고, 비정질 실리콘층 대비 소자 특성을 향상시킬 수 있다. The present invention provides a semiconductor layer having a triple structure by forming a micro crystal layer using a nucleation layer constituting a dense nucleus for forming a channel layer and a nucleus formed in the nucleation layer as a seed, and forming an amorphous silicon layer thereon. By providing the forming method, the cost of production compared to the semiconductor layer formation of the polysilicon layer can be reduced, and the device characteristics can be improved compared to the amorphous silicon layer.
Description
본 발명은 액정표시장치용 어레이 기판에서의 스위칭 소자의 특성을 향상시키는 반도체 형성 방법에 관한 것이다. The present invention relates to a semiconductor forming method for improving the characteristics of a switching element in an array substrate for a liquid crystal display device.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.Recently, with the rapid development of the information society, there is a need for a flat panel display having excellent characteristics such as thinning, light weight, and low power consumption. Among them, a liquid crystal display having excellent color reproducibility, etc. displays are actively being developed.
일반적으로 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 삽입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써 액정 분자의 움직임에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates on which electric field generating electrodes are formed so that the surfaces on which two electrodes are formed face each other, inserting a liquid crystal material between the two substrates, and then applying voltage to the two electrodes. It is a device that expresses an image by the transmittance of light that varies depending on the movement of liquid crystal molecules by moving the liquid crystal molecules by an electric field.
액정표시장치의 하부 기판은 스위칭 소자인 박막 트랜지스터를 포함하는데, 박막 트랜지스터에 사용되는 액티브층은 비정질 실리콘(amorphous silicon ; a-Si)이 주류를 이루고 있다. 이는 비정질 실리콘이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성하는 것이 가능하기 때문이다. The lower substrate of the liquid crystal display includes a thin film transistor which is a switching element. In the active layer used in the thin film transistor, amorphous silicon (a-Si) is mainly used. This is because amorphous silicon can be formed on a large substrate such as a low cost glass substrate at low temperature.
상기 비정질 실리콘은 매우 균일한 특성을 가지고 있으며, 상기 비정질 실리콘을 기판 상에 형성하는 데, 비교적 그 공정이 간단하고 공정 시간이 오래 걸리지 않으므로 대부분의 액정표시장치용 어레이 기판을 제조하는데 이용되고 있다. The amorphous silicon has a very uniform property, and since the amorphous silicon is formed on a substrate, the process is relatively simple and does not take a long time, and thus it is used to manufacture most array substrates for liquid crystal displays.
하지만, 이동도가 0.1∼1.0㎠/V·s정도로 낮고, 게이트 바이어스 스트레스(gate bias stress)에 대한 안정성이 좋지 않은 단점이 있다.However, the mobility is low, such as 0.1 to 1.0 cm 2 / V · s, the stability against the gate bias stress (gate bias stress) has a disadvantage.
최근에는 폴리 실리콘(poly-Si)을 이용한 박막 트랜지스터를 채용하는 액정 표시 장치가 널리 연구 및 개발되고 있다. Recently, a liquid crystal display device employing a thin film transistor using poly-Si is widely researched and developed.
폴리 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200 배정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성 뛰어나며, 게이트 바이어스 스트레스에 대해서도 안전성이 우수하기 때문에, 최근에 상기 폴리 실리콘을 스위칭 소자 또는 구동소자한 액정표시장치용 어레이 기판이 제조되고 있다.Since polysilicon has a field effect mobility of about 100 to 200 times greater than amorphous silicon, the polysilicon is recently switched because of its fast response speed, excellent stability against temperature and light, and excellent safety against gate bias stress. Background Art An array substrate for a liquid crystal display device such as an element or a driving element is manufactured.
하지만, 상기 폴리 실리콘의 경우, 결정화공정의 불균일성이 존재하고, 비정질 실리콘을 기판에 형성한 후, 레이저 등을 이용하여 결정화하는 공정을 필요로한다, 따라서, 기존의 비정질 실리콘을 이용한 반도체층을 형성하는 제조 공정 대비 제조 공정시간 및 제조 경비가 증가하는 단점이 있다.However, in the case of the polysilicon, there is a non-uniformity in the crystallization process, and the amorphous silicon is formed on the substrate, and then a process of crystallizing using a laser or the like is required, thus forming a semiconductor layer using the conventional amorphous silicon. There is a disadvantage in that the manufacturing process time and manufacturing cost increases compared to the manufacturing process.
최근에 비정질 실리콘의 이동도보다 빠르며, 그 제조 공정이 폴리 실리콘을 이용한 반도체층보다 단순한 마이크로 크리스탈 실리콘(micro crystall silicon)의 반도체층을 형성하는 방법이 제안되고 있다.Recently, a method of forming a semiconductor layer of micro crystal silicon that is faster than the mobility of amorphous silicon and whose manufacturing process is simpler than that of a semiconductor layer using polysilicon has been proposed.
통상적으로 비정질 실리콘을 기판 상에 형성하기 위해서는 CVD(chemical vapor deposition) 장치를 이용하여 수소(H2)와 실란(SiH4) 가스를 5:1 정도의 희석비로 하여 CVD 챔버 분위기를 형성하여 상기 가스 또는 화학물질을 기화시켜 기판에 증착하게 된다. 이때, 상기 수소와 실란 가스의 희석비가 낮으므로 비교적 빠른 시간 내에 기판 상에 적정 두께의 비정질 실리콘층이 형성된다.In general, in order to form amorphous silicon on a substrate, a chemical vapor deposition (CVD) apparatus is used to form a CVD chamber atmosphere with a dilution ratio of about 5: 1 of hydrogen (H 2 ) and silane (SiH 4 ) gas, thereby forming Alternatively, the chemicals are vaporized and deposited on the substrate. At this time, since the dilution ratio of the hydrogen and silane gas is low, an amorphous silicon layer having an appropriate thickness is formed on the substrate in a relatively fast time.
마이크로 크리스탈 실리콘층의 형성은 수소와 실란 가스의 CVD 챔버내 희석비를 50~500 : 1로 하여 기판 상에 증착이 이루어지므로, 형성시간이 비교적 비정질 실리콘층의 형성 시간보다는 느리지만, 제조 공정 비용은 상기 비정질 실리콘층 형성에 이용되는 CVD장비를 그대로 이용하기 때문에 레이저 장비 등 별도의 장비를 이용하여 결정화 공정을 진행하여 형성하는 폴리 실리콘층 형성 비용보다 적게 드는 장점을 갖는다. Since the formation of the micro crystal silicon layer is carried out on the substrate with a dilution ratio of 50 to 500: 1 in the CVD chamber of hydrogen and silane gas, the formation time is relatively slower than that of the amorphous silicon layer, but the manufacturing process cost Since the CVD equipment used for forming the amorphous silicon layer is used as it is, it has an advantage of lowering the polysilicon layer forming cost formed by performing a crystallization process using a separate equipment such as laser equipment.
마이크로 크리스탈 실리콘층을 기판 상에 형성하는 방법에 대해 도면을 참조하여 설명한다.A method of forming a microcrystalline silicon layer on a substrate will be described with reference to the drawings.
마이크로 크리스탈 실리콘층을 형성하는 방법은 크게 LBL(layer by layer)법과 HHD(Hydrogen High Diution)법이 있는데, 도 1a 내지 1c는 LBL법에 의한 마이크로 크리스탈 실리콘층의 형성 과정을 도시한 단면도이며, 도 2a 내지 2c는 HHD법에 의한 마이크로 크리스탈 실리콘층의 형성 과정을 도시한 단면도이다. The method of forming the microcrystalline silicon layer is largely classified into a layer by layer (LBL) method and a hydrogen high dilution (HHD) method. 2A to 2C are cross-sectional views showing a process of forming the microcrystal silicon layer by the HHD method.
우선, LBL법에 의한 크리스탈 실리콘층의 형성방법에 대해 설명한다.First, the formation method of the crystal silicon layer by the LBL method is demonstrated.
도 1a에 도시한 바와 같이, 게이트 절연막(25)이 형성된 기판(20)을 CVD 장비의 챔버(10)에 위치시킨다. 이때, 비정질 실리콘층 또는 마이크로 크리스탈 실리콘층을 이용한 스위칭 소자는 통상적으로 보텀 게이트 구조이므로, 상기 마이크로 크리스탈 실리콘층은 게이트 절연막(25) 상에 형성된다. As shown in FIG. 1A, the substrate 20 on which the gate insulating film 25 is formed is positioned in the chamber 10 of the CVD equipment. In this case, since the switching element using the amorphous silicon layer or the micro crystal silicon layer is typically a bottom gate structure, the micro crystal silicon layer is formed on the gate insulating layer 25.
따라서, 게이트 절연막(25)까지 형성된 기판(20)을 CVD 장비의 챔버(10) 내에 위치시키고, 상기 챔버(20) 내에 실란(SiH4) 가스를 투입하여, 실란(SiH4) 분위기를 형성하여 기판(20) 상의 게이트 절연막(25) 상에 상기 실란 분자가 증착되도록 한다.Therefore, the substrate 20 formed up to the gate insulating film 25 is positioned in the chamber 10 of the CVD equipment, and silane (SiH 4 ) gas is introduced into the chamber 20 to form a silane (SiH 4 ) atmosphere. The silane molecules are deposited on the gate insulating layer 25 on the substrate 20.
다음, 도 1b에 도시한 바와 같이, 상기 실란(SiH4) 분위기의 챔버(10)에서 상기 실란(SiH4) 가스를 배기시키고, 수소(H2) 가스를 투입하여 챔버(10)내 분위기를 수소(H2) 분위기로 형성한 후, 플라즈마를 발생시켜, 상기 증착된 실란 분자와 수소를 반응시킴으로써, 수십 Å 정도의 마이크로 크리스탈 실리콘층(30)이 형성되도록 한다.Next, as shown in FIG. 1B, the silane (SiH 4 ) gas is exhausted from the chamber 10 in the silane (SiH 4 ) atmosphere, and hydrogen (H 2 ) gas is introduced to reduce the atmosphere in the chamber 10. After forming in a hydrogen (H 2 ) atmosphere, a plasma is generated to react the deposited silane molecules with hydrogen to form a microcrystalline silicon layer 30 of several tens of microseconds.
다음, 도 1c에 도시한 바와 같이, 전술한 방법을 반복함으로써 즉, 기판(20) 상에 실란 분자 증착(SiH4)시키고, 수소(H2) 분위기에서 플라즈마 처리하는 단계를 수십회 내지 수백회 반복함으로써, 막질이 우수한 1500Å 내지 2000Å 정도의 두께를 갖는 마이크로 크리스탈 실리콘층(30)을 형성할 수 있다.Next, as shown in Figure 1c, by repeating the above-described method, that is, the silane molecule deposition (SiH 4 ) on the substrate 20, the plasma treatment in a hydrogen (H 2 ) atmosphere dozens to hundreds of times By repeating, the microcrystal silicon layer 30 having a thickness of about 1500 kPa to 2000 kPa having excellent film quality can be formed.
전술한 방법에 의한 제조된 마이크로 크리스탈 실리콘층은 막질 특성이 매우 우수하여 상기 실리콘층을 이용하여 스위칭 소자 등의 박막 트랜지스터 형성 시 전자의 통로가 되는 채널 특성이 매우 우수한 소자를 형성할 수 있다.The microcrystal silicon layer manufactured by the above-described method has excellent film quality, and thus, the silicon layer may be used to form a device having excellent channel characteristics as an electron passage when forming a thin film transistor such as a switching device.
그러나, 전술한 LBL법에 의한 마이크로 크리스탈 실리콘층 형성은 통상적인 반도체층의 두께인 1500 내지 2000Å 정도로 층착하기 위해서는 공정시간이 매우 길어지는 단점이 있다. However, the microcrystalline silicon layer formed by the above-described LBL method has a disadvantage in that the process time is very long in order to deposit a layer of about 1500 to 2000 microns, which is the thickness of a conventional semiconductor layer.
다음은 HHD법에 의한 마이크로 크리스탈 실리콘층 형성 방법에 대해 설명한다.Next, the microcrystal silicon layer formation method by the HHD method is demonstrated.
우선, 도 2a에 도시한 바와 같이, 게이트 절연막(55)이 형성된 기판(50)을 CVD장비의 챔버(40) 내에 위치시키고, 상기 챔버(40) 내에 실란(SiH4) 가스와 수소(H2) 가스를 그 희석비(SiH4 : H2)가 1 : 50 내지 1 : 500 정도가 되도록 조절한 후, CVD 공정을 진행시킴으로써, 기판(50) 상의 게이트 절연막(55) 위에 마이크로 크리스탈 실리콘층(60)을 형성한다.First, as shown in FIG. 2A, the substrate 50 on which the gate insulating film 55 is formed is positioned in the chamber 40 of the CVD apparatus, and the silane (SiH 4 ) gas and hydrogen (H 2 ) in the chamber 40. ) The dilution ratio (SiH 4 : H 2 ) After adjusting so that it may be about 1: 50-1: 500, a CVD process is performed and the microcrystal silicon layer 60 is formed on the gate insulating film 55 on the board | substrate 50. FIG.
다음, 도 2b에 도시한 바와 같이, 게이트 절연막(55) 위에 형성된 마이크로 크리스탈 실리콘층(60)이 시간이 지남에 따라 서서히 두꺼워짐을 알 수 있다. 이때, 상기 형성되는 마리크로 크리스탈 실리콘층(60)은 게이트 절연막(55)으로부터 상부로 갈수록 결정의 모양이 점점 커지는 구조가 된다. Next, as shown in FIG. 2B, it can be seen that the microcrystal silicon layer 60 formed on the gate insulating layer 55 gradually thickens with time. In this case, the formed microcrystalline silicon layer 60 has a structure in which the crystal shape gradually increases from the gate insulating layer 55 to the upper portion.
상기 HHD법에 의한 마이크로 크리스탈 실리콘층의 형성은 수소(H2)와 실란(SiH4) 가스와의 희석비가 매우 높으므로, 적정두께로 적층되는데 걸리는 시간이 상기 비정질 실리콘층의 형성 시간보다는 길지만, 앞서 전술한 LBL법에 의한 마이크로 크리스탈 실리콘층 형성시간 보다는 짧은 장점이 있다.Since the dilution ratio of hydrogen (H 2 ) to silane (SiH 4 ) gas is very high, the time taken for lamination to an appropriate thickness is longer than that of forming the amorphous silicon layer. There is a shorter advantage than the microcrystalline silicon layer formation time by the LBL method described above.
그러나, 상기 HHD법에 의해 형성된 마이크로 크리스탈 실리콘층은 현재 통상적으로 이용되는 비정질 실리콘층 증착을 위한 CVD장치로 형성 시 이동도가 비정질 실리콘층 대비 거의 향상되지 않는 단점이 있다. 이는 전자의 이동통로인 채널은 통상적으로 게이트 전극에 가까운 부분 즉, 게이트 절연막의 계면부근의 마이크로 크리스탈 실리콘층에 형성되는데, HHD법 의해 형성된 마이크로 크리스탈 실리콘층 특성 즉, 그레인이 마이크로 크리스탈 실리콘층의 하면에서 상면으로 가면서 커지는 구조이므로, 게이트 절연막과의 계면부분은 매우 작은 그레인이 형성되기 때문에 이동도의 향상은 거의 이루어지지 않는다. However, the microcrystalline silicon layer formed by the HHD method has a disadvantage in that mobility is hardly improved in comparison with the amorphous silicon layer when formed by a CVD apparatus for depositing an amorphous silicon layer which is currently commonly used. This is because the channel, which is the movement path of electrons, is usually formed in the microcrystalline silicon layer near the gate electrode, that is, near the interface of the gate insulating film. Since the structure grows toward the top surface at, the improvement of mobility is hardly achieved since very small grains are formed in the interface portion with the gate insulating film.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 비정질 실리콘층보다 우수한 전계 이동도를 가지며, 형성 시간을 단축할 수 있는 반도체층을 형성하는 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a method for forming a semiconductor layer which has better electric field mobility than an amorphous silicon layer and can shorten the formation time.
상기한 목적을 달성하기 위해 본 발명은 기판 상에 핵형성층을 형성하는 단계와; 상기 핵성성층 상에 상기 핵생성층 내의 핵을 시드(seed)로하여 마이크로 크리스탈 실리콘층을 형성하는 단계와; 상기 마이크로 크리스탈 실리콘층 상에 비정질 실리콘층을 형성하는 단계를 포함하여, 3층 구조를 이루는 반도체층 형성 방법을 제공한다. In order to achieve the above object, the present invention comprises the steps of forming a nucleation layer on a substrate; Seeding a nucleus in the nucleation layer on the nucleation layer to form a microcrystalline silicon layer; It provides a semiconductor layer forming method of forming a three-layer structure, including forming an amorphous silicon layer on the micro-crystal silicon layer.
상기 핵 형성층과 마이크로 크리스탈 실리콘층과 비정질 실리콘층은 모두 동일 챔버내에서 형성될 수 있으며, 상기 핵형성층을 형성하는 단계는 주기적 가스 교환 플라즈마 증착법에 의해 형성된다. The nucleation layer, the micro crystal silicon layer, and the amorphous silicon layer may both be formed in the same chamber, and the forming of the nucleation layer is formed by periodic gas exchange plasma deposition.
특히 상기 주기적 가스 교환 플라즈마 증착법은 CVD장치의 챔버 내에 기판을 위치시키는 단계와; 상기 챔버 내에 핵형성 가스를 투입하는 단계와; 상기 핵형성 가스가 투입된 챔버내에 플라즈마를 적정시간동안 발생시켜 상기 기판 상에 실리콘 복합물을 형성시키는 단계와; 상기 챔버 내에 핵형성 가스를 배기시키는 단계와; 상기 챔버 내에 환원성 가스를 투입하는 단계와; 상기 환원성 가스가 투입된 챔버내에 플라즈마를 적정시간동안 발생시켜 상기 기판 상의 실리콘 복합물과 상기 환원성 가스를 반응시킴으로써 치밀한 핵을 갖는 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는데, 이 경우 상기 핵형성 가스는 SiCl4, SiCl2H2, Si2Cl6 중에서 선택되는 것이 바람직하고, 상기 상기 환원성 가스는 SiH4, SiH6 중에서 선택되는 것이 바람직하다.In particular, the periodic gas exchange plasma deposition method comprises the steps of placing a substrate in a chamber of a CVD apparatus; Injecting a nucleation gas into the chamber; Generating a silicon complex on the substrate by generating a plasma for a predetermined time in the chamber into which the nucleation gas is injected; Exhausting a nucleation gas into the chamber; Introducing a reducing gas into the chamber; Generating a plasma in a chamber into which the reducing gas is introduced for a predetermined time to form a silicon layer having a dense nucleus by reacting the silicon composite on the substrate with the reducing gas, wherein the nucleation gas Is preferably selected from SiCl 4 , SiCl 2 H 2 , Si 2 Cl 6 , and the reducing gas is preferably selected from SiH 4 and SiH 6 .
한편, 상기 핵형성층은 60?? 내지 100??의 두께로 형성될 수 있고, 상기 마이크로 크리스탈 실리콘층을 형성하는 단계는 기판이 위치한 챔버내에 적절한 희석비를 갖는 H2와 SiH4의 혼합가스를 투입하는 단계와; 상기 챔버 내에 적정시간동안 플라즈마를 발생시키는 단계를 더욱 포함할 수 있다. 이 경우 상기 H2와 SiH4의 희석비는 50:1 내지 500:1 중에서 선택될 수 있다.On the other hand, the nucleation layer is 60 ?? The microcrystalline silicon layer may be formed by introducing a mixed gas of H 2 and SiH 4 having an appropriate dilution ratio into the chamber in which the substrate is located; It may further comprise the step of generating a plasma for a predetermined time in the chamber. In this case, the dilution ratio of H 2 and SiH 4 may be selected from 50: 1 to 500: 1.
바람직한 실시예에 따르면, 상기 마이크로 크리스탈층 140Å 내지 340Å의 두께로 형성될 수 있으며, 상기 비정질 실리콘층은 1100Å 내지 1800Å의 두께로 형성될 수 있다. According to a preferred embodiment, the micro crystal layer may be formed to a thickness of 140 Å to 340 Å, the amorphous silicon layer may be formed to a thickness of 1100 Å to 1800 Å.
한편, 상기 3층 구조의 반도체층은 1500Å 내지 2000Å의 두께를 갖는 것을 특징으로 하며, 상기 핵형성층을 형성하는 단계 이전에 상기 기판에 게이트 절연막을 형성하는 단계를 더욱 포함할 수 있다. On the other hand, the three-layer semiconductor layer is characterized in that having a thickness of 1500 ~ 2000Å, it may further comprise the step of forming a gate insulating film on the substrate before forming the nucleation layer.
이하, 도면을 참조하여 본 발명에 따른 반도체층 형성 방법에 대하여 상세히 설명한다. Hereinafter, a method of forming a semiconductor layer according to the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3c는 본 발명에 의한 반도체층 형성 방법에 따른 공정 단면도이다. 3A to 3C are cross-sectional views illustrating a process of forming a semiconductor layer according to the present invention.
우선, 도 3a에 도시한 바와 같이, 게이트 절연막(115)이 형성된 기판(110)을 CVD 장비의 챔버(100) 내에 위치시킨다. 상기 게이트 절연막(115)이 형성된 기판(11)은 도시하지 않았지만, 상기 게이트 절연막(115) 하부에 게이트 전극(미도시) 형성되어 있다. First, as shown in FIG. 3A, the substrate 110 on which the gate insulating film 115 is formed is positioned in the chamber 100 of the CVD equipment. Although the substrate 11 on which the gate insulating layer 115 is formed is not shown, a gate electrode (not shown) is formed below the gate insulating layer 115.
다음, 챔버(100) 내에 실리콘 분자를 포함하는 치밀한 핵형성을 위한 가스인 SiCl4, SiCl2H2, Si2Cl6 중 하나와 환원성 가스인 SiH4, SiH6 중 하나를 주기적으로 교환 투입하며, 플라즈마를 발생시켜 증착함으로써, 우수한 막질의 최소한의 실리콘 핵 생성층(120)을 형성한다.Next, the chamber 100 periodically exchanges one of SiCl 4 , SiCl 2 H 2 , and Si 2 Cl 6 , which is a gas for dense nucleation containing silicon molecules, and one of reducing gases SiH 4 , SiH 6 . By generating and depositing a plasma, a minimum silicon nucleation layer 120 of excellent film quality is formed.
전술한 증착방식을 주기적 가스 교환식 플라즈마 증착이라 하는데, 여기서, 주기적 가스 교환 플라즈마 증착에 대해 잠시 도면을 참조하여 설명한다. The above-described deposition method is called periodic gas exchange plasma deposition. Here, periodic gas exchange plasma deposition will be described with reference to the drawings for a while.
도 4는 주기적 가스 교환 플라즈마 증착법에 의한 증착과정을 나타낸 개략적인 블록도이다. 챔버 내의 한번의 마이크로 크리스탈 실리콘층 증착 사이클 동안의 과정을 도시하였다. Figure 4 is a schematic block diagram showing the deposition process by the periodic gas exchange plasma deposition method. The process for one micro crystal silicon layer deposition cycle in the chamber is shown.
도시한 바와 같이, 핵생성 가스가 투입된 챔버에 고전압을 인가하여 적정시간 동안 적당한 파장을 갖는 플라즈마를 발생시켜, 상기 핵생성 가스가 기판 상의 게이트 절연막 위에 증착되도록 한다. 이때, 상기 게이트 절연막 상에는 실리콘 복합물이 증착된다. 상기 핵생성 가스는 실리콘 분자 이외의 염소나 수소 분자를 포함하고 있으므로, 실리콘 복합물이 기판 상에 증착된다.As shown, a high voltage is applied to the chamber into which the nucleation gas is injected to generate a plasma having a suitable wavelength for a predetermined time, so that the nucleation gas is deposited on the gate insulating film on the substrate. In this case, a silicon composite is deposited on the gate insulating film. Since the nucleation gas contains chlorine or hydrogen molecules other than silicon molecules, a silicon composite is deposited on the substrate.
다음, 상기 플라즈마 발생을 멈춘 후, 상기 플라즈마 공정에 사용된 상기 핵 생성 가스를 상기 챔버내에서 배기시키고, 환원성 가스를 챔버 내에 투입시킨다. 이후, 상기 새로 챔버내에 투입된 화원성 가스가 충분히 플라즈마에 반응할 수 있도록 즉 챔버내에 고른 밀도의 가스를 형성할 수 있도록, 적정시간동안 상기 챔버를 아무런 동작을 하지 않고, 유지시키는 가스 안정화 단계를 진행한다. Next, after the plasma generation is stopped, the nucleation gas used in the plasma process is exhausted in the chamber, and a reducing gas is introduced into the chamber. Thereafter, a gas stabilization step is performed to maintain the chamber without any operation for a predetermined time so that the newly-added pyogenic gas can sufficiently react to the plasma, that is, to form a gas of even density in the chamber. do.
다음, 환원성 가스의 안정화 이루어진 챔버에 높은 전압을 인가함으로써 플라즈마를 발생시켜, 전 단계에서 증착된 실리콘 복합물과 상기 환원성 가스가 반응하도록 하여 최종적으로 실리콘만으로 이루어진 마이크로 크리스탈 실리콘층이 형성되도록 한다.Next, a plasma is generated by applying a high voltage to the chamber in which the reducing gas is stabilized, so that the silicon composite deposited in the previous step reacts with the reducing gas, thereby finally forming a microcrystalline silicon layer made of only silicon.
다음, 상기 환원성 가스를 배시시키고, 다시 핵생성 가스를 챔버내에 투입하고, 안전화 단계를 진행함으로써, 한 주기의 주기적 가스 교환 플라즈마 증착을 완성한다. Next, the reducing gas is flushed, the nucleation gas is again introduced into the chamber, and the safety step is performed to complete a cycle of periodic gas exchange plasma deposition.
전술한 바와 같이 한 주기의 가스 교환 플라즈마 증착에 의해 형성된 실리콘층은 대략 6Å 내지 10Å이 되며, 전술한 방식에 의한 실리콘층은 치밀한 핵을 갖는 우수한 막질 특성을 갖는다. As described above, the silicon layer formed by one cycle of gas-exchange plasma deposition is approximately 6 kPa to 10 kPa, and the silicon layer according to the above-described manner has excellent film quality properties with dense nuclei.
이후는 다시, 본 발명에 따른 반도체층 형성에 대해 설명한다. After that, the semiconductor layer formation according to the present invention will be described again.
전술한 가스 교환 플라즈마 증착을 여러 번 반복함으로써, 대략 60Å 내지 100Å 두께의 상기 치밀한 핵을 갖는 핵 형성층(120)인 실리콘층(120)을 형성한다.By repeating the above-described gas exchange plasma deposition several times, the silicon layer 120 is formed, which is the nucleation layer 120 having the dense nucleus having a thickness of approximately 60 kPa to 100 kPa.
다음, 도 3b에 도시한 바와 같이, 동일한 챔버(100) 내에 상기 가스 교환 플라즈마 증착에 사용된 환원성 가스 또는 핵생성 가스를 완전히 배기시킨 후, 50:1 내지 500:1의 희석비(H2:SiH4)를 갖는 H2와 SiH4의 혼합 가스를 상기 챔버(100) 내에 투입한다.Next, as shown in FIG. 3B, after completely reducing the reducing gas or the nucleating gas used for the gas exchange plasma deposition in the same chamber 100, a dilution ratio of 50: 1 to 500: 1 (H 2 : a mixed gas of H 2 and SiH 4 having a SiH 4) is introduced into the chamber 100.
다음, 상기 챔버(100) 내에 투입된 상기 혼합 가스가 안정화되도록 적정시간 챔버를 아무런 작동없이 유지 시킨 후, 상기 챔버(100)에 고전압을 인가하여 플라즈마를 발생시킴으로써, 이전에 생성된 핵 형성층(120)의 상기 핵을 시드(seed)로 그레인을 갖는 마이크로 크리스탈 실리콘층(130)을 형성한다. 이때, 상기 마이크로 크리스탈 실리콘층(130)은 하부의 핵형성층(120)의 핵을 시드(seed)로하여 그레인이 형성되었으므로, 전자 이동도가 비정질 실리콘층 대비 우수하고, 막질 특성 또한 우수하다. 따라서, 스위칭 소자 형성 시 우수한 채널 특성을 확보할 수 있다. Next, after maintaining the chamber without any operation so that the mixed gas introduced into the chamber 100 is stabilized, a high voltage is applied to the chamber 100 to generate a plasma, thereby forming the previously formed nucleation layer 120. The nucleus of the seed (seed) to form a micro crystal silicon layer 130 having grains. In this case, since the grains are formed by seeding the nucleus of the lower nucleation layer 120 as the seed, the micro crystal silicon layer 130 has excellent electron mobility and excellent film quality. Therefore, excellent channel characteristics can be secured when the switching element is formed.
상기 마이크로 크리스탈 실리콘층은(130) 하부의 핵형성층을 포함하여 200??내지 400??정도의 두께로 형성되는 것이 바람직하다. The microcrystal silicon layer 130 is preferably formed to a thickness of about 200 ?? to 400 ?? including a nucleation layer under the 130.
다음, 도 3c에 도시한 바와 같이, 상기 마이크로 크리스탈 실리콘층(130) 형성을 위한 H2와 SiH4의 혼합 가스를 상기 챔버(100)에서 완전히 배기시키고, 상기 챔버(100) 내에 5:1 정도의 희석비(H2:SiH4)를 갖는 H2와 SiH4의 혼합 가스를 투입한다. 이후, 상기 혼합가스를 챔버(100) 내에서 충분히 안정화시킨 후, 플라즈마를 상기 챔버(100) 내에 발생시킴으로써, 일반적인 비정질 실리콘층(135)을 형성한다. 이때, 상기 비정질 실리콘층(135)은 그 1100Å 내지 1800Å정도의 두께를 갖는 것이 바람직하다.Next, as shown in FIG. 3C, the mixed gas of H 2 and SiH 4 for forming the microcrystal silicon layer 130 is completely exhausted from the chamber 100, and about 5: 1 in the chamber 100. A mixed gas of H 2 and SiH 4 having a dilution ratio of H 2 : SiH 4 is added. Thereafter, the mixed gas is sufficiently stabilized in the chamber 100, and then plasma is generated in the chamber 100, thereby forming a general amorphous silicon layer 135. In this case, the amorphous silicon layer 135 preferably has a thickness of about 1100 kPa to 1800 kPa.
전술한 바와 같이, 제작된 3중 구조의 반도체층은 1500Å 내지 2000Å 정도의 두께를 가지며 형성된다. As described above, the fabricated triple layer semiconductor layer has a thickness of about 1500 kPa to 2000 kPa.
또한, 이렇게 제작된 3중 구조의 반도체층은 최하부의 핵형성층을 통해 우수한 막질의 실리콘 시드를 형성하고, 상기 시드를 통해 그레인이 형성되는 HHD법에 의한 마이크로 크리스탈 실리콘층을 형성함으로써, 우수한 채널 형성부를 가지며, 최상부에 비정질 실리콘층을 형성함으로써 누설 특성을 향상시킬 수 있다. In addition, the triple layer semiconductor layer thus formed forms an excellent silicon-like silicon seed through the lowermost nucleation layer, and forms a microcrystalline silicon layer by HHD method in which grain is formed through the seed, thereby forming an excellent channel. The leakage characteristics can be improved by having a portion and forming an amorphous silicon layer on the uppermost portion.
본 발명의 실시예에 따라 3중 구조로 형성되는 반도체층은 스위칭 소자 형성시 채널를 형성하는 상기 반도체층 영역을 하부의 핵형성층에 형성된 실리콘핵을 시드로하여 우수한 막질 및 이동도를 갖는 마이크로 크리스탈 실리콘층을 형성함으로써 우수한 특성을 갖는 스위칭 소자를 형성할 수 있는 반도체층을 제공하는 효과가 있다.According to an embodiment of the present invention, the semiconductor layer formed in the triple structure has microcrystalline silicon having excellent film quality and mobility by seeding the silicon nucleus formed in the nucleation layer below the semiconductor layer region forming the channel when forming the switching element. By forming the layer, there is an effect of providing a semiconductor layer capable of forming a switching element having excellent characteristics.
또한, 종래의 마이크로 크리스탈 실리콘층만으로 형성된 반도체층 대비 그 형성 시간이 현저히 줄어들게 되므로 생산성을 향상시키는 효과가 있다.In addition, since the formation time of the semiconductor layer formed only of the conventional microcrystal silicon layer is significantly reduced, there is an effect of improving productivity.
도 1a 내지 1c는 종래의 LBL법에 의한 마이크로 크리스탈 실리콘층의 형성방법에 따른 단면도.1A to 1C are cross-sectional views of a method of forming a microcrystal silicon layer by a conventional LBL method.
도 2a 내지 2b는 종래의 HHD법에 의한 마이크로 크리스탈 실리콘층의 형성방법에 따른 단면도.2A to 2B are cross-sectional views of a method of forming a microcrystal silicon layer by a conventional HHD method.
도 3a 내지 도 3c는 본 발명에 의한 반도체층 형성 방법에 따른 공정 단면도이다. 3A to 3C are cross-sectional views illustrating a process of forming a semiconductor layer according to the present invention.
도 4는 주기적 가스 교환 플라즈마 증착법에 의한 증착과정을 나타낸 개략적인 블록도. Figure 4 is a schematic block diagram showing the deposition process by the periodic gas exchange plasma deposition method.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
100 : CVD장치 챔버 110 : 기판100: CVD apparatus chamber 110: substrate
115 : 게이트 절연막 120 : 핵성형층115: gate insulating film 120: nuclear forming layer
130 : 마이크로 크리스탈 실리콘층 130: micro crystal silicon layer
135 : 비정질 실리콘층 135: amorphous silicon layer
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030099965A KR20050068491A (en) | 2003-12-30 | 2003-12-30 | Method for deposition of semiconductor layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030099965A KR20050068491A (en) | 2003-12-30 | 2003-12-30 | Method for deposition of semiconductor layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050068491A true KR20050068491A (en) | 2005-07-05 |
Family
ID=37259044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030099965A KR20050068491A (en) | 2003-12-30 | 2003-12-30 | Method for deposition of semiconductor layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050068491A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792315B1 (en) * | 2006-08-01 | 2008-01-07 | 비오이 하이디스 테크놀로지 주식회사 | Method of forming microcrystalline silicon layer and method of manufacturing thin film transistor using the same |
| KR101496149B1 (en) * | 2008-12-08 | 2015-02-26 | 삼성전자주식회사 | Method for manufacturing crystalline silicon |
| US11903200B2 (en) | 2021-02-09 | 2024-02-13 | SK Hynix Inc. | Semiconductor memory device and method for fabricating the semiconductor memory device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100283788B1 (en) * | 1995-09-28 | 2001-04-02 | 가네꼬 히사시 | Method of fabricating field effect thin film transistor |
| KR20020027070A (en) * | 2000-10-05 | 2002-04-13 | 윤덕용 | Method of forming a microcrystalline silicon thin film and method of fabricating a thin-film silicon solar cell using the same |
| KR20030085894A (en) * | 2002-05-02 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | A thin film transistor liquid crystal display and a fabrication method thereof |
-
2003
- 2003-12-30 KR KR1020030099965A patent/KR20050068491A/en not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100283788B1 (en) * | 1995-09-28 | 2001-04-02 | 가네꼬 히사시 | Method of fabricating field effect thin film transistor |
| KR20020027070A (en) * | 2000-10-05 | 2002-04-13 | 윤덕용 | Method of forming a microcrystalline silicon thin film and method of fabricating a thin-film silicon solar cell using the same |
| KR20030085894A (en) * | 2002-05-02 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | A thin film transistor liquid crystal display and a fabrication method thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792315B1 (en) * | 2006-08-01 | 2008-01-07 | 비오이 하이디스 테크놀로지 주식회사 | Method of forming microcrystalline silicon layer and method of manufacturing thin film transistor using the same |
| KR101496149B1 (en) * | 2008-12-08 | 2015-02-26 | 삼성전자주식회사 | Method for manufacturing crystalline silicon |
| US11903200B2 (en) | 2021-02-09 | 2024-02-13 | SK Hynix Inc. | Semiconductor memory device and method for fabricating the semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW293949B (en) | ||
| US6887743B2 (en) | Method of fabricating a gate dielectric layer for a thin film transistor | |
| US7541229B2 (en) | Thin film transistor and method for fabricating same | |
| US20030162373A1 (en) | Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film | |
| JP2000012870A (en) | Multistage cvd method for thin-film transistor | |
| US20060240602A1 (en) | Transistor for active matrix display and a method for producing said transistor | |
| CN101960563A (en) | Microcrystalline silicon thin film transistor | |
| KR970006723B1 (en) | Formation of polycrystalline silicon thin films with large grain | |
| US6869834B2 (en) | Method of forming a low temperature polysilicon thin film transistor | |
| JP2001274404A (en) | Thin-film transistor and method of manufacturing the same | |
| KR100459219B1 (en) | Method For Forming Insulating Layer And Method For Forming The Polysilicon Thin Film Transistor | |
| KR20050068491A (en) | Method for deposition of semiconductor layer | |
| WO2009157531A1 (en) | Semiconductor device, manufacturing method thereof, and display device using the semiconductor device | |
| KR20080000299A (en) | Poly-silicon thin film transistor liquid crystal display device and the method of fabricating thereof | |
| JPH05160152A (en) | Manufacture of film transistor | |
| JP2002293687A (en) | Polycrystalline diamond thin film and method of forming the same, semiconductor device and method of manufacturing the same, apparatus used for implementation of these methods and electrooptic device | |
| KR100366960B1 (en) | silicon crystallization method | |
| JP3057712B2 (en) | Method for manufacturing crystalline silicon substrate | |
| KR20010002273A (en) | Method of producing a thin film transistor of which a microcrystalline silicon film is deposited on a glass substrate by using fluorite or cerium oxide seed layer | |
| US11749693B2 (en) | Manufacturing method of array substrate, array substrate and display device | |
| JPH06204252A (en) | Manufacture of thin film transistor | |
| JP2003273034A (en) | Thin-film forming apparatus | |
| KR20020017779A (en) | crystallization method | |
| KR0179139B1 (en) | Method for forming polycrystalline silicon layer | |
| KR20060042440A (en) | Method for forming the silicon layer using by germanium crystal seed |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110207 Effective date: 20110623 |
|
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| J302 | Written judgement (patent court) |
Free format text: JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110722 Effective date: 20111223 |