JPH05160152A - Manufacture of film transistor - Google Patents

Manufacture of film transistor

Info

Publication number
JPH05160152A
JPH05160152A JP32081691A JP32081691A JPH05160152A JP H05160152 A JPH05160152 A JP H05160152A JP 32081691 A JP32081691 A JP 32081691A JP 32081691 A JP32081691 A JP 32081691A JP H05160152 A JPH05160152 A JP H05160152A
Authority
JP
Japan
Prior art keywords
film
insulating substrate
gate insulating
film transistor
material gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP32081691A
Other languages
Japanese (ja)
Inventor
Junichi Watabe
純一 渡部
Kiyohisa Kosugi
清久 小杉
Ikuo Shiroki
育夫 代木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32081691A priority Critical patent/JPH05160152A/en
Publication of JPH05160152A publication Critical patent/JPH05160152A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To form a gate insulating film high in closeness and large in breakdown strength and an operation semiconductor film excellent in closeness with the gate insulating film and excellent in film quality concerning the manufacture of a film transistor. CONSTITUTION:In the manufacture of a film transistor which has a gate electrode 2, a gate insulating film 3, an operation semiconductor film 4, and a channel protective layer 5 stacked in order on an insulating substrate 1, and a source electrode 7a and a drain electrode 7b arranged on both sides of the channel protective layer 5, this is so constituted as to form the gate insulating film 3 by an atom layer epitaxy method, and subsequently form the operation semiconductor film 4 by atom layer epitaxy method. Moreover, at formation of the gate insulating film 3, this is so constituted as to grow a compound insulator by the atomic layer epitaxy method, which exposes the insulating substrate 1 several times alternately in alkyl amine alane atmosphere and atmosphere including oxygen, and form all or one part of the gate insulating film 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は,薄膜トランジスタの製
造方法に関する。近年,液晶表示パネル,エレクトロル
ミネッセンス等の駆動素子として,薄膜トランジスタ
(以下,TFTと称する)マトリックスが使用されるよ
うになった。このようなTFTマトリックスにおいて
は,数十万箇のTFTを,表示画面上に欠陥を発生させ
ないように作製する必要がある。それ故,個々のTFT
に欠陥を発生させない製造方法が強く要望されている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor. In recent years, a thin film transistor (hereinafter referred to as TFT) matrix has been used as a driving element for a liquid crystal display panel, electroluminescence and the like. In such a TFT matrix, it is necessary to manufacture hundreds of thousands of TFTs so as not to cause defects on the display screen. Therefore, individual TFT
There is a strong demand for a manufacturing method that does not cause defects in the.

【0002】[0002]

【従来の技術】アクティブマトリックス駆動方式の液晶
表示パネルは,ドット表示を行う個々の画素に対応して
マトリックス状にTFTを配置することにより,各画素
にメモリ機能を持たせて,コントラストの良い多ライン
の表示を可能にしている。
2. Description of the Related Art In an active matrix drive type liquid crystal display panel, TFTs are arranged in a matrix corresponding to individual pixels for dot display, so that each pixel has a memory function and has a high contrast. The line can be displayed.

【0003】このような液晶表示パネルは,多数のゲー
トバスライン,ドレインバスラインを,それぞれ,X方
向及びY方向に向けて配置し,これら各バスラインに駆
動電圧を順次印加して,ゲートバスラインとドレインバ
スラインの交差部付近に配置したTFTを選択駆動する
ことにより,所望の画素をドット表示するように構成さ
れている。
In such a liquid crystal display panel, a large number of gate bus lines and drain bus lines are arranged in the X and Y directions, respectively, and a driving voltage is sequentially applied to each of these bus lines to form a gate bus line. By selectively driving a TFT arranged near the intersection of the line and the drain bus line, a desired pixel is displayed in dots.

【0004】図5はTFTの断面図を示し,1はガラス
基板,2はゲート電極,3はゲート絶縁膜,4は動作半
導体膜,5はチャネル保護層,6aはソース, 6bはドレイ
ン,7aはソース電極, 7bはドレイン電極, 8は画素電
極,9はドレインバスライン,10は表面保護膜を表す。
FIG. 5 is a sectional view of a TFT, in which 1 is a glass substrate, 2 is a gate electrode, 3 is a gate insulating film, 4 is an operating semiconductor film, 5 is a channel protective layer, 6a is a source, 6b is a drain, and 7a. Is a source electrode, 7b is a drain electrode, 8 is a pixel electrode, 9 is a drain bus line, and 10 is a surface protective film.

【0005】従来のプロセスの概略は次の如くである。
ガラス基板1上にゲート電極2を形成した後,プラズマ
CVD法により,ゲート絶縁膜となるSiNx 膜3,動
作半導体膜となる非晶質Si(a−Si)膜4,チャネ
ル保護層5となるSiO2 膜を順次形成する。マスクを
用いてSiO2膜をエッチングし,ゲート電極2上にS
iO2 膜を残してチャネル保護層5を形成する。
The outline of the conventional process is as follows.
After the gate electrode 2 is formed on the glass substrate 1, a SiN x film serving as a gate insulating film 3, an amorphous Si (a-Si) film serving as an operating semiconductor film 4, and a channel protective layer 5 are formed by a plasma CVD method. SiO 2 films are sequentially formed. The SiO 2 film is etched using the mask, and S is formed on the gate electrode 2.
The channel protective layer 5 is formed while leaving the iO 2 film.

【0006】プラズマCVD法によりn+ 型a−Si膜
を堆積し,次いでスパッタ法によりTi膜を堆積した
後,マスクを用いてTi膜,n+ 型a−Si膜,a−S
i膜4をエッチングして,n+ 型a−Si膜からなるソ
ース6a及びドレイン6b,Ti膜からなるソース電極7a及
びドレイン電極7bを形成する。
After the n + type a-Si film is deposited by the plasma CVD method and then the Ti film is deposited by the sputtering method, the Ti film, the n + type a-Si film and the a-S film are formed by using a mask.
The i film 4 is etched to form a source 6a and a drain 6b made of an n + -type a-Si film, and a source electrode 7a and a drain electrode 7b made of a Ti film.

【0007】全面にスパッタ法によりITO膜を堆積し
た後,マスクを用いてそれをエッチングし,ソース電極
7aに接続する画素電極8を形成する。全面にスパッタ法
によりAl膜を堆積した後,マスクを用いてそれをエッ
チングし,ドレイン電極7bに接続するドレインバスライ
ン9を形成する。
After depositing an ITO film on the entire surface by a sputtering method, the ITO film is etched using a mask to form a source electrode.
The pixel electrode 8 connected to 7a is formed. After depositing an Al film on the entire surface by sputtering, it is etched using a mask to form a drain bus line 9 connected to the drain electrode 7b.

【0008】その後,全面に例えばプラズマCVD法に
よりSiNx の表面保護膜10を形成する。補助容量を付
加しないで液晶セル容量の影響を避けるため,ゲート電
極2とソース・ドレイン電極7a, 7bの重なりしろを小さ
くするが,重なりしろがあるこのような構造では重なり
部の端の領域でゲート絶縁膜3に応力が集中する。ゲー
ト絶縁膜3の機械的強度が小さいと,そこにクラックが
発生し十分な絶縁耐圧あるいは絶縁抵抗を得ることが困
難になる。
After that, a surface protection film 10 of SiN x is formed on the entire surface by, for example, the plasma CVD method. In order to avoid the influence of the liquid crystal cell capacitance without adding the auxiliary capacitance, the overlap margin between the gate electrode 2 and the source / drain electrodes 7a, 7b is made small. The stress concentrates on the gate insulating film 3. If the mechanical strength of the gate insulating film 3 is small, cracks will occur there, making it difficult to obtain a sufficient withstand voltage or insulation resistance.

【0009】絶縁破壊による短絡を生じると,表示セル
の動作不良による点画素欠陥となるだけでなく,表示上
致命的なライン欠陥が生じる。また,短絡にまでいたら
なくても,低抵抗性の欠陥となった場合には,液晶セル
に蓄積された電荷のリークにより点欠陥が生じる。
When a short circuit occurs due to dielectric breakdown, not only a point pixel defect due to defective operation of a display cell but also a line defect that is fatal in display occurs. In addition, even if the short circuit does not occur, when the defect has a low resistance, a point defect occurs due to leakage of charges accumulated in the liquid crystal cell.

【0010】プラズマCVD法によるゲート絶縁膜は緻
密性が十分でなく,機械的強度が必ずしも十分ではな
い。ゲート絶縁膜の信頼性を上げるため,ゲート電極の
上に原子層エピタキシー法により,アルコラートを原料
としてアルミナまたは酸化タンタルのゲート絶縁膜を形
成することが知られている(例えば特開平1−179423号
公報)。
The gate insulating film formed by the plasma CVD method is not sufficiently dense and does not necessarily have sufficient mechanical strength. In order to improve the reliability of the gate insulating film, it is known to form an alumina or tantalum oxide gate insulating film using an alcoholate as a raw material on the gate electrode by an atomic layer epitaxy method (for example, JP-A-1-179423). Bulletin).

【0011】原子層エピタキシー法により形成するゲー
ト絶縁膜は緻密性が高く,機械的強度が大きいが,この
場合は下層のゲート電極端の段差部での異常成長核の完
全除去が困難で,低抵抗欠陥が生じやすく,点欠陥の全
くない表示パネルの作製が困難となる場合が多い。
The gate insulating film formed by the atomic layer epitaxy method has high denseness and high mechanical strength. In this case, however, it is difficult to completely remove abnormal growth nuclei at the stepped portion at the end of the lower gate electrode, and it is low. Resistance defects are likely to occur, and it is often difficult to manufacture a display panel without any point defects.

【0012】また,原子層エピタキシー法によりゲート
絶縁膜を形成した後,その上に動作半導体膜を形成する
とき,原子層エピタキシー装置からガラス基板をいった
ん外に取り出し,それからプラズマCVD装置内に配置
して動作半導体膜を堆積する。このことがゲート絶縁膜
と動作半導体膜の界面を汚染する原因となり,また,ゲ
ート絶縁膜と動作半導体膜の密着度の低下を来たし,T
FT特性の劣化を引き起こすといった問題も生じる。
When the gate insulating film is formed by the atomic layer epitaxy method and then the operating semiconductor film is formed thereon, the glass substrate is once taken out from the atomic layer epitaxy apparatus and then placed in the plasma CVD apparatus. To deposit the operating semiconductor film. This causes the interface between the gate insulating film and the operating semiconductor film to be contaminated, and also reduces the adhesion between the gate insulating film and the operating semiconductor film.
There is also a problem that the FT characteristic is deteriorated.

【0013】さらに,プラズマCVD法により堆積され
るチャネル保護層や表面絶縁膜も,緻密性が十分でない
ことから,十分な機械的強度,十分な絶縁耐圧或いは絶
縁抵抗が得られない場合が多い。
Furthermore, since the channel protective layer and the surface insulating film deposited by the plasma CVD method are not sufficiently dense, it is often impossible to obtain sufficient mechanical strength and sufficient withstand voltage or insulation resistance.

【0014】[0014]

【発明が解決しようとする課題】本発明は上記の種々の
問題を解決するために,ゲート絶縁膜の緻密性を高めて
機械的強度を高め,絶縁耐圧,絶縁抵抗を大きくし,さ
らに,ゲート絶縁膜と動作半導体膜の密着性を高め,動
作半導体膜の特性も良好ならしめる方法を提供すること
を目的とする。
SUMMARY OF THE INVENTION In order to solve the various problems described above, the present invention increases the denseness of the gate insulating film to increase the mechanical strength, increases the withstand voltage and the insulation resistance, and further It is an object of the present invention to provide a method for improving the adhesiveness between an insulating film and an operating semiconductor film and improving the characteristics of the operating semiconductor film.

【0015】また,チャネル保護層,表面絶縁膜の緻密
性を高めて機械的強度を高め,絶縁耐圧,絶縁抵抗を大
きくする方法を提供することを目的とする。
It is another object of the present invention to provide a method for increasing the denseness of the channel protective layer and the surface insulating film to increase the mechanical strength and increase the withstand voltage and the insulation resistance.

【0016】[0016]

【課題を解決するための手段】図1(a) 〜(e) は実施例
を説明するための工程順断面図,図2(a) 〜(e) は他の
実施例を説明するための工程順断面図,図3は原子層エ
ピタキシー装置の斜視図,図4は他の原子層エピタキシ
ー装置の模式図である。
1 (a) to 1 (e) are sectional views in order of steps for explaining an embodiment, and FIGS. 2 (a) to 2 (e) are for explaining another embodiment. FIG. 3 is a perspective view of an atomic layer epitaxy apparatus, and FIG. 4 is a schematic view of another atomic layer epitaxy apparatus.

【0017】上記課題は,絶縁性基板1上に順次積層さ
れたゲート電極2,ゲート絶縁膜3,動作半導体膜4,
チャネル保護層5と, 該チャネル保護層5の両側に配設
されたソース電極7a及びドレイン電極7bとを有する薄膜
トランジスタの製造において,原子層エピタキシー法に
よりゲート絶縁膜3を形成し,つづいて原子層エピタキ
シー法により動作半導体膜4を形成する薄膜トランジス
タの製造方法によって解決される。
The above-mentioned problem is solved by the following problems: the gate electrode 2, the gate insulating film 3, the operating semiconductor film 4, and the gate electrode 2, which are sequentially stacked on the insulating substrate 1.
In manufacturing a thin film transistor having a channel protective layer 5 and a source electrode 7a and a drain electrode 7b arranged on both sides of the channel protective layer 5, a gate insulating film 3 is formed by an atomic layer epitaxy method, and then an atomic layer is formed. This is solved by a method of manufacturing a thin film transistor in which the operating semiconductor film 4 is formed by an epitaxy method.

【0018】また,前記動作半導体膜4の形成に際し,
第1の原料物質ガスを含む雰囲気に絶縁性基板1を曝し
て該第1の原料物質ガスを該絶縁性基板1に吸着させる
第1の工程と,第2の原料物質ガスを含むプラズマ雰囲
気に該絶縁性基板1を曝して該第2の原料物質を,該絶
縁性基板1に吸着した該第1の原料物質と反応させて半
導体を形成する第2の工程のサイクルを複数回くり返す
原子層エピタキシー法により該動作半導体膜4を形成す
る薄膜トランジスタの製造方法によって解決される。
In forming the operating semiconductor film 4,
The first step of exposing the insulating substrate 1 to the atmosphere containing the first source material gas to adsorb the first source material gas to the insulating substrate 1 and the plasma atmosphere containing the second source material gas Atom that exposes the insulating substrate 1 and causes the second source material to react with the first source material adsorbed on the insulating substrate 1 to form a semiconductor, and repeats the cycle of the second step a plurality of times. This is solved by a method of manufacturing a thin film transistor in which the operating semiconductor film 4 is formed by a layer epitaxy method.

【0019】また,前記動作半導体膜4の形成に際し,
第1の原料物質ガスを含む雰囲気に絶縁性基板1を曝し
て該第1の原料物質ガスを該絶縁性基板1に吸着させる
第1の工程と,第2の原料物質ガスを含む雰囲気に絶縁
性基板1を曝して該第2の原料物質ガスを該絶縁性基板
1に吸着させる第2の工程と,該絶縁性基板1をプラズ
マ雰囲気に曝して吸着した該第1の原料物質と吸着した
該第2の原料物質を反応させて半導体を形成する第3の
工程のサイクルを複数回くり返す原子層エピタキシー法
により該動作半導体膜4を形成する薄膜トランジスタの
製造方法によって解決される。
In forming the operating semiconductor film 4,
A first step of exposing the insulating substrate 1 to an atmosphere containing a first source material gas to adsorb the first source material gas to the insulating substrate 1; and insulating into an atmosphere containing a second source material gas Second step of exposing the insulating substrate 1 to adsorb the second raw material gas to the insulating substrate 1, and exposing the insulating substrate 1 to a plasma atmosphere to adsorb the first raw material adsorbed This is solved by a method of manufacturing a thin film transistor in which the operating semiconductor film 4 is formed by an atomic layer epitaxy method in which the cycle of the third step of reacting the second source material to form a semiconductor is repeated a plurality of times.

【0020】また,前記動作半導体膜4の形成に際し,
第1の原料物質ガスを含む雰囲気に絶縁性基板1を曝し
て該第1の原料物質ガスを該絶縁性基板1に吸着させる
第1の工程と,該絶縁性基板1をプラズマ雰囲気に曝し
て吸着した該第1の原料物質を分解して変質させる第2
の工程と,第2の原料物質ガスを含む雰囲気に絶縁性基
板1を曝して該第2の原料物質を変質した第1の原料物
質と反応させて半導体を形成する第3の工程のサイクル
を複数回くり返す原子層エピタキシー法により該動作半
導体膜4を形成する薄膜トランジスタの製造方法によっ
て解決される。
In forming the operating semiconductor film 4,
A first step of exposing the insulating substrate 1 to an atmosphere containing a first source material gas to adsorb the first source material gas to the insulating substrate 1; and exposing the insulating substrate 1 to a plasma atmosphere Second, which decomposes and modifies the adsorbed first raw material
And a cycle of a third step of exposing the insulating substrate 1 to an atmosphere containing a second source material gas and reacting the second source material with the modified first source material to form a semiconductor. This is solved by a method of manufacturing a thin film transistor in which the operating semiconductor film 4 is formed by an atomic layer epitaxy method that is repeated a plurality of times.

【0021】また,前記動作半導体膜4の形成に際し,
原料物質ガスを含む雰囲気に絶縁性基板1を曝して該原
料物質ガスを該絶縁性基板1に吸着させる第1の工程
と,該絶縁性基板1をプラズマ雰囲気に曝して該原料物
質を分解して半導体を形成する第2の工程のサイクルを
複数回くり返す原子層エピタキシー法により該動作半導
体膜4を形成する薄膜トランジスタの製造方法によって
解決される。
In forming the operating semiconductor film 4,
A first step of exposing the insulating substrate 1 to an atmosphere containing a raw material gas to adsorb the raw material gas to the insulating substrate 1; and exposing the insulating substrate 1 to a plasma atmosphere to decompose the raw material This is solved by a method of manufacturing a thin film transistor in which the operating semiconductor film 4 is formed by an atomic layer epitaxy method in which the cycle of the second step of forming a semiconductor is repeated a plurality of times.

【0022】また,絶縁性基板1上に順次積層されたゲ
ート電極2,ゲート絶縁膜3,動作半導体膜4,チャネ
ル保護層5と, 該チャネル保護層5の両側に配設された
ソース電極7a及びドレイン電極7bとを有する薄膜トラン
ジスタの製造において,ゲート絶縁膜3の形成に際し,
アルキルアミンアラン雰囲気と酸素を含む雰囲気に交互
に該絶縁性基板1を複数回曝す原子層エピタキシー法に
よって化合物絶縁体を成膜し,該ゲート絶縁膜3の全部
又は一部を形成する薄膜トランジスタの製造方法によっ
て解決される。
Further, the gate electrode 2, the gate insulating film 3, the operating semiconductor film 4, the channel protective layer 5 and the source electrodes 7a disposed on both sides of the channel protective layer 5 are sequentially laminated on the insulating substrate 1. In the production of the thin film transistor having the drain electrode 7b and the
Manufacture of a thin film transistor in which a compound insulator is formed by an atomic layer epitaxy method in which the insulating substrate 1 is alternately exposed to an alkylamine alane atmosphere and an oxygen-containing atmosphere a plurality of times to form all or part of the gate insulating film 3. Solved by the method.

【0023】また,絶縁性基板1上に順次積層されたゲ
ート電極2,ゲート絶縁膜3,動作半導体膜4,チャネ
ル保護層5と, 該チャネル保護層5の両側に配設された
ソース電極7a及びドレイン電極7bとを有する薄膜トラン
ジスタの製造において,該チャネル保護層5の形成に際
し, アルキルアミンアラン雰囲気と酸素を含む雰囲気に
交互に該絶縁性基板1を複数回曝す原子層エピタキシー
法によって化合物絶縁体を成膜し,該チャネル保護層5
の全部又は一部を形成する薄膜トランジスタの製造方法
によって解決される。
Further, the gate electrode 2, the gate insulating film 3, the operating semiconductor film 4, the channel protection layer 5 and the source electrodes 7a disposed on both sides of the channel protection layer 5 are sequentially stacked on the insulating substrate 1. In manufacturing a thin film transistor having a drain electrode 7b and a drain electrode 7b, a compound insulator is formed by an atomic layer epitaxy method in which the insulating substrate 1 is alternately exposed to an alkylamine alane atmosphere and an oxygen-containing atmosphere when forming the channel protective layer 5. To form the channel protective layer 5
Is solved by a method for manufacturing a thin film transistor that forms all or part of the above.

【0024】また,絶縁性基板1上に順次積層されたゲ
ート電極2,ゲート絶縁膜3,動作半導体膜4,チャネ
ル保護層5と, 該チャネル保護層5の両側に配設された
ソース電極7a及びドレイン電極7bと, 表面保護膜10とを
有する薄膜トランジスタの製造において,該表面保護膜
10の形成に際し, アルキルアミンアラン雰囲気と酸素を
含む雰囲気に交互に該絶縁性基板1を複数回曝す原子層
エピタキシー法によって化合物絶縁体を成膜し,該表面
保護膜10の全部又は一部を形成する薄膜トランジスタの
製造方法によって解決される。
Further, the gate electrode 2, the gate insulating film 3, the operating semiconductor film 4, the channel protective layer 5 and the source electrodes 7a disposed on both sides of the channel protective layer 5 are sequentially laminated on the insulating substrate 1. In manufacturing a thin film transistor having a drain electrode 7b and a surface protective film 10, the surface protective film
When forming 10, a compound insulator is formed by an atomic layer epitaxy method in which the insulating substrate 1 is alternately exposed to an alkylamine alane atmosphere and an atmosphere containing oxygen a plurality of times, and all or part of the surface protective film 10 is formed. This is solved by a method of manufacturing a thin film transistor to be formed.

【0025】[0025]

【作用】本発明によれば,薄膜トランジスタの製造に際
し,原子層エピタキシー法によりゲート絶縁膜3を形成
し,つづいて原子層エピタキシー法により動作半導体膜
4を形成するので,ゲート絶縁膜3も動作半導体膜4も
緻密性の高い膜を形成することができる。しかも,ゲー
ト絶縁膜3の形成を終え,動作半導体膜4の形成を始め
る間に外に基板を取り出す必要がないから,ゲート絶縁
膜3と動作半導体膜4間の密着性低下とか汚染といった
問題が生じない。
According to the present invention, when the thin film transistor is manufactured, the gate insulating film 3 is formed by the atomic layer epitaxy method, and then the operating semiconductor film 4 is formed by the atomic layer epitaxy method. The film 4 can also be formed as a highly dense film. Moreover, since it is not necessary to take out the substrate to the outside while the formation of the gate insulating film 3 is completed and the formation of the operating semiconductor film 4 is started, there are problems such as a decrease in adhesion between the gate insulating film 3 and the operating semiconductor film 4 and contamination. Does not happen.

【0026】また,原子層エピタキシー法による動作半
導体膜4の形成は,基板を種々の原料物質ガス雰囲気に
曝す工程とプラズマ雰囲気に曝す工程のサイクルにより
行うことができる。
The formation of the operating semiconductor film 4 by the atomic layer epitaxy method can be performed by a cycle of exposing the substrate to various source material gas atmospheres and exposing it to a plasma atmosphere.

【0027】また,原子層エピタキシー法によるゲート
絶縁膜或いはチャネル保護層或いは表面保護膜の形成
に,原料物質としてアルキルアミンアランを使用する
と,緻密性が高くしかも炭素汚染のない高純度の絶縁膜
を形成することができ,機械的特性にすぐれ,絶縁耐圧
及び絶縁抵抗の高い絶縁膜が形成できる。原子層エピタ
キシー法によるこのような絶縁膜は,ゲート絶縁膜或い
はチャネル保護層或いは表面保護膜の一部に形成しても
効果がある。
When alkylamine alane is used as a raw material for forming a gate insulating film, a channel protective layer, or a surface protective film by the atomic layer epitaxy method, a high-purity insulating film having high density and no carbon contamination can be obtained. It is possible to form an insulating film having excellent mechanical properties and high withstand voltage and insulation resistance. Such an insulating film formed by the atomic layer epitaxy method is also effective when formed on a part of the gate insulating film, the channel protective layer or the surface protective film.

【0028】[0028]

【実施例】図1(a) 〜(e) は実施例を説明するための工
程順断面図,図2(a) 〜(e) は他の実施例を説明するた
めの工程順断面図,図3は原子層エピタキシー装置の斜
視図,図4は他の原子層エピタキシー装置の模式図であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 (a) to 1 (e) are process sectional views for explaining an embodiment, and FIGS. 2 (a) to 2 (e) are process sectional views for explaining another embodiment. FIG. 3 is a perspective view of an atomic layer epitaxy apparatus, and FIG. 4 is a schematic view of another atomic layer epitaxy apparatus.

【0029】以下,これらの図を参照しながら本発明の
実施例について説明する。 第1の実施例 図1(a) 参照 ガラス基板1として例えばNA40ガラス基板を採用
し,その上に厚さが例えば1000ÅのTi膜をスパッタ
し,マスクを用いてそれをエッチングしてゲート電極2
を形成する。
An embodiment of the present invention will be described below with reference to these drawings. First Embodiment Refer to FIG. 1 (a). For example, an NA40 glass substrate is used as a glass substrate 1, a Ti film having a thickness of, for example, 1000 Å is sputtered thereon, and the Ti film is etched using a mask to form a gate electrode 2.
To form.

【0030】図1(b) 参照 原子層エピタキシー法によりゲート絶縁膜3を形成す
る。図3は原子層エピタキシー装置の斜視図であり,1
はガラス基板,11は第1の原料物質ガス,12は第2の原
料物質ガス,13はバリアガス,Cは反応室,V0 〜V4
は弁,Na , Nb ,Nc はガス導入口,PCはプラズマ
カソード,RFは高周波電力,OFはオリフィス弁,V
Pはターボ分子ポンプを表す。この原子層エピタキシー
装置は,既に開示された原子層エピタキシャル装置(例
えば特開平2-74029参照)を改良したもので,第2の原
料物質ガスの供給される領域に高周波を印加してプラズ
マを発生するようにしている。
Referring to FIG. 1B, the gate insulating film 3 is formed by the atomic layer epitaxy method. FIG. 3 is a perspective view of the atomic layer epitaxy apparatus.
Is a glass substrate, 11 is a first source material gas, 12 is a second source material gas, 13 is a barrier gas, C is a reaction chamber, V 0 to V 4
The valve, N a, N b, N c is the gas inlet port, PC plasma cathode, RF high frequency power, OF orifice valve, V
P represents a turbo molecular pump. This atomic layer epitaxy apparatus is an improvement of the previously disclosed atomic layer epitaxial apparatus (see, for example, Japanese Patent Laid-Open No. 2-74029), in which a high frequency is applied to a region to which the second source material gas is supplied to generate plasma. I am trying to do it.

【0031】まず,ゲート電極2の形成さたガラス基板
1を反応室Cの第1の原料物質ガスの供給される領域に
配置して300 ℃に加熱し(ヒータは図示せず),ターボ
分子ポンプVPにより反応室C内を5×10-7Torrまで
排気する。
First, the glass substrate 1 on which the gate electrode 2 is formed is placed in a region of the reaction chamber C to which the first source material gas is supplied and heated to 300 ° C. (a heater is not shown), and turbo molecules are added. The inside of the reaction chamber C is evacuated to 5 × 10 −7 Torr by the pump VP.

【0032】次に,弁はV0 を開いてガス導入口Nc
らArガスを反応室C内に 500sccm流し,0.01 Torr に
なるまでオリフィス弁OFをしぼり,Arガスの定常流
を作る。これがバリアガスとなる。
Next, the valve is opened to V 0 and Ar gas is caused to flow from the gas inlet N c into the reaction chamber C for 500 sccm, and the orifice valve OF is squeezed until the pressure reaches 0.01 Torr to make a steady flow of Ar gas. This becomes the barrier gas.

【0033】次に,トリメチルアルミニウム(TMA
l)容器を60℃に加熱してトリメチルアルミニウム蒸
気を発生し,弁V1 を開いてArガスをキャリアガスと
してガス導入口Na から反応室C内に流す。
Next, trimethyl aluminum (TMA
trimethylaluminum vapor generated by heating l) vessel 60 ° C., flowed from a gas inlet N a Ar gas as a carrier gas by opening the valve V 1 to the reaction chamber C.

【0034】次に,弁V2 を開いて,20℃に保温した
水容器から水蒸気をArガスをキャリアガスとしてガス
導入口Nb から反応室C内に流す。Arガスのバリアガ
ス流によってトリメチルアルミニウム蒸気と水蒸気は隔
てられ,混合しない。この時,反応室C内の圧力は0.01
Torrに維持する。
Next, the valve V 2 is opened, and steam is flowed from the water container kept at 20 ° C. into the reaction chamber C from the gas inlet N b using Ar gas as a carrier gas. The barrier gas flow of Ar gas separates trimethylaluminum vapor and water vapor and does not mix. At this time, the pressure in the reaction chamber C is 0.01
Keep on Torr.

【0035】このようにして作られた定常流を乱さない
ような速度,例えば往復3秒の周期で,移動機構上に搭
載したガラス基板1をトリメチルアルミニウム蒸気と水
蒸気の間を移動させる。この往復を6000回繰り返すこと
によって,厚さ4000Åのアルミナ多結晶膜を形成した。
このアルミナ多結晶膜がゲート絶縁膜3となる。
The glass substrate 1 mounted on the moving mechanism is moved between the trimethylaluminum vapor and the water vapor at a speed that does not disturb the steady flow thus created, for example, a cycle of reciprocating 3 seconds. By repeating this reciprocation 6000 times, a 4000 Å-thick alumina polycrystalline film was formed.
This alumina polycrystal film becomes the gate insulating film 3.

【0036】次に,弁V1 を閉じてトリメチルアルミニ
ウム蒸気を遮断し,弁V3 を開いてモノシランガス( S
iH4 )を50sccm反応室C内に流す。弁V2 を閉じて
水蒸気を遮断し,弁V4 を開いて水素ガス(H2 )を5
0sccm反応室C内に流し,プラズマカソードPCに高周
波電力(RF)を供給して水素プラズマを発生させる。
バリアガスのArはそのまま流しつづける。
Next, the valve V 1 is closed to block the trimethylaluminum vapor, and the valve V 3 is opened to open the monosilane gas (S
iH 4 ) is flowed into the reaction chamber C at 50 sccm. The valve V 2 is closed to shut off water vapor, and the valve V 4 is opened to release hydrogen gas (H 2 ) to 5
Flowing into the reaction chamber C at 0 sccm, the radio frequency power (RF) is supplied to the plasma cathode PC to generate hydrogen plasma.
The barrier gas Ar is kept flowing.

【0037】定常流を乱さないような速度,例えば往復
3秒の周期で,移動機構上に搭載したガラス基板1をモ
ノシランガスと水素ガスの間を移動させる。この往復を
100回繰り返すことによって,厚さ 400Åのa−Si:
H膜(水素化されたa−Si膜)を形成した。このa−
Si:H膜は動作半導体膜4となる。
The glass substrate 1 mounted on the moving mechanism is moved between the monosilane gas and the hydrogen gas at a speed that does not disturb the steady flow, for example, at a cycle of reciprocating 3 seconds. This round trip
By repeating 100 times, the thickness of 400 Å a-Si:
An H film (hydrogenated a-Si film) was formed. This a-
The Si: H film becomes the operating semiconductor film 4.

【0038】a−Si:H膜の形成過程は,ガラス基板
1にモノシランガスがまず吸着し,次の段階で水素プラ
ズマが吸着したモノシランと反応してほぼ単層の水素化
されたa−Siが形成され,これが繰り返されてa−S
i:H膜が形成されるものと考えられる。
In the process of forming an a-Si: H film, the monosilane gas is first adsorbed on the glass substrate 1, and in the next step hydrogen plasma reacts with the adsorbed monosilane to form almost a single layer of hydrogenated a-Si. Formed, and this is repeated
It is considered that the i: H film is formed.

【0039】図1(c) 参照 プラズマCVD法により全面に厚さが例えば2000ÅのS
iO2 膜を形成した後ポジレジストを塗布し,ゲート電
極2をマスクとする背面露光法によりポジレジストを露
光・現像し,それをマスクにしてSiO2 膜をエッチン
グしてチャネル保護層5を形成する。
See FIG. 1 (c). The plasma CVD method is used to form an S layer having a thickness of, for example, 2000 Å.
After forming the iO 2 film, a positive resist is applied, and the positive resist is exposed and developed by a backside exposure method using the gate electrode 2 as a mask, and the SiO 2 film is etched using this as a mask to form the channel protective layer 5. To do.

【0040】図1(d) 参照 プラズマCVD法により厚さが例えば2000Åのn+ 型a
−Si膜を堆積し,次いでスパッタ法により厚さが例え
ば1500ÅのTi膜を堆積した後,マスクを用いてTi
膜,n+ 型a−Si膜,a−Si膜4をエッチングし
て,n+ 型a−Si膜からなるソース6a及びドレイン6
b,Ti膜からなるソース電極7a及びドレイン電極7bを
形成する。
See FIG. 1 (d). An n + type a having a thickness of, for example, 2000 Å is formed by the plasma CVD method.
-Si film is deposited, and then Ti film with a thickness of 1500 Å is deposited by the sputtering method.
The film, the n + type a-Si film, and the a-Si film 4 are etched to form the source 6a and the drain 6 made of the n + type a-Si film.
b, a source electrode 7a and a drain electrode 7b made of a Ti film are formed.

【0041】図1(e) 参照 全面にスパッタ法により厚さが例えば2000ÅのITO膜
を堆積した後,マスクを用いてそれをエッチングし,ソ
ース電極7aに接続する画素電極8を形成する。
Referring to FIG. 1 (e), an ITO film having a thickness of 2000 Å, for example, is deposited on the entire surface by a sputtering method, and then it is etched using a mask to form a pixel electrode 8 connected to the source electrode 7a.

【0042】次いで,全面にスパッタ法により厚さが例
えば3000ÅのAl膜を堆積した後,マスクを用いてそれ
をエッチングし,ドレイン電極7bに接続するドレインバ
スライン9を形成する。
Next, an Al film having a thickness of, for example, 3000 Å is deposited on the entire surface by a sputtering method, and then it is etched using a mask to form a drain bus line 9 connected to the drain electrode 7b.

【0043】その後,全面に例えばプラズマCVD法に
より厚さ2000ÅのSiNx の表面保護膜10を形成する。
ゲート絶縁膜3と動作半導体膜4はともに原子層エピタ
キシー法により形成され,その途中で真空を破らずに形
成できるので,ゲート絶縁膜3と動作半導体膜4の界面
で汚染や密着力低下は生じない。
After that, a surface protection film 10 of SiN x having a thickness of 2000 Å is formed on the entire surface by, for example, the plasma CVD method.
Since the gate insulating film 3 and the operating semiconductor film 4 are both formed by the atomic layer epitaxy method and can be formed without breaking the vacuum in the process, contamination and a decrease in adhesion force occur at the interface between the gate insulating film 3 and the operating semiconductor film 4. Absent.

【0044】このようにして,緻密性の高いゲート絶縁
膜と膜質の良好なa−Siの動作半導体膜を有するTF
Tが形成できた。次に,第2の実施例について説明す
る。
In this way, the TF having the highly dense gate insulating film and the operating semiconductor film of a-Si having good film quality is obtained.
T could be formed. Next, a second embodiment will be described.

【0045】ゲート絶縁膜3の形成までは第1の実施例
と同じである。ゲート絶縁膜3形成後の動作半導体膜4
の形成は次のようにする。弁V1 を閉じてトリメチルア
ルミニウム蒸気を遮断し,弁V3 を開いてモノシランガ
ス( SiH4 )を50sccm反応室C内に流す。弁V2
ら水蒸気を除いてArガスだけを反応室C内に流し,プ
ラズマカソードPCに高周波電力(RF)を供給してA
rプラズマを発生させる。バリアガスのArはそのまま
流しつづける。
The formation of the gate insulating film 3 is the same as in the first embodiment. Operating semiconductor film 4 after formation of gate insulating film 3
Is formed as follows. The valve V 1 is closed to block the trimethylaluminum vapor, and the valve V 3 is opened to allow monosilane gas (SiH 4 ) to flow into the reaction chamber C at 50 sccm. Water vapor is removed from the valve V 2 and only Ar gas is allowed to flow into the reaction chamber C, and radio frequency power (RF) is supplied to the plasma cathode PC to generate A
r Plasma is generated. The barrier gas Ar is kept flowing.

【0046】定常流を乱さないような速度,例えば往復
3秒の周期で,移動機構上に搭載したガラス基板1をモ
ノシランガスとArプラズマの間を移動させる。この往
復を100回繰り返すことによって,厚さ 400Åのa−S
i膜4を形成する。
The glass substrate 1 mounted on the moving mechanism is moved between the monosilane gas and the Ar plasma at a speed that does not disturb the steady flow, for example, a cycle of 3 seconds of reciprocation. By repeating this reciprocation 100 times, the thickness of 400 Å aS
The i film 4 is formed.

【0047】a−Si膜の形成過程は,ガラス基板1に
モノシランガスがまず吸着し,次の段階でArプラズマ
が吸着したモノシランを分解してa−Siが形成され,
これが繰り返されてa−Si膜4が形成されるものと考
えられる。
In the process of forming an a-Si film, monosilane gas is first adsorbed on the glass substrate 1, and in the next step Ar plasma decomposes the adsorbed monosilane to form a-Si.
It is considered that this is repeated to form the a-Si film 4.

【0048】以下の工程は第1の実施例と同じである。
このようにして,緻密性の高いゲート絶縁膜と膜質の良
好なa−Siの動作半導体膜を有するTFTが形成でき
る。
The following steps are the same as in the first embodiment.
In this way, a TFT having a highly dense gate insulating film and an a-Si operating semiconductor film of good film quality can be formed.

【0049】次に,第3の実施例について説明する。図
4は他の原子層エピタキシー装置の模式図で,図3に示
した原子層エピタキシー装置に,原料物質ガス供給領域
とは独立した領域を設け,そこでプラズマ処理を行うよ
うにしたものであり,Arガスを導入するガス導入口N
d , Ne ,Nf ,弁V5 , V6 , V7 を付加し,ガラス
基板1を円周に沿って回転したり,往復したりすること
ができる機構を備えている。
Next, the third embodiment will be described. FIG. 4 is a schematic diagram of another atomic layer epitaxy apparatus, in which the atomic layer epitaxy apparatus shown in FIG. 3 is provided with a region independent of the source material gas supply region, and plasma processing is performed there. Gas inlet N for introducing Ar gas
d , N e , N f , and valves V 5 , V 6 , and V 7 are added, and a mechanism is provided which can rotate the glass substrate 1 along the circumference and reciprocate.

【0050】図1及び図4を参照しながら第3の実施例
について説明する。ゲート絶縁膜3の形成までは第1の
実施例と同じであるが,ゲート絶縁膜3の形成の際,弁
5 ,V6 を開いてガス導入口Nd , Ne からArガス
をバリアガスとして流す。ガラス基板1を第1の原料物
質ガス(TMAl)と第2の原料物質ガス(H2 O)間
を往復させて原子層エピタキシーを行い,ゲート絶縁膜
3を形成する。
A third embodiment will be described with reference to FIGS. The steps up to the formation of the gate insulating film 3 are the same as those in the first embodiment, but when forming the gate insulating film 3, the valves V 5 and V 6 are opened and the Ar gas is supplied as a barrier gas from the gas inlets N d and N e. Shed as. Atomic layer epitaxy is carried out by reciprocating the glass substrate 1 between the first source material gas (TMAl) and the second source material gas (H 2 O) to form the gate insulating film 3.

【0051】次に動作半導体膜4の形成は次のようにす
る。弁V1 を閉じてトリメチルアルミニウム蒸気を遮断
し,弁V3 を開いてモノシランガス( SiH4 )を反応
室C内に流す。弁V2 を閉じてH2 O+Arを遮断し,
弁V4 を開いてH2を反応室C内に流す。弁V7 からA
rガスを供給し,プラズマカソードPCに高周波電力
(RF)を供給してArプラズマを発生させる。バリア
ガスのArはそのまま流しつづける。
Next, the operation semiconductor film 4 is formed as follows. The valve V 1 is closed to shut off trimethylaluminum vapor, and the valve V 3 is opened to allow monosilane gas (SiH 4 ) to flow into the reaction chamber C. Close the valve V 2 to shut off H 2 O + Ar,
The valve V 4 is opened to allow H 2 to flow into the reaction chamber C. Valve V 7 to A
r gas is supplied, and radio frequency power (RF) is supplied to the plasma cathode PC to generate Ar plasma. The barrier gas Ar is kept flowing.

【0052】定常流を乱さないような速度,例えば1回
転/秒の周期で,移動機構上に搭載したガラス基板1を
モノシランガス,水素ガス,Arプラズマへと順次曝す
ように回転する。この回転を 100回続けることによっ
て,厚さ400Åのa−Si:H膜4を形成する。
The glass substrate 1 mounted on the moving mechanism is rotated so as to be successively exposed to monosilane gas, hydrogen gas, and Ar plasma at a speed that does not disturb the steady flow, for example, at a cycle of 1 rotation / second. By continuing this rotation 100 times, the a-Si: H film 4 having a thickness of 400 Å is formed.

【0053】a−Si:H膜の形成過程は,ガラス基板
1にモノシランガスがまず吸着し,次の段階で水素ガス
が吸着し,次の段階でArプラズマが吸着したモノシラ
ンと水素を分解して反応させてほぼ単層のa−Si:H
を形成し,これが繰り返されてa−Si:H膜4が形成
されるものと考えられる。
In the process of forming an a-Si: H film, monosilane gas is first adsorbed on the glass substrate 1, hydrogen gas is adsorbed in the next step, and Ar plasma adsorbs adsorbed monosilane and hydrogen in the next step. Almost a single layer of a-Si: H by reaction
It is considered that the a-Si: H film 4 is formed by repeating the above process.

【0054】以下の工程は第1の実施例と同じである。
このようにして,緻密性の高いゲート絶縁膜と膜質の良
好なa−Siの動作半導体膜を有するTFTが形成でき
る。
The following steps are the same as in the first embodiment.
In this way, a TFT having a highly dense gate insulating film and an a-Si operating semiconductor film of good film quality can be formed.

【0055】次に,第4の実施例について説明する。こ
の例は第3の実施例の動作半導体膜を形成する時,ガラ
ス基板1を逆方向に回転する。即ち,ガラス基板1をモ
ノシランガス,Arプラズマ,水素ガスへと順次曝すよ
うに回転する。
Next, a fourth embodiment will be described. In this example, the glass substrate 1 is rotated in the opposite direction when the operating semiconductor film of the third embodiment is formed. That is, the glass substrate 1 is rotated so as to be sequentially exposed to monosilane gas, Ar plasma, and hydrogen gas.

【0056】この場合は,ガラス基板1にモノシランガ
スがまず吸着し,次の段階でArプラズマが吸着したモ
ノシランを分解してa−Siが形成され,次の段階で水
素がa−Siと反応してほぼ単層の水素化されたa−S
iを形成し,これが繰り返されてa−Si:H膜4が形
成されるものと考えられる。
In this case, monosilane gas is first adsorbed on the glass substrate 1, and in the next step Ar plasma decomposes the adsorbed monosilane to form a-Si, and in the next step hydrogen reacts with a-Si. Almost monolayer of hydrogenated a-S
It is considered that i is formed and the process is repeated to form the a-Si: H film 4.

【0057】以下の工程は第1の実施例と同じである。
このようにして,緻密性の高いゲート絶縁膜と膜質の良
好なa−Siの動作半導体膜を有するTFTが形成でき
る。
The following steps are the same as in the first embodiment.
In this way, a TFT having a highly dense gate insulating film and an a-Si operating semiconductor film of good film quality can be formed.

【0058】なお,第1の実施例乃至第4の実施例で
は,ゲート絶縁膜2を原子層エピタキシー法により形成
するに際し,第1の原料物質ガスとしてTMAlを用い
たが,それに替えてトリメチルアミンアラン(TMA
A),トリエチルアミンアラン(TEAA)等のアルキ
ルアミンアランや,塩化アルミニウム(AlCl3 )を
用いることもできる。
In the first to fourth embodiments, when the gate insulating film 2 is formed by the atomic layer epitaxy method, TMAl is used as the first source material gas, but instead of this, trimethylamine alane is used. (TMA
A), alkylamine alane such as triethylamine alane (TEAA), or aluminum chloride (AlCl 3 ) can also be used.

【0059】図2(a) 〜(e) は他の実施例を説明するた
めの工程順断面図である。以下,これらの図と図3を参
照しながら第5乃至第7の実施例について説明する。
FIGS. 2A to 2E are sectional views in order of steps for explaining another embodiment. The fifth to seventh embodiments will be described below with reference to these figures and FIG.

【0060】第5の実施例 図2(a) 参照 ガラス基板1として例えばNA40ガラス基板上に,例
えばスパッタにより厚さ1000ÅのTi膜を形成し,マス
クを用いてそれをエッチングしてゲート電極2を形成す
る。
Fifth Embodiment Referring to FIG. 2 (a), a Ti film having a thickness of 1000 Å is formed by sputtering, for example, on an NA40 glass substrate as a glass substrate 1 and is etched by using a mask to form the gate electrode 2 To form.

【0061】図2(b) 参照 図3に示した原子層エピタキシー装置(ただし第1の原
料物質としてTMAlに替えてトリメチルアミンアラン
を使用)によりゲート絶縁膜となるAl2 3 膜3aを形
成する。まず,ゲート電極2の形成さたガラス基板1を
反応室Cに配置し,300 ℃に加熱し(ヒータは図示せ
ず),ターボ分子ポンプVPにより反応室C内を5×1
-7Torrまで排気する。
Referring to FIG. 2B, an Al 2 O 3 film 3a to be a gate insulating film is formed by the atomic layer epitaxy apparatus shown in FIG. 3 (however, trimethylamine alane is used instead of TMAl as the first raw material). .. First, the glass substrate 1 on which the gate electrode 2 is formed is placed in the reaction chamber C, heated to 300 ° C. (a heater is not shown), and the inside of the reaction chamber C is 5 × 1 by the turbo molecular pump VP.
Exhaust to 0 -7 Torr.

【0062】次に,弁はV0 を開いてガス導入口Nc
らArガスを反応室C内に 500sccm流し,0.01 Torr に
なるまでオリフィス弁V0 をしぼり,Arガスの定常流
を作る。これがバリアガスとなる。
Next, the valve is opened to V 0, and Ar gas is caused to flow from the gas introduction port N c into the reaction chamber C for 500 sccm, and the orifice valve V 0 is squeezed until the pressure reaches 0.01 Torr to make a steady flow of Ar gas. This becomes the barrier gas.

【0063】次に,トリメチルアミンアラン(TMA)
容器を40℃に加熱してトリメチルアミンアラン蒸気を
発生し,弁V1 を開いてガス導入口Na から反応室C内
に流す。
Next, trimethylamine alane (TMA)
Generates trimethylaminealane steam to heat the vessel to 40 ° C., flowed by opening the valve V 1 from the gas inlet N a in the reaction chamber C.

【0064】次に,20℃に保温した水容器から水蒸気
をArガスと混合し,弁V2 を開いてガス導入口Nb
ら反応室C内に流す。Arガスのバリアガス流によって
トリメチルアミンアラン蒸気と水蒸気は隔てられ,混合
しない。この時,反応室C内の圧力は0.01Torrに維持す
る。
Next, steam is mixed with Ar gas from a water container kept at 20 ° C., the valve V 2 is opened, and the gas is introduced into the reaction chamber C through the gas inlet N b . The barrier gas flow of Ar gas separates the trimethylamine alane vapor and water vapor and does not mix. At this time, the pressure in the reaction chamber C is maintained at 0.01 Torr.

【0065】このようにして作られた定常流を乱さない
ような速度,例えば往復3秒の周期で,移動機構上に搭
載したガラス基板1をトリメチルアミンアラン蒸気と水
蒸気の間を移動させる。この往復を3000回繰り返すこと
によって,厚さ4000Åのアルミナ多結晶膜を形成した。
このアルミナ多結晶膜(Al2 3 膜)3aはゲート絶縁
膜の一部となる。
The glass substrate 1 mounted on the moving mechanism is moved between the trimethylamine alane vapor and the water vapor at a speed that does not disturb the steady flow thus created, for example, a cycle of 3 seconds of reciprocation. By repeating this reciprocation 3000 times, a 4000 Å-thick alumina polycrystalline film was formed.
The alumina polycrystal film (Al 2 O 3 film) 3a becomes a part of the gate insulating film.

【0066】次にガラス基板1をプラズマCVD装置に
移して,プラズマCVD法により厚さ 200ÅのSiNx
膜3bと厚さ 400Åのa−Si膜4を連続形成する。Si
x 膜3bはゲート絶縁膜の一部となり,a−Si膜4は
動作半導体膜となる。
Next, the glass substrate 1 is transferred to a plasma CVD apparatus, and SiN x having a thickness of 200 Å is formed by plasma CVD.
The film 3b and the a-Si film 4 having a thickness of 400Å are continuously formed. Si
The N x film 3b becomes a part of the gate insulating film, and the a-Si film 4 becomes an operating semiconductor film.

【0067】図2(c) 参照 プラズマCVD法により全面に厚さが例えば2000ÅのS
iO2 膜を形成した後ポジレジストを塗布し,ゲート電
極2をマスクとする背面露光法によりポジレジストを露
光・現像し,それをマスクにしてSiO2 膜をエッチン
グしてチャネル保護層5を形成する。
See FIG. 2 (c). The plasma CVD method is used to form an S film having a thickness of, for example, 2000 Å.
After forming the iO 2 film, a positive resist is applied, and the positive resist is exposed and developed by a backside exposure method using the gate electrode 2 as a mask, and the SiO 2 film is etched using this as a mask to form the channel protective layer 5. To do.

【0068】図2(d) 参照 プラズマCVD法により厚さが例えば2000Åのn+ 型a
−Si膜を堆積し,次いでスパッタ法により厚さが例え
ば1500ÅのTi膜を堆積した後,マスクを用いてTi
膜,n+ 型a−Si膜,a−Si膜4をエッチングし
て,n+ 型a−Si膜からなるソース6a及びドレイン6
b,Ti膜からなるソース電極7a及びドレイン電極7bを
形成する。
See FIG. 2 (d). An n + type a having a thickness of, for example, 2000 Å is formed by the plasma CVD method.
-Si film is deposited, and then Ti film with a thickness of 1500 Å is deposited by the sputtering method.
The film, the n + type a-Si film, and the a-Si film 4 are etched to form the source 6a and the drain 6 made of the n + type a-Si film.
b, a source electrode 7a and a drain electrode 7b made of a Ti film are formed.

【0069】図2(e) 参照 全面にスパッタ法により厚さ2000ÅのITO膜を堆積し
た後,マスクを用いてそれをエッチングし,ソース電極
7aに接続する画素電極8を形成する。
See FIG. 2 (e). An ITO film having a thickness of 2000 Å is deposited on the entire surface by a sputtering method, and then it is etched using a mask to form a source electrode.
The pixel electrode 8 connected to 7a is formed.

【0070】次いで,全面にスパッタ法により厚さ3000
ÅのAl膜を堆積した後,マスクを用いてそれをエッチ
ングし,ドレイン電極7bに接続するドレインバスライン
9を形成する。
Then, the entire surface is sputtered to a thickness of 3000.
After the Å Al film is deposited, it is etched using a mask to form the drain bus line 9 connected to the drain electrode 7b.

【0071】その後,全面に例えばプラズマCVD法に
より厚さ2000ÅのSiNx の表面保護膜10を形成する。
ゲート絶縁膜3bと動作半導体膜4はともにプラズマCV
D法により形成され,その途中で真空を破らずに形成で
きるので,ゲート絶縁膜3bと動作半導体膜4の界面で汚
染や密着力低下は生じない。
Thereafter, a surface protection film 10 of SiN x having a thickness of 2000 Å is formed on the entire surface by, eg, plasma CVD method.
Both the gate insulating film 3b and the operating semiconductor film 4 are plasma CVs.
Since it is formed by the D method and can be formed without breaking the vacuum in the middle of the process, contamination or a decrease in adhesion does not occur at the interface between the gate insulating film 3b and the operating semiconductor film 4.

【0072】また,ゲート絶縁膜3aとなるAl2 3
の形成には,第1の原料物質としてアルキルアミンアラ
ンを使用しているので,緻密性が高くしかも炭素汚染の
ない高純度の絶縁膜が形成される。
Further, since the alkylamine alane is used as the first raw material in the formation of the Al 2 O 3 film to be the gate insulating film 3a, the insulating material is highly dense and has high purity without carbon contamination. A film is formed.

【0073】このようにして,緻密性の高いゲート絶縁
膜及びゲート絶縁膜との密着性がよく膜質の良好なa−
Siの動作半導体膜を有するTFTが形成できた。な
お,第1の原料物質としてトリメチルアミンアランの替
わりにトリエチルアミンアラン等のアルキルアミンアラ
ンを使用することもできる。
In this way, a highly dense gate insulating film and an a- film having a good adhesion with the gate insulating film and a good film quality are formed.
A TFT having an operating semiconductor film of Si could be formed. As the first raw material, it is also possible to use alkylamine alane such as triethylamine alane instead of trimethylamine alane.

【0074】第6の実施例 この例はチャネル保護層5の形成に原子層エピタキシー
法を適用する。その他の工程は第5の実施例と同じであ
る。
Sixth Embodiment In this example, the atomic layer epitaxy method is applied to the formation of the channel protective layer 5. The other steps are the same as in the fifth embodiment.

【0075】図3に示した原子層エピタキシー装置によ
りチャネル保護層となるAl2 3 膜を例えば2000Åの
厚さに形成し,それをパターニングしてチャネル保護層
5を形成する。Al2 3膜の形成は前述の第5の実施
例に準じて行えばよいので,説明は省略する。
By using the atomic layer epitaxy apparatus shown in FIG. 3, an Al 2 O 3 film serving as a channel protective layer is formed to a thickness of 2000 Å, for example, and the channel protective layer 5 is formed by patterning it. Since the Al 2 O 3 film may be formed according to the fifth embodiment described above, the description thereof will be omitted.

【0076】なお,チャネル保護層の一部として原子層
エピタキシー法によるAl2 3 膜を形成し,その上に
チャネル保護層の一部となるSiNx 膜を,例えば,プ
ラズマCVD法により形成し,二重膜のチャネル保護層
を形成するようにしてもよい。原子層エピタキシー法に
よるAl2 3 膜を含むチャネル保護層は緻密性に富
み,機械的強度が大きく,絶縁抵抗も大きく安定であ
る。
An Al 2 O 3 film is formed as a part of the channel protection layer by an atomic layer epitaxy method, and a SiN x film which becomes a part of the channel protection layer is formed thereon by, for example, a plasma CVD method. Alternatively, a double film channel protection layer may be formed. The channel protective layer including the Al 2 O 3 film formed by the atomic layer epitaxy method is highly dense, has high mechanical strength, and has large insulation resistance and stability.

【0077】第7の実施例 この例は表面保護膜10の形成に原子層エピタキシー法を
適用する。その他の工程は第5の実施例と同じである。
Seventh Example In this example, an atomic layer epitaxy method is applied to the formation of the surface protective film 10. The other steps are the same as in the fifth embodiment.

【0078】図3に示した原子層エピタキシー装置によ
り表面保護膜10となるAl2 3 膜を Åの厚さに形
成する。Al23 膜の形成は前述の第5の実施例に準
じて行えばよいので,説明は省略する。
An Al 2 O 3 film to be the surface protection film 10 is formed with a thickness of Å by the atomic layer epitaxy apparatus shown in FIG. Since the Al 2 O 3 film may be formed according to the fifth embodiment described above, the description thereof will be omitted.

【0079】なお,表面保護膜の一部として原子層エピ
タキシー法によるAl2 3 膜を形成し,その上に表面
保護膜の一部となるSiNx 膜を,例えば,プラズマC
VD法により形成し,二重膜の表面保護膜を形成するよ
うにしてもよい。原子層エピタキシー法によるAl2
3 膜を含む表面保護膜は緻密性に富み,機械的強度が大
きく,絶縁抵抗も大きく安定である。
An Al 2 O 3 film formed by the atomic layer epitaxy method is formed as a part of the surface protection film, and a SiN x film which becomes a part of the surface protection film is formed on the Al 2 O 3 film, for example, by plasma C
It may be formed by the VD method to form a double-layer surface protective film. Al 2 O by atomic layer epitaxy
The surface protective film including the three films is highly dense, has high mechanical strength, and has high insulation resistance and stability.

【0080】[0080]

【発明の効果】以上説明したように,本発明によれば,
絶縁膜の形成に原子層エピタキシー法を適用することに
より,TFTのゲート絶縁膜,チャネル保護層,表面保
護膜等の絶縁膜の緻密性を高め,機械的強度を増し,絶
縁耐圧,絶縁抵抗を大きくすることができる。
As described above, according to the present invention,
By applying the atomic layer epitaxy method to the formation of the insulating film, the denseness of the insulating film such as the gate insulating film of the TFT, the channel protective layer, the surface protective film, etc. is increased, the mechanical strength is increased, and the insulation withstand voltage and insulation resistance are Can be large.

【0081】また,ゲート絶縁膜と動作半導体膜を真空
を破ることなく連続して形成することにより,ゲート絶
縁膜と動作半導体膜の界面が汚染されたり,密着性が低
下したりすることを避けることができる。それゆえ,動
作半導体膜の膜質が良好となり,トランジスタ特性が良
好なTFTを形成することができる。
Further, by forming the gate insulating film and the operating semiconductor film continuously without breaking the vacuum, it is possible to prevent the interface between the gate insulating film and the operating semiconductor film from being contaminated and the adhesiveness from being deteriorated. be able to. Therefore, the quality of the operating semiconductor film becomes good, and a TFT having good transistor characteristics can be formed.

【0082】本発明はTFTマトリックスの性能向上と
歩留り向上に寄与するものである。
The present invention contributes to the performance improvement and the yield improvement of the TFT matrix.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a) 〜(e) は実施例を説明するための工程順断
面図である。
1A to 1E are sectional views in order of processes, for explaining an embodiment.

【図2】(a) 〜(e) は他の実施例を説明するための工程
順断面図である。
2A to 2E are cross-sectional views in order of the processes, for explaining another embodiment.

【図3】原子層エピタキシー装置の斜視図である。FIG. 3 is a perspective view of an atomic layer epitaxy apparatus.

【図4】他の原子層エピタキシー装置の模式図である。FIG. 4 is a schematic view of another atomic layer epitaxy apparatus.

【図5】TFTの断面図である。FIG. 5 is a sectional view of a TFT.

【符号の説明】[Explanation of symbols]

1は絶縁性基板であり透明絶縁性基板であってガラス基
板 2はゲート電極 3はゲート絶縁膜 3aはゲート絶縁膜であってAl2 3 膜 3bはゲート絶縁膜であってSiNx 膜 4は動作半導体膜でありa−Si膜であってa−Si:
H膜 5はチャネル保護層 6aはソース 6bはドレイン 7aはソース電極 7bはドレイン電極 8は画素電極 9はドレインバスライン 10は表面保護膜 11は第1の原料物質ガス 12は第2の原料物質ガス 13はバリアガスであってArガス V1 〜V7 は弁 Na 〜Nf はガス導入口 Cは反応室 PCはプラズマカソード RFは高周波電力 OFはオリフィス弁 VPはターボ分子ポンプ
Reference numeral 1 is an insulating substrate and a transparent insulating substrate, a glass substrate 2 is a gate electrode 3, a gate insulating film 3a is a gate insulating film, an Al 2 O 3 film 3b is a gate insulating film and a SiN x film 4 Is an operating semiconductor film, an a-Si film, and a-Si:
H film 5 is channel protection layer 6a Source 6b Drain 7a Source electrode 7b Drain electrode 8 Pixel electrode 9 Drain bus line 10 Surface protection film 11 First source material Gas 12 Second source material gas 13 is reaction chamber PC is Ar gas V 1 ~V 7 the valve N a to N f is the gas inlet port C a barrier gas plasma cathode RF high frequency power OF orifice valve VP turbomolecular pump

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板(1) 上に順次積層されたゲー
ト電極(2), ゲート絶縁膜(3), 動作半導体膜(4), チ
ャネル保護層(5) と, 該チャネル保護層(5)の両側に配
設されたソース電極(7a)及びドレイン電極(7b)とを有す
る薄膜トランジスタの製造において, 原子層エピタキシー法によりゲート絶縁膜(3) を形成
し,つづいて原子層エピタキシー法により動作半導体膜
(4) を形成することを特徴とする薄膜トランジスタの製
造方法。
1. A gate electrode (2), a gate insulating film (3), an operating semiconductor film (4), a channel protective layer (5), and a channel protective layer (5), which are sequentially stacked on an insulating substrate (1). In the fabrication of a thin film transistor having a source electrode (7a) and a drain electrode (7b) arranged on both sides of 5), a gate insulating film (3) is formed by the atomic layer epitaxy method, and then by the atomic layer epitaxy method. Operating semiconductor film
A method of manufacturing a thin film transistor, which comprises forming (4).
【請求項2】 前記動作半導体膜(4) の形成に際し,第
1の原料物質ガスを含む雰囲気に絶縁性基板(1) を曝し
て該第1の原料物質ガスを該絶縁性基板(1)に吸着させ
る第1の工程と,第2の原料物質ガスを含むプラズマ雰
囲気に該絶縁性基板(1) を曝して該第2の原料物質を,
該絶縁性基板(1) に吸着した該第1の原料物質と反応さ
せて半導体を形成する第2の工程のサイクルを複数回く
り返す原子層エピタキシー法により該動作半導体膜(4)
を形成することを特徴とする請求項1記載の薄膜トラン
ジスタの製造方法。
2. When the operating semiconductor film (4) is formed, the insulating substrate (1) is exposed to an atmosphere containing a first source material gas to expose the first source material gas to the insulating substrate (1). And a second step of exposing the insulating substrate (1) to a plasma atmosphere containing a second source material gas,
The operating semiconductor film (4) is formed by an atomic layer epitaxy method in which the cycle of the second step of reacting with the first raw material adsorbed on the insulating substrate (1) to form a semiconductor is repeated a plurality of times.
The method of manufacturing a thin film transistor according to claim 1, wherein the thin film transistor is formed.
【請求項3】 前記動作半導体膜(4) の形成に際し,第
1の原料物質ガスを含む雰囲気に絶縁性基板(1) を曝し
て該第1の原料物質ガスを該絶縁性基板(1)に吸着させ
る第1の工程と,第2の原料物質ガスを含む雰囲気に絶
縁性基板(1)を曝して該第2の原料物質ガスを該絶縁性
基板(1) に吸着させる第2の工程と,該絶縁性基板(1)
をプラズマ雰囲気に曝して吸着した該第1の原料物質と
吸着した該第2の原料物質を反応させて半導体を形成す
る第3の工程のサイクルを複数回くり返す原子層エピタ
キシー法により該動作半導体膜(4) を形成することを特
徴とする請求項1記載の薄膜トランジスタの製造方法。
3. When the operating semiconductor film (4) is formed, the insulating substrate (1) is exposed to an atmosphere containing a first source material gas to expose the first source material gas to the insulating substrate (1). And a second step of exposing the insulating substrate (1) to an atmosphere containing a second source material gas to adsorb the second source material gas to the insulating substrate (1). And the insulating substrate (1)
Is exposed to a plasma atmosphere to react the adsorbed first source material with the adsorbed second source material to form a semiconductor, and the semiconductor is formed by an atomic layer epitaxy method in which a cycle of a third step is repeated a plurality of times. The method for producing a thin film transistor according to claim 1, wherein the film (4) is formed.
【請求項4】 前記動作半導体膜(4) の形成に際し,第
1の原料物質ガスを含む雰囲気に絶縁性基板(1) を曝し
て該第1の原料物質ガスを該絶縁性基板(1)に吸着させ
る第1の工程と,該絶縁性基板(1) をプラズマ雰囲気に
曝して吸着した該第1の原料物質を分解して変質させる
第2の工程と,第2の原料物質ガスを含む雰囲気に絶縁
性基板(1) を曝して該第2の原料物質を変質した第1の
原料物質と反応させて半導体を形成する第3の工程のサ
イクルを複数回くり返す原子層エピタキシー法により該
動作半導体膜(4) を形成することを特徴とする請求項1
記載の薄膜トランジスタの製造方法。
4. When the operating semiconductor film (4) is formed, the insulating substrate (1) is exposed to an atmosphere containing a first source material gas to expose the first source material gas to the insulating substrate (1). Including a first raw material gas, a second step of exposing the insulating substrate (1) to a plasma atmosphere to decompose and denature the adsorbed first raw material, and a second raw material gas By exposing the insulating substrate (1) to an atmosphere and reacting the second raw material with the modified first raw material to form a semiconductor, the third step cycle is repeated a plurality of times by an atomic layer epitaxy method. 2. An active semiconductor film (4) is formed.
A method for manufacturing the thin film transistor described.
【請求項5】 前記動作半導体膜(4) の形成に際し,原
料物質ガスを含む雰囲気に絶縁性基板(1) を曝して該原
料物質ガスを該絶縁性基板(1) に吸着させる第1の工程
と,該絶縁性基板(1) をプラズマ雰囲気に曝して該原料
物質を分解して半導体を形成する第2の工程のサイクル
を複数回くり返す原子層エピタキシー法により該動作半
導体膜(4) を形成することを特徴とする請求項1記載の
薄膜トランジスタの製造方法。
5. When forming the operating semiconductor film (4), the insulating substrate (1) is exposed to an atmosphere containing a raw material gas to adsorb the raw material gas to the insulating substrate (1). The operating semiconductor film (4) by an atomic layer epitaxy method in which the cycle of the step and the second step of exposing the insulating substrate (1) to a plasma atmosphere to decompose the raw material to form a semiconductor is repeated a plurality of times. The method of manufacturing a thin film transistor according to claim 1, wherein the thin film transistor is formed.
【請求項6】 絶縁性基板(1) 上に順次積層されたゲー
ト電極(2), ゲート絶縁膜(3), 動作半導体膜(4), チ
ャネル保護層(5) と, 該チャネル保護層(5)の両側に配
設されたソース電極(7a)及びドレイン電極(7b)とを有す
る薄膜トランジスタの製造において, ゲート絶縁膜(3) の形成に際し, アルキルアミンアラン
雰囲気と酸素を含む雰囲気に交互に該絶縁性基板(1) を
複数回曝す原子層エピタキシー法によって化合物絶縁体
を成膜し,該ゲート絶縁膜(3) の全部又は一部を形成す
ることを特徴とする薄膜トランジスタの製造方法。
6. A gate electrode (2), a gate insulating film (3), an operating semiconductor film (4), a channel protective layer (5) and a channel protective layer (5), which are sequentially laminated on an insulating substrate (1). In manufacturing a thin film transistor having a source electrode (7a) and a drain electrode (7b) arranged on both sides of 5), an alkylamine alane atmosphere and an oxygen-containing atmosphere are alternately formed when forming the gate insulating film (3). A method for producing a thin film transistor, characterized in that a compound insulator is formed by an atomic layer epitaxy method in which the insulating substrate (1) is exposed a plurality of times, and all or part of the gate insulating film (3) is formed.
【請求項7】 絶縁性基板(1) 上に順次積層されたゲー
ト電極(2), ゲート絶縁膜(3), 動作半導体膜(4), チ
ャネル保護層(5) と, 該チャネル保護層(5)の両側に配
設されたソース電極(7a)及びドレイン電極(7b)とを有す
る薄膜トランジスタの製造において, 該チャネル保護層(5) の形成に際し, アルキルアミンア
ラン雰囲気と酸素を含む雰囲気に交互に該絶縁性基板
(1) を複数回曝す原子層エピタキシー法によって化合物
絶縁体を成膜し,該チャネル保護層(5) の全部又は一部
を形成することを特徴とする薄膜トランジスタの製造方
法。
7. A gate electrode (2), a gate insulating film (3), an operating semiconductor film (4), a channel protective layer (5) and a channel protective layer (5), which are sequentially laminated on an insulating substrate (1). In manufacturing a thin film transistor having a source electrode (7a) and a drain electrode (7b) arranged on both sides of (5), an alkylamine alan atmosphere and an atmosphere containing oxygen are alternately formed when forming the channel protective layer (5). To the insulating substrate
A method of manufacturing a thin film transistor, which comprises forming a compound insulator by an atomic layer epitaxy method in which (1) is exposed a plurality of times to form all or part of the channel protective layer (5).
【請求項8】 絶縁性基板(1) 上に順次積層されたゲー
ト電極(2), ゲート絶縁膜(3), 動作半導体膜(4), チ
ャネル保護層(5) と, 該チャネル保護層(5)の両側に配
設されたソース電極(7a)及びドレイン電極(7b)と, 表面
保護膜(10)とを有する薄膜トランジスタの製造におい
て, 該表面保護膜(10)の形成に際し, アルキルアミンアラン
雰囲気と酸素を含む雰囲気に交互に該絶縁性基板(1) を
複数回曝す原子層エピタキシー法によって化合物絶縁体
を成膜し,該表面保護膜(10)の全部又は一部を形成する
ことを特徴とする薄膜トランジスタの製造方法。
8. A gate electrode (2), a gate insulating film (3), an operating semiconductor film (4), a channel protective layer (5) and a channel protective layer (5), which are sequentially stacked on an insulating substrate (1). In the production of a thin film transistor having a source electrode (7a) and a drain electrode (7b) arranged on both sides of (5) and a surface protective film (10), when the surface protective film (10) is formed, an alkylamine alane Forming all or part of the surface protective film (10) by forming a compound insulator by an atomic layer epitaxy method in which the insulating substrate (1) is exposed to an atmosphere and an atmosphere containing oxygen alternately. A method of manufacturing a thin film transistor having the characteristics.
JP32081691A 1991-12-05 1991-12-05 Manufacture of film transistor Withdrawn JPH05160152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32081691A JPH05160152A (en) 1991-12-05 1991-12-05 Manufacture of film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32081691A JPH05160152A (en) 1991-12-05 1991-12-05 Manufacture of film transistor

Publications (1)

Publication Number Publication Date
JPH05160152A true JPH05160152A (en) 1993-06-25

Family

ID=18125553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32081691A Withdrawn JPH05160152A (en) 1991-12-05 1991-12-05 Manufacture of film transistor

Country Status (1)

Country Link
JP (1) JPH05160152A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284042A (en) * 2000-03-31 2001-10-12 Denso Corp Organic el element
KR100378186B1 (en) * 2000-10-19 2003-03-29 삼성전자주식회사 Semiconductor device adopting thin film formed by atomic layer deposition and fabrication method thereof
JP2004319484A (en) * 2003-04-11 2004-11-11 Eastman Kodak Co Method and device for forming transparent moisture-proof layer, and moisture-proof oled device
WO2007114155A1 (en) 2006-03-30 2007-10-11 Mitsui Engineering & Shipbuilding Co., Ltd. Method and apparatus for growing plasma atomic layer
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
JPWO2010024279A1 (en) * 2008-08-29 2012-01-26 株式会社アルバック Method and apparatus for manufacturing field effect transistor
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284042A (en) * 2000-03-31 2001-10-12 Denso Corp Organic el element
JP4556282B2 (en) * 2000-03-31 2010-10-06 株式会社デンソー Organic EL device and method for manufacturing the same
KR100378186B1 (en) * 2000-10-19 2003-03-29 삼성전자주식회사 Semiconductor device adopting thin film formed by atomic layer deposition and fabrication method thereof
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
JP2004319484A (en) * 2003-04-11 2004-11-11 Eastman Kodak Co Method and device for forming transparent moisture-proof layer, and moisture-proof oled device
JP4532157B2 (en) * 2003-04-11 2010-08-25 イーストマン コダック カンパニー Method and apparatus for forming a transparent moisture-proof layer and moisture-proof OLED device
WO2007114155A1 (en) 2006-03-30 2007-10-11 Mitsui Engineering & Shipbuilding Co., Ltd. Method and apparatus for growing plasma atomic layer
US8440268B2 (en) 2006-03-30 2013-05-14 Mitsui Engineering & Shipbuilding Co., Ltd. Method and apparatus for growing plasma atomic layer
JPWO2010024279A1 (en) * 2008-08-29 2012-01-26 株式会社アルバック Method and apparatus for manufacturing field effect transistor
JP5417332B2 (en) * 2008-08-29 2014-02-12 株式会社アルバック Method for manufacturing field effect transistor

Similar Documents

Publication Publication Date Title
JP4018625B2 (en) Multi-stage CVD method for thin film transistors
US6124154A (en) Fabrication process for thin film transistors in a display or electronic device
KR20090054902A (en) Method for manufacturing semiconductor device
JP2828152B2 (en) Method of forming thin film, multilayer structure film, and method of forming silicon thin film transistor
KR20010107651A (en) Apparatus and method to sputter silicon films
US5900646A (en) Method of preventing deterioration of film quality of transparent conductive film a semiconductor device
JPH05160152A (en) Manufacture of film transistor
JPH03234025A (en) Method of forming insulating thin film
JP2002294451A (en) Method for forming polycrystalline semiconductor thin- film, method for manufacturing semiconductor device, and apparatus for carrying out these methods
KR100575092B1 (en) Method For Forming Gate Oxide Layer
JP2002299265A (en) Forming method for polycrystalline semiconductor membrane and manufacturing method for semiconductor device
JPH07283147A (en) Thin film forming method
JPH0645606A (en) Manufacture of thin-film transistor matrix
US6579749B2 (en) Fabrication method and fabrication apparatus for thin film transistor
JP2002293687A (en) Polycrystalline diamond thin film and method of forming the same, semiconductor device and method of manufacturing the same, apparatus used for implementation of these methods and electrooptic device
JPH02310932A (en) Manufacture of inverted stagger-type thin-film transistor
JP3353832B2 (en) Method and apparatus for manufacturing thin film transistor
JP3430565B2 (en) Thin film semiconductor device and method of manufacturing the same
JPH04236465A (en) Thin-film transistor and manufacture thereof
JPS5927575A (en) Manufacture of self-alignment thin film transistor
JP2954386B2 (en) Manufacturing method of electronic equipment
JP3786580B2 (en) Chemical vapor deposition apparatus and semiconductor film manufacturing method using the same
JP2001284272A (en) Semiconductor film formation method and manufacturing method of thin-film semiconductor device
JP3265073B2 (en) Display device and manufacturing method thereof
KR20040090302A (en) Thin Film Transistor and method for forming the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311