JPH0645606A - Manufacture of thin-film transistor matrix - Google Patents

Manufacture of thin-film transistor matrix

Info

Publication number
JPH0645606A
JPH0645606A JP19504092A JP19504092A JPH0645606A JP H0645606 A JPH0645606 A JP H0645606A JP 19504092 A JP19504092 A JP 19504092A JP 19504092 A JP19504092 A JP 19504092A JP H0645606 A JPH0645606 A JP H0645606A
Authority
JP
Japan
Prior art keywords
film
gate
bus line
electrode
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19504092A
Other languages
Japanese (ja)
Inventor
Kiyohisa Kosugi
清久 小杉
Junichi Watabe
純一 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19504092A priority Critical patent/JPH0645606A/en
Publication of JPH0645606A publication Critical patent/JPH0645606A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To obtain a good TFT characteristic wherein a gate dielectric withstand voltage is not lowered even when a gate electrode composed of Al or a gate bus line is combined with a gate insulating film composed of an Al2O3 ALD film regarding the manufacturing method of a thin-film transistor matrix. CONSTITUTION:A gate electrode 2 at least the surface of which is constituted of Al and a gate bus line are formed on a transparent insulating substrate 1, a metal film having a thickness capable of befog changed into an insulator by oxidation is formed, the metal film is oxidized inside an atomic-layer deposition film formation apparatus or the metal film is oxidized inside an oxygen plasma ashing apparatus and the metal film is changed into an insulating metal oxide film. Then, an Al2O3 film IIB is laminated on it by an atomic-layer deposition method, a gate insulating film 11 is formed and, after that, an action semiconductor layer 4, a source electrode 7S, a drain electrode 7D, a drain bus line 8 and a pixel electrode 9 are formed sequentially.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アクティブ・マトリク
ス駆動方式で駆動される液晶表示パネルなどに用いて好
適な薄膜トランジスタ・マトリクスの製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor matrix suitable for use in a liquid crystal display panel driven by an active matrix driving method.

【0002】液晶表示パネルなどのアクティブ・マトリ
クス駆動に用いられる薄膜トランジスタ・マトリクスに
於いて、ゲート絶縁膜には、緻密性が高いこと、高絶縁
耐圧であること、高誘電率であること、低ストレスであ
ること、下地電極との密着性が良好であることなど要求
される。
In a thin film transistor matrix used for active matrix driving of a liquid crystal display panel or the like, the gate insulating film has high density, high withstand voltage, high dielectric constant and low stress. And that the adhesion to the base electrode is good.

【0003】そこで、原子層堆積(atomic la
yer deposition:ALD)法を適用し、
Al2 3 原子層の積層体からなるゲート絶縁膜を形成
することが行われているのであるが、このようなゲート
絶縁膜を用いるには、未だ多くの改良をしなければなら
ない。
Therefore, atomic layer deposition (atomic la)
yer position (ALD) method,
Although a gate insulating film made of a laminated body of Al 2 O 3 atomic layers has been formed, many improvements still have to be made in order to use such a gate insulating film.

【0004】[0004]

【従来の技術】例えば、アクティブ・マトリクス駆動方
式で駆動される液晶表示パネルに於いては、ドット表示
を行う為の個々の画素に対してマトリクス状に薄膜トラ
ンジスタ(thin film transisto
r:TFT)を配設し、各画素にメモリ機能をもたせ、
良好なコントラストで、且つ、多ラインの表示を可能に
している。
2. Description of the Related Art For example, in a liquid crystal display panel driven by an active matrix driving method, thin film transistors are arranged in a matrix for individual pixels for dot display.
r: TFT) and each pixel has a memory function,
It has good contrast and enables display of multiple lines.

【0005】このような液晶表示パネルは、ガラスなど
の透明絶縁性基板上に例えばX方向及びY方向に交差し
てマトリクス状に配設された多数のゲート・バス・ライ
ン及びドレイン・バス・ラインに選択的に駆動電圧を印
加することに依り、各ゲート・バス・ライン及び各ドレ
イン・バス・ラインの交差点に配設されたTFTを選択
的に駆動し、その選択されたTFTに対応する画素でド
ット表示をするように構成されている。
Such a liquid crystal display panel has a large number of gate bus lines and drain bus lines arranged in a matrix on a transparent insulating substrate such as glass so as to intersect in the X and Y directions, for example. Pixels corresponding to the selected TFTs are selectively driven by selectively applying a driving voltage to the TFTs arranged at the intersections of the gate bus lines and the drain bus lines. Is configured to display dots.

【0006】図3は従来のTFTマトリクスを解説する
為の要部切断側面図を表している。図に於いて、1は例
えばガラスからなる透明絶縁性基板、2はゲート電極、
2Aはゲート電極を構成する例えばTi膜、2Bはゲー
ト電極を構成する例えばAl膜、3はゲート絶縁膜、3
Aはゲート絶縁膜を構成するSiO2 膜、3Bはゲート
絶縁膜を構成するSiN膜、4はアモルファス・シリコ
ン(a−Si)からなる動作半導体層、5はSiN膜か
らなるチャネル保護膜、6Sはn+ −a−Siからなる
ソース電極コンタクト層、6Dはn+ −a−Siからな
るドレイン電極コンタクト層、7SはTiからなるソー
ス電極、7DはTiからなるドレイン電極、8はドレイ
ン・バス・ライン、8Aはドレイン・バス・ラインを構
成するCr膜、8Bはドレイン・バス・ラインを構成す
るAl膜、9はITO(indium tin oxi
de)からなる画素電極をそれぞれ示している。
FIG. 3 is a cutaway side view of a main part for explaining a conventional TFT matrix. In the figure, 1 is a transparent insulating substrate made of, for example, glass, 2 is a gate electrode,
2A is, for example, a Ti film forming the gate electrode, 2B is, for example, an Al film forming the gate electrode, 3 is a gate insulating film, 3
A is a SiO 2 film forming a gate insulating film, 3B is a SiN film forming a gate insulating film, 4 is an operating semiconductor layer made of amorphous silicon (a-Si), 5 is a channel protective film made of a SiN film, and 6S the n + source electrode contact layer made of -a-Si, 6D drain electrode contact layer composed of n + -a-Si, a source electrode 7S is made of Ti, 7D drain electrode made of Ti, the drain bus 8 Line, 8A is a Cr film forming a drain bus line, 8B is an Al film forming a drain bus line, and 9 is an indium tin oxide (ITO) film.
The pixel electrodes made of de) are respectively shown.

【0007】図から明らかなように、このTFTマトリ
クスに於いては、透明絶縁性基板1上に多数のゲート電
極2を結ぶゲート・バス・ラインと多数のドレイン電極
7Dを結ぶドレイン・バス・ライン8とがゲート絶縁膜
3などを介してX方向及びY方向に交差した状態に形成
され、その多数の交差点にTFTがマトリクス状に配設
されている。尚、ゲート・バス・ラインは多数のゲート
電極2を結んで図の横方向、即ちX方向に延在している
のであるが切断面の関係で図示できない。
As is apparent from the figure, in this TFT matrix, a gate bus line connecting a large number of gate electrodes 2 and a drain bus line connecting a large number of drain electrodes 7D on the transparent insulating substrate 1. 8 are formed in a state of intersecting in the X direction and the Y direction via the gate insulating film 3 and the like, and TFTs are arranged in a matrix at a number of intersections thereof. The gate bus line connects a number of gate electrodes 2 and extends in the lateral direction of the drawing, that is, in the X direction, but it cannot be shown because of the cross section.

【0008】TFTを介してドレイン・バス・ライン8
と反対側にはソース電極7Sにコンタクトする画素電極
9が形成されている。動作半導体層4として、プラズマ
化学気相堆積(plasma chemical va
pour deposition:P−CVD)法を適
用して形成したa−Siを用いる場合、ゲート絶縁膜3
としては、同じくP−CVD法を適用して形成した窒化
シリコン膜やオキシナイトライド膜などが用いられてい
る。
Drain bus line 8 through TFT
A pixel electrode 9 that contacts the source electrode 7S is formed on the opposite side. As the operating semiconductor layer 4, plasma chemical vapor deposition (plasma chemical vapor deposition) is performed.
In the case of using a-Si formed by applying the pour deposition (P-CVD) method, the gate insulating film 3
As such, a silicon nitride film, an oxynitride film, or the like, which is also formed by applying the P-CVD method, is used.

【0009】P−CVD法を適用すると、ゲート絶縁膜
3も動作半導体層4も同一の成長室内で連続して成膜す
ることができるので、製造工程は簡単であるが、ゲート
電極2の存在など、下地段差のステップ・カバレイジが
十分でないなどの理由からクラックを生じ易く、十分な
絶縁耐圧、或いは、絶縁抵抗が得られない旨の問題があ
る。
When the P-CVD method is applied, both the gate insulating film 3 and the operating semiconductor layer 4 can be continuously formed in the same growth chamber, so that the manufacturing process is simple, but the existence of the gate electrode 2 exists. For example, there is a problem that cracks are likely to occur due to insufficient step coverage of the underlying step, and sufficient insulation breakdown voltage or insulation resistance cannot be obtained.

【0010】そこで、ゲート絶縁膜3としてALD膜を
用いる技術が開発された。ALD膜は、絶縁耐圧が窒化
シリコン膜に比較して高く、高電圧印加時に於いても、
絶縁破壊を起こし難い旨の利点があり、また、誘電率が
窒化シリコン膜に比較して高く、従って、更に厚く形成
することが可能であるから、絶縁耐圧を高めることがで
きる。
Therefore, a technique using an ALD film as the gate insulating film 3 has been developed. The withstand voltage of the ALD film is higher than that of the silicon nitride film, and even when a high voltage is applied,
There is an advantage that the dielectric breakdown is unlikely to occur, and the dielectric constant is higher than that of the silicon nitride film, so that it is possible to form a thicker film, so that the withstand voltage can be increased.

【0011】[0011]

【発明が解決しようとする課題】通常、ゲート電極やゲ
ート・バス・ラインはAlを用いて構成され、また、ゲ
ート絶縁膜を構成するALD膜はAl2 3 を用いて構
成されることが多い。これはAlとAl2 3 との馴染
みが良いことに起因し、このようにすると、Al2 3
のALD膜からなるゲート絶縁膜と他の金属からなるゲ
ート電極とを組み合わせた場合に比較して絶縁耐圧の面
からは優れている。
Generally, the gate electrode and the gate bus line are made of Al, and the ALD film forming the gate insulating film is made of Al 2 O 3. Many. This is due to the good compatibility with Al and Al 2 O 3, In this way, Al 2 O 3
Is superior in terms of withstand voltage as compared with the case where the gate insulating film made of the ALD film and the gate electrode made of another metal are combined.

【0012】然しながら、AlとAl2 3 とを用いた
場合、ゲート電極或いはゲート・バス・ラインのエッジ
でAlが突起状に異常成長し、その部分ではゲート絶縁
膜が実質的に薄くなった状態となるので絶縁耐圧は低下
してしまう。従って、無欠陥のTFTマトリクス、延い
ては無欠陥の液晶表示パネルなどを再現性よく実現する
ことは甚だ困難である。
However, when Al and Al 2 O 3 are used, Al abnormally grows in a protruding shape at the edge of the gate electrode or the gate bus line, and the gate insulating film becomes substantially thin at that portion. As a result, the withstand voltage decreases. Therefore, it is very difficult to realize a defect-free TFT matrix, and eventually a defect-free liquid crystal display panel, with good reproducibility.

【0013】本発明は、Alからなるゲート電極或いは
ゲート・バス・ラインとAl2 3のALD膜からなる
ゲート絶縁膜とを組み合わせても、ゲート絶縁耐圧の低
下がなく、良好なTFT特性が得られるようにする。
According to the present invention, even if the gate electrode or gate bus line made of Al and the gate insulating film made of the ALD film of Al 2 O 3 are combined, the gate withstand voltage does not decrease and good TFT characteristics are obtained. Get it.

【0014】[0014]

【課題を解決するための手段】本発明者らが行った数多
くの実験に依ると、ゲート電極並びにゲート・バス・ラ
インを形成した後、ALD膜を形成する前に予め薄い絶
縁性金属酸化膜を形成しておくことで、ALD膜の成膜
時にAlの突起状異常成長を抑制できることが確認され
た。
According to many experiments conducted by the present inventors, a thin insulating metal oxide film is formed in advance after forming a gate electrode and a gate bus line and before forming an ALD film. It has been confirmed that by forming the above, the abnormal protrusion growth of Al can be suppressed during the formation of the ALD film.

【0015】前記絶縁性金属酸化膜としては、Al,T
i,Ni,Cr,Alを含むTi、Alを含むNi、A
lを含むCrなどの酸化物を用いることができる。例え
ば、Alを含むTi、或いはAlを含むNiなどを用い
る場合は、それ等の材料膜をALD法で形成する際、基
板を加熱してH2 Oを供給しつつ成膜することで、それ
等の金属酸化膜を得ることができ、また、Alを含まな
い金属の場合は、酸素プラズマ・アッシング装置を利用
し、酸化処理することに依って得られる。尚、本発明者
らの実験に依れば、Alを酸素プラズマ・アッシング処
理すると、Alの異常成長は促進されることが判ってい
る。
As the insulating metal oxide film, Al, T
i, Ni, Cr, Ti containing Al, Ni containing Al, A
An oxide such as Cr containing 1 can be used. For example, when Ti containing Al, Ni containing Al, or the like is used, when the material film is formed by the ALD method, the substrate is heated to form H 2 O while forming the film. Etc., a metal oxide film of Al, etc. can be obtained, and in the case of a metal not containing Al, it can be obtained by performing an oxidation treatment using an oxygen plasma ashing device. According to the experiments conducted by the present inventors, it has been found that the oxygen plasma ashing treatment of Al promotes abnormal growth of Al.

【0016】このようなことから、本発明に依る薄膜ト
ランジスタ・マトリクス及びその製造方法に於いては、 (1)透明絶縁性基板(例えばガラスからなる透明絶縁
性基板1)上に少なくとも表面がAlで構成されたゲー
ト電極(例えばゲート電極2)及びゲート・バス・ライ
ンを形成する工程と、次いで、酸化に依って絶縁体にす
ることができる厚さの金属膜を形成する工程と、次い
で、前記金属膜を原子層デポジション成膜装置内に於い
て酸化させ絶縁性金属酸化膜(例えばAl2 3 膜11
A)に変換する工程と、次いで、引き続き原子層デポジ
ション成膜装置内に於いて原子層デポジション法に依っ
てAl2 3 薄膜を積層(例えばAl2 3 膜11B)
してゲート絶縁膜(例えばゲート絶縁膜11)を形成す
る工程と、次いで、動作半導体層(例えば動作半導体層
4)、ソース電極(例えばソース電極7S)及びドレイ
ン電極(例えばドレイン電極7D)、ドレイン・バス・
ライン(例えばドレイン・バス・ライン8)及び画素電
極(例えば画素電極9)をそれぞれ順に形成して完成さ
せる工程とが含まれてなることを特徴とするか、或い
は、
From the above, in the thin film transistor matrix and the manufacturing method thereof according to the present invention, (1) at least the surface is made of Al on the transparent insulating substrate (for example, the transparent insulating substrate 1 made of glass). Forming a configured gate electrode (eg gate electrode 2) and gate bus line, then forming a metal film of a thickness that can be made into an insulator by oxidation, and then said The metal film is oxidized in the atomic layer deposition film forming apparatus to form an insulating metal oxide film (for example, Al 2 O 3 film 11).
A) step, and subsequently, laminating an Al 2 O 3 thin film by the atomic layer deposition method in the atomic layer deposition film forming apparatus (for example, Al 2 O 3 film 11B).
To form a gate insulating film (for example, the gate insulating film 11), and then, an operating semiconductor layer (for example, the operating semiconductor layer 4), a source electrode (for example, the source electrode 7S), a drain electrode (for example, the drain electrode 7D), and a drain. ·bus·
Forming a line (for example, a drain bus line 8) and a pixel electrode (for example, a pixel electrode 9) in that order and completing the process.

【0017】(2)前記(1)に於いて、酸化によって
絶縁体にすることができる厚さの金属膜がAlを含み且
つ熱酸化で絶縁性金属酸化膜に変換されることを特徴と
するか、或いは、
(2) In the above (1), the metal film having a thickness that can be made into an insulator by oxidation contains Al and is converted into an insulating metal oxide film by thermal oxidation. Or

【0018】(3)前記(1)に於いて、酸化によって
絶縁体にすることができる厚さの金属膜がAlを含まず
且つ酸素プラズマ・アッシング法に依る酸化で絶縁性金
属酸化膜に変換されることを特徴とするか、或いは、
(3) In the above (1), the metal film having a thickness that can be made into an insulator by oxidation does not contain Al and is converted into an insulating metal oxide film by oxidation according to the oxygen plasma ashing method. Is characterized by being

【0019】(4)前記(2)に於いて、Alを含む金
属膜の厚さが50〔Å〕以下であることを特徴とする
か、或いは、
(4) In the above (2), the thickness of the metal film containing Al is 50 [Å] or less, or

【0020】(5)前記(3)に於いて、Alを含まな
い金属膜の厚さが300〔Å〕以下であることを特徴と
する。
(5) In the above (3), the metal film not containing Al has a thickness of 300 [Å] or less.

【0021】[0021]

【作用】前記手段を採ることに依り、透明絶縁性基板上
にAlからなるゲート電極及びゲート・バス・ラインを
形成し、それを覆うAl2 3 からなるゲート絶縁膜を
ALD法にて成膜しても、前記ゲート電極やゲート・バ
ス・ラインのエッジにはAlの突起状異常成長は現れな
い。従って、ゲート電極やゲート・バス・ライン上のゲ
ート絶縁膜は所定の厚さを維持すること、即ち、必要と
される絶縁耐圧を維持することができ、局所的に絶縁耐
圧が低下してTFTが正常な動作をしないなどの虞はな
くなる。その結果、無欠陥のTFTマトリクス、延いて
は無欠陥の液晶表示パネルなどが高い歩留りで得られる
ようになる。
By adopting the above means, the gate electrode and the gate bus line made of Al are formed on the transparent insulating substrate, and the gate insulating film made of Al 2 O 3 is formed by the ALD method to cover the gate electrode and the gate bus line. Even if the film is formed, the protruding abnormal growth of Al does not appear at the edges of the gate electrode and the gate bus line. Therefore, the gate electrode and the gate insulating film on the gate bus line can maintain a predetermined thickness, that is, can maintain the required withstand voltage, and the withstand voltage locally decreases to reduce the TFT. There is no fear that the gyro will not operate normally. As a result, a defect-free TFT matrix, and consequently a defect-free liquid crystal display panel, can be obtained with a high yield.

【0022】[0022]

【実施例】図1は本発明一実施例に依って作成されたT
FTマトリクスを解説する為の要部切断側面図であり、
図3に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。
DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 1 shows a T made according to an embodiment of the present invention.
FIG. 4 is a cutaway side view of a main part for explaining an FT matrix,
The same symbols as those used in FIG. 3 represent the same parts or have the same meanings.

【0023】図示のTFTマトリクスが図3について説
明した従来例と相違する点は、図3に見られる従来例の
ゲート絶縁膜3がゲート絶縁膜11に代替されているこ
とであり、そのゲート絶縁膜11は、スパッタリング法
で形成したAl膜を酸化することで得られたAl2 3
膜11AとALD法で直接形成したAl2 3 膜11B
とからなっている。
The TFT matrix shown is different from the conventional example described with reference to FIG. 3 in that the conventional gate insulating film 3 shown in FIG. The film 11 is an Al 2 O 3 film obtained by oxidizing an Al film formed by a sputtering method.
Film 11A and Al 2 O 3 film 11B formed directly by ALD method
It consists of

【0024】図1に見られるTFTマトリクスを製造す
るには、例えば次のような工程を採ることができる。 (1) スパッタリング法を適用することに依り、ガラ
スからなる透明絶縁性基板1上に厚さ50〔nm〕のT
i膜2A及び厚さ50〔nm〕のAl膜2Bを順に形成
する。 (2) リソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチャントをリン酸、硝酸、酢酸系溶液と
するウエット・エッチング法を適用することに依り、工
程(1)で形成したAl膜2Bのパターニングを行う。
To manufacture the TFT matrix shown in FIG. 1, the following steps can be taken, for example. (1) By applying the sputtering method, T having a thickness of 50 [nm] is formed on the transparent insulating substrate 1 made of glass.
An i film 2A and an Al film 2B having a thickness of 50 nm are sequentially formed. (2) Patterning of the Al film 2B formed in step (1) is performed by applying a resist process in the lithography technique and a wet etching method using an etchant of phosphoric acid, nitric acid, or acetic acid as a solution. To do.

【0025】(3) 工程(3)で用いたマスクを残し
たまま、エッチング・ガスをCCl4系ガスとする反応
性イオン・エッチング(reactive ion e
tching:RIE)法を適用することに依り、工程
(1)で形成したTi膜2Aのパターニングを行う。 工程(2)及び(3)を経ることに依り、ゲート電極2
及びゲート・バス・ライン(図示せず)が形成される。
尚、ゲート・バス・ラインは切断面の関係で図示できな
いが、図の横方向、即ちX方向に延在するものである。
(3) Reactive ion etching using a CCl 4 gas as an etching gas while leaving the mask used in the step (3).
The Ti film 2A formed in the step (1) is patterned by applying the tching: RIE method. By going through the steps (2) and (3), the gate electrode 2
And gate bus lines (not shown) are formed.
Although the gate bus line cannot be shown in the drawing because of the cross section, it extends in the lateral direction of the drawing, that is, in the X direction.

【0026】(4) スパッタリング法を適用すること
に依り、全面に厚さ4〔nm〕のAl膜を形成する。 (5) ALD成膜装置内に於いて、H2 Oを供給しつ
つ、透明絶縁性基板1を時間約20〔分〕で温度500
〔℃〕に加熱する。尚、ALD成膜装置については、特
開平3−234025号公報に開示されたものを用いる
と良い。 この処理に依って、工程(4)で形成したAl膜は絶縁
性金属酸化膜であるAl2 3 膜11Aに変換される。
(4) An Al film having a thickness of 4 nm is formed on the entire surface by applying the sputtering method. (5) In the ALD film forming apparatus, while supplying H 2 O, the transparent insulating substrate 1 is heated at a temperature of 500 for about 20 minutes.
Heat to [° C]. As the ALD film forming apparatus, the one disclosed in JP-A-3-234025 may be used. By this treatment, the Al film formed in the step (4) is converted into the Al 2 O 3 film 11A which is an insulating metal oxide film.

【0027】(6) 同じくALD成膜装置内に於い
て、ALD法を適用することに依り、厚さ例えば400
〔nm〕のAl2 3 膜11Bを形成する。尚、ALD
法に依る成膜については、後に詳記する。 前記工程(5)及び(6)で形成したAl2 3 膜11
B及び11Aがゲート絶縁膜11になることは云うまで
もない。
(6) Similarly, in the ALD film forming apparatus, by applying the ALD method, a thickness of, for example, 400
An Al 2 O 3 film 11B of [nm] is formed. ALD
The film formation by the method will be described later in detail. Al 2 O 3 film 11 formed in steps (5) and (6)
It goes without saying that B and 11A become the gate insulating film 11.

【0028】(7) P−CVD成膜装置内に於いて、
厚さ例えば10〔nm〕のa−Siからなる動作層4、
厚さ例えば100〔nm〕のSiNからなるチャネル保
護膜5を順に形成する。 (8) リソグラフィ技術に於けるレジスト・プロセ
ス、及び、エッチャントを緩衝フッ化水素酸とするウエ
ット・エッチング法を適用することに依り、前記工程
(7)で形成したチャネル保護膜5のパターニングを行
ってゲート電極2に対向する部分のみを残す。
(7) In the P-CVD film forming apparatus,
An operating layer 4 made of a-Si having a thickness of 10 nm, for example.
A channel protective film 5 made of SiN and having a thickness of 100 nm, for example, is sequentially formed. (8) The channel protection film 5 formed in the step (7) is patterned by applying a resist process in the lithography technique and a wet etching method using a buffer hydrofluoric acid as an etchant. Leaving only the portion facing the gate electrode 2.

【0029】(9) P−CVD成膜装置内に於いて、
厚さ例えば50〔nm〕のn+ −a−Si膜を成長させ
る。 (10) スパッタリング法を適用することに依り、厚
さ例えば100〔nm〕のTi膜を形成する。
(9) In the P-CVD film forming apparatus,
An n + -a-Si film having a thickness of, for example, 50 [nm] is grown. (10) A Ti film having a thickness of, for example, 100 [nm] is formed by applying the sputtering method.

【0030】(11) リソグラフィ技術に於けるレジ
スト・プロセス、及び、エッチング・ガスをCCl4
ガスとするRIE法を適用することに依って、前記工程
(10)で形成したTi膜のパターニングを行い、ソー
ス電極7S及びドレイン電極7Dを形成する。
(11) The Ti film formed in the step (10) is patterned by applying a resist process in the lithography technique and an RIE method using a CCl 4 gas as an etching gas. Then, the source electrode 7S and the drain electrode 7D are formed.

【0031】(12) 前記工程(11)で用いたマス
クをそのままとし、エッチング・ガスCF4 系ガスとす
るRIE法を適用することに依り、前記工程(9)で形
成したn+ −a−Si膜及びa−Siからなる動作層4
のパターニングを行う。 この工程を経ることで、n+ −a−Siからなるソース
電極コンタクト層6S及びドレイン電極コンタクト層6
Dが形成され、また、a−Siからなる動作層4はTF
T毎に分離独立したものとなる。
(12) By leaving the mask used in the step (11) as it is and applying the RIE method using the etching gas CF 4 type gas, the n + -a- formed in the step (9) is applied. Operation layer 4 made of Si film and a-Si
Patterning is performed. By going through this step, the source electrode contact layer 6S and the drain electrode contact layer 6 made of n + -a-Si
D is formed, and the operating layer 4 made of a-Si is TF.
It becomes independent for each T.

【0032】(13) スパッタリング法を適用するこ
とに依り、厚さ例えば100〔nm〕のCr膜8A及び
厚さ例えば200〔nm〕のAl膜8Bを形成する。 (14) リソグラフィ技術に於けるレジスト・プロセ
ス及びエッチャントをリン酸、硝酸、酢酸系溶液(Al
用)並びに(硝酸アンモニウム+過塩素酸)系溶液(C
r用)とするウエット・エッチング法を適用することに
依り、Al膜8B及びCr膜8Aのパターニングを行っ
てドレイン・バス・ライン8を形成する。
(13) A Cr film 8A having a thickness of 100 nm and an Al film 8B having a thickness of 200 nm are formed by applying the sputtering method. (14) The resist process and etchant used in lithography technology are phosphoric acid, nitric acid, acetic acid-based solution (Al
) And (ammonium nitrate + perchloric acid) type solution (C
The drain bus line 8 is formed by patterning the Al film 8B and the Cr film 8A by applying a wet etching method (for r).

【0033】(15) スパッタリング法を適用するこ
とに依り、厚さ例えば200〔nm〕のITO膜を形成
する。 (16) リソグラフィ技術に於けるレジスト・プロセ
ス並びにエッチャントを(HCl+HNO3 )混合液と
するウエット・エッチング法を適用することに依り、前
記工程(15)で形成したITO膜のパターニングを行
って画素電極9を形成する。
(15) An ITO film having a thickness of, for example, 200 [nm] is formed by applying the sputtering method. (16) The ITO film formed in the step (15) is patterned by applying a resist process in the lithography technique and a wet etching method using an etchant as a mixed solution of (HCl + HNO 3 ). 9 is formed.

【0034】このようにして作成されたTFTマトリク
スに於けるゲート電極2やゲート・バス・ラインのエッ
ジにはAlの突起状異常成長は発生せず、従って、ゲー
ト絶縁耐圧が実用上十分な程度に高いことは云うまでも
ない。
In the TFT matrix thus produced, no abnormal protrusion growth of Al occurs at the edges of the gate electrode 2 and the gate bus line, and therefore, the gate withstand voltage is practically sufficient. It goes without saying that it is extremely expensive.

【0035】さて、ここでALD法を適用してAl2
3 膜11Bを形成する工程を詳細に説明しよう。図2は
特開平3−234025号公報に開示されたALD成膜
装置を表す要部斜面説明図である。
Now, by applying the ALD method here, Al 2 O
3 The process of forming the film 11B will be described in detail. FIG. 2 is a perspective view of a main part of the ALD film forming apparatus disclosed in JP-A-3-234025.

【0036】図に於いて、21は扇型をなす反応室、2
2はバリヤ・ガス送入管、23はトリメチルアルミニウ
ム(TMA:Al(CH3 3 )蒸気送入管、24は水
蒸気(H2 O)+Arガス送入管、25〜27はバル
ブ、28はTMA容器、29はヒータ、30はオリフィ
ス弁、31はターボ分子ポンプ、32はバリヤ・ガスの
流れ、33はTMA蒸気の流れ、34は水蒸気+Arガ
スの流れ、35は基板、36は薄膜形成領域をそれぞれ
示している。
In the figure, 21 is a fan-shaped reaction chamber, 2
2 is a barrier gas inlet pipe, 23 is a trimethylaluminum (TMA: Al (CH 3 ) 3 ) vapor inlet pipe, 24 is a steam (H 2 O) + Ar gas inlet pipe, 25 to 27 are valves, 28 is a TMA container, 29 is heater, 30 is orifice valve, 31 is turbo molecular pump, 32 is barrier gas flow, 33 is TMA vapor flow, 34 is steam + Ar gas flow, 35 is substrate, 36 is thin film forming region Are shown respectively.

【0037】図から明らかなように、このALD成膜装
置に於いては、反応室21の扇型曲面の略中央にバリヤ
・ガス送入管22の送気口が設けられ、それに対向する
反対側に排気用のターボ分子ポンプ31の吸気口が設け
られていて、基板35は例えばArガスであるバリヤ・
ガスの流れ32を越えて左右に移動できるようになって
いる。従って、基板35は、その表面を送入管23から
供給されるTMA蒸気或いは送入管24から供給される
水蒸気+Arガスの何れかに選択的に曝すことができる
ようになっている。
As is apparent from the figure, in this ALD film forming apparatus, an air supply port of the barrier gas supply pipe 22 is provided at the approximate center of the fan-shaped curved surface of the reaction chamber 21, and it is opposite to the air supply port. An intake port of a turbo molecular pump 31 for exhaust is provided on the side, and the substrate 35 is a barrier layer made of Ar gas, for example.
It can be moved left and right over the gas flow 32. Therefore, the surface of the substrate 35 can be selectively exposed to either TMA vapor supplied from the inlet pipe 23 or water vapor + Ar gas supplied from the inlet pipe 24.

【0038】さて、成膜を行うに際しては、まず、ター
ボ分子ポンプ31で雰囲気を例えば5×10-7〔Tor
r〕程度まで排気してから、薄膜形成領域36に配置さ
れた基板35を温度500〔℃〕に加熱する間にバルブ
27を開き、送入管24から水蒸気を流し、予め形成し
てあった金属薄膜、例えばAl膜の酸化を行う。尚、こ
の際、オリフィス弁30に依って圧力を約1〔Tor
r〕に調整する。次に、バルブ27を閉じてから、バル
ブ25を開いてArからなるバリヤ・ガスの定常流を流
すと共にオリフィス弁30を調節して反応室21内の圧
力が0.01〔Torr〕となるようにする。
When forming a film, the atmosphere is first set to 5 × 10 −7 [Tor] by the turbo molecular pump 31.
After evacuation to about [r], the valve 27 is opened while the substrate 35 arranged in the thin film formation region 36 is heated to a temperature of 500 [° C.], and steam is flown from the inlet pipe 24 to preliminarily form it. A metal thin film, for example, an Al film is oxidized. At this time, the pressure is adjusted to about 1 [Tor] by the orifice valve 30.
r]. Next, after closing the valve 27, the valve 25 is opened to allow a steady flow of the barrier gas of Ar to flow and the orifice valve 30 to be adjusted so that the pressure in the reaction chamber 21 becomes 0.01 [Torr]. To

【0039】次に、TMA容器28をヒータ29で加熱
し、TMA蒸気を発生させ、バルブ26を開いてTMA
蒸気送入管23を介しTMA蒸気を反応室21に送入す
る。次に、水容器(図示せず)を20〔℃〕に保温した
状態でバルブ27を開いて水蒸気+Arガス送入管24
を介し水蒸気を反応室21に送入する。尚、TMA蒸気
と水蒸気とはバリヤ・ガスの定常流で分離されるので両
者が混合されることはない。また、この時の反応室21
内の真空度は0.01〔Torr〕に維持されている。
Next, the TMA container 28 is heated by the heater 29 to generate TMA vapor, and the valve 26 is opened to open the TMA.
The TMA vapor is fed into the reaction chamber 21 via the vapor feed pipe 23. Next, with the water container (not shown) kept at 20 [° C.], the valve 27 was opened to open the steam + Ar gas inlet pipe 24.
Water vapor is fed into the reaction chamber 21 via. Since the TMA vapor and the water vapor are separated by the steady flow of the barrier gas, they are not mixed with each other. Also, the reaction chamber 21 at this time
The degree of vacuum inside is maintained at 0.01 [Torr].

【0040】次に、バリヤ・ガスの定常流を乱さない程
度の速度、例えば往復1〔秒〕の周期で基板35を左右
に揺動させ、TMA蒸気雰囲気と水蒸気雰囲気とに交互
に曝す。この往復を5400回繰り返し、そして、成膜
温度500〔℃〕、成膜レート約45〔Å〕の条件で厚
さ400〔nm〕のALD法に依るAl2 3 膜を得
る。この場合、両蒸気の流量比は、 TMA蒸気流量:水蒸気流量=2:5 の割合とした。
Next, the substrate 35 is rocked to the left and right at a speed that does not disturb the steady flow of the barrier gas, for example, a cycle of reciprocation of 1 second, and the substrate 35 is alternately exposed to the TMA vapor atmosphere and the vapor atmosphere. This reciprocation is repeated 5400 times, and an Al 2 O 3 film having a thickness of 400 nm and obtained by the ALD method is obtained under the conditions of the film formation temperature of 500 ° C. and the film formation rate of about 45 [Å]. In this case, the flow rate ratio of both vapors was TMA vapor flow rate: water vapor flow rate = 2: 5.

【0041】本実施例で、一回で成長させるAl膜の膜
厚を45〔Å〕とした理由は、前記ALD成膜装置に於
ける酸化でAl膜をAl2 3 膜に変換し、シート抵抗
を無限大にすることができるAl膜の膜厚は約50
〔Å〕以下であることに依る。また、Niを絶縁性金属
酸化膜にする為、酸素プラズマ・アッシングを行ったと
ころ、シート抵抗が無限大になる膜厚は約300〔Å〕
以下であった。
In the present embodiment, the reason why the thickness of the Al film grown at one time is 45 [Å] is that the Al film is converted into an Al 2 O 3 film by oxidation in the ALD film forming apparatus, The film thickness of the Al film that can make the sheet resistance infinite is about 50.
[Å] It depends on the following. Also, when oxygen plasma ashing was performed to make Ni an insulating metal oxide film, the film thickness at which the sheet resistance becomes infinite is about 300 [Å].
It was below.

【0042】[0042]

【発明の効果】本発明に依る薄膜トランジスタ・マトリ
クスの製造方法に於いては、透明絶縁性基板上に少なく
とも表面がAlで構成されたゲート電極及びゲート・バ
ス・ラインを形成し、酸化に依って絶縁体にすることが
できる厚さの金属膜を形成し、金属膜を原子層デポジシ
ョン成膜装置内に於いて酸化させるか、或いは、酸素プ
ラズマ・アッシング処理で酸化させて絶縁性金属酸化膜
に変換し、引き続き原子層デポジション成膜装置内に於
いて原子層デポジション法に依ってAl2 3 薄膜を積
層してゲート絶縁膜を形成し、動作半導体層、ソース電
極及びドレイン電極、ドレイン・バス・ライン及び画素
電極をそれぞれ順に形成して完成させる。
In the method of manufacturing a thin film transistor matrix according to the present invention, a gate electrode and a gate bus line having at least a surface made of Al are formed on a transparent insulating substrate, and oxidation is performed by oxidation. An insulating metal oxide film is formed by forming a metal film having a thickness that can be used as an insulator and oxidizing the metal film in an atomic layer deposition film forming apparatus or by oxygen plasma ashing treatment. Then, in the atomic layer deposition film forming apparatus, an Al 2 O 3 thin film is laminated by an atomic layer deposition method to form a gate insulating film, and an operating semiconductor layer, a source electrode and a drain electrode, The drain bus line and the pixel electrode are sequentially formed and completed.

【0043】前記構成を採ることに依り、透明絶縁性基
板上にAlからなるゲート電極及びゲート・バス・ライ
ンを形成し、それを覆うAl2 3 からなるゲート絶縁
膜をALD法にて成膜しても、前記ゲート電極やゲート
・バス・ラインのエッジにはAlの突起状異常成長は現
れない。従って、ゲート電極やゲート・バス・ライン上
のゲート絶縁膜は所定の厚さを維持すること、即ち、必
要とされる絶縁耐圧を維持することができ、局所的に絶
縁耐圧が低下してTFTが正常な動作をしないなどの虞
はなくなる。その結果、無欠陥のTFTマトリクス、延
いては無欠陥の液晶表示パネルなどが高い歩留りで得ら
れるようになる。
By adopting the above structure, the gate electrode and the gate bus line made of Al are formed on the transparent insulating substrate, and the gate insulating film made of Al 2 O 3 is formed by the ALD method to cover the gate electrode and the gate bus line. Even if the film is formed, the protruding abnormal growth of Al does not appear at the edges of the gate electrode and the gate bus line. Therefore, the gate electrode and the gate insulating film on the gate bus line can maintain a predetermined thickness, that is, can maintain the required withstand voltage, and the withstand voltage locally decreases to reduce the TFT. There is no fear that the gyro will not operate normally. As a result, a defect-free TFT matrix, and consequently a defect-free liquid crystal display panel, can be obtained with a high yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明一実施例に依って作成されたTFTマト
リクスを解説する為の要部切断側面図である。
FIG. 1 is a cutaway side view of a main part for explaining a TFT matrix formed according to an embodiment of the present invention.

【図2】特開平3−234025号公報に開示されたA
LD成膜装置を表す要部斜面説明図である。
FIG. 2A disclosed in Japanese Patent Application Laid-Open No. 3-234025
It is a principal part slope explanatory drawing showing an LD film-forming apparatus.

【図3】従来のTFTマトリクスを解説する為の要部切
断側面図である。
FIG. 3 is a cutaway side view of a main part for explaining a conventional TFT matrix.

【符号の説明】[Explanation of symbols]

1 例えばガラスからなる透明絶縁性基板 2 ゲート電極 2A ゲート電極を構成する例えばTi膜 2B ゲート電極を構成する例えばAl膜 3 ゲート絶縁膜 3A ゲート絶縁膜を構成するSiO2 膜 3B ゲート絶縁膜を構成するSiN膜 4 アモルファス・シリコン(a−Si)からなる動作
半導体層 5 SiN膜からなるチャネル保護膜 6S n+ −a−Siからなるソース電極コンタクト層 6D n+ −a−Siからなるドレイン電極コンタクト
層 7S Tiからなるソース電極 7D Tiからなるドレイン電極 8 ドレイン・バス・ライン 8A ドレイン・バス・ラインを構成するCr膜 8B ドレイン・バス・ラインを構成するAl膜 9 ITOからなる画素電極 11 ゲート絶縁膜 11A Al膜を酸化することで得られたAl2 3 膜 11B ALD法で直接形成したAl2 3
1 Transparent Insulating Substrate Made of, for example, Glass 2 Gate Electrode 2A Gate Electrode Constituting Ti Film 2B Gate Electrode Comprising Al Film 3 Gate Insulating Film 3A Gate Insulating SiO 2 Film 3B Comprising Gate Insulating Film SiN film 4 Operation semiconductor layer made of amorphous silicon (a-Si) 5 Channel protection film made of SiN film 6S n + -a-Si source electrode contact layer 6D n + -a-Si drain electrode contact Layer 7S Source electrode made of Ti 7D Drain electrode made of Ti 8 Drain bus line 8A Cr film forming a drain bus line 8B Al film forming a drain bus line 9 Pixel electrode made of ITO 11 Gate insulation Al obtained by oxidizing the film 11A Al film 2 O 3 film 1 Al 2 O 3 film directly formed by B ALD method

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】透明絶縁性基板上に少なくとも表面がAl
で構成されたゲート電極及びゲート・バス・ラインを形
成する工程と、 次いで、酸化に依って絶縁体にすることができる厚さの
金属膜を形成する工程と、 次いで、前記金属膜を原子層デポジション成膜装置内に
於いて酸化させ絶縁性金属酸化膜に変換する工程と、 次いで、引き続き原子層デポジション成膜装置内に於い
て原子層デポジション法に依ってAl2 3 薄膜を積層
してゲート絶縁膜を形成する工程と、 次いで、動作半導体層、ソース電極及びドレイン電極、
ドレイン・バス・ライン及び画素電極をそれぞれ順に形
成して完成させる工程とが含まれてなることを特徴とす
る薄膜トランジスタ・マトリクスの製造方法。
1. A transparent insulating substrate having at least a surface made of Al.
A step of forming a gate electrode and a gate bus line, which are composed of, and a step of forming a metal film having a thickness capable of becoming an insulator by oxidation, and then forming the metal film into an atomic layer. A step of oxidizing and converting into an insulating metal oxide film in a deposition film forming apparatus, and subsequently, an Al 2 O 3 thin film is formed in the atomic layer deposition film forming apparatus by an atomic layer deposition method. A step of forming a gate insulating film by laminating, an operation semiconductor layer, a source electrode and a drain electrode,
A method of manufacturing a thin film transistor matrix, comprising the steps of sequentially forming and completing a drain bus line and a pixel electrode.
【請求項2】酸化によって絶縁体にすることができる厚
さの金属膜がAlを含み且つ熱酸化で絶縁性金属酸化膜
に変換されることを特徴とする請求項1記載の薄膜トラ
ンジスタ・マトリクスの製造方法。
2. The thin film transistor matrix according to claim 1, wherein the metal film having a thickness capable of being made into an insulator by oxidation contains Al and is converted into an insulating metal oxide film by thermal oxidation. Production method.
【請求項3】酸化によって絶縁体にすることができる厚
さの金属膜がAlを含まず且つ酸素プラズマ・アッシン
グ法に依る酸化で絶縁性金属酸化膜に変換されることを
特徴とする請求項1記載の薄膜トランジスタ・マトリク
スの製造方法。
3. A metal film having a thickness that can be made into an insulator by oxidation is free of Al and is converted into an insulating metal oxide film by oxidation by an oxygen plasma ashing method. 1. A method of manufacturing a thin film transistor matrix according to 1.
【請求項4】Alを含む金属膜の厚さが50〔Å〕以下
であることを特徴とする請求項2記載は薄膜トランジス
タ・マトリクスの製造方法。
4. The method of manufacturing a thin film transistor matrix according to claim 2, wherein the thickness of the metal film containing Al is 50 [Å] or less.
【請求項5】Alを含まない金属膜の厚さが300
〔Å〕以下であることを特徴とする請求項3記載の薄膜
トランジスタ・マトリクスの製造方法。
5. The thickness of the metal film containing no Al is 300.
[Å] The method of manufacturing a thin film transistor matrix according to claim 3, wherein:
JP19504092A 1992-07-22 1992-07-22 Manufacture of thin-film transistor matrix Withdrawn JPH0645606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19504092A JPH0645606A (en) 1992-07-22 1992-07-22 Manufacture of thin-film transistor matrix

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19504092A JPH0645606A (en) 1992-07-22 1992-07-22 Manufacture of thin-film transistor matrix

Publications (1)

Publication Number Publication Date
JPH0645606A true JPH0645606A (en) 1994-02-18

Family

ID=16334546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19504092A Withdrawn JPH0645606A (en) 1992-07-22 1992-07-22 Manufacture of thin-film transistor matrix

Country Status (1)

Country Link
JP (1) JPH0645606A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275727B1 (en) * 1998-01-06 2001-01-15 윤종용 Capacitor for semiconductor device & manufacturing method
KR20020002156A (en) * 2000-06-29 2002-01-09 박종섭 Method for fabricating capacitor
KR100363082B1 (en) * 1999-09-21 2002-11-30 삼성전자 주식회사 Method for forming a gate insulating film having a dualistic thickness in process of fabrication of a transistor
KR100414870B1 (en) * 2001-06-30 2004-01-13 주식회사 하이닉스반도체 Method for fabricating capacitor using atomic layer deposition
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275727B1 (en) * 1998-01-06 2001-01-15 윤종용 Capacitor for semiconductor device & manufacturing method
KR100363082B1 (en) * 1999-09-21 2002-11-30 삼성전자 주식회사 Method for forming a gate insulating film having a dualistic thickness in process of fabrication of a transistor
KR20020002156A (en) * 2000-06-29 2002-01-09 박종섭 Method for fabricating capacitor
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
KR100414870B1 (en) * 2001-06-30 2004-01-13 주식회사 하이닉스반도체 Method for fabricating capacitor using atomic layer deposition
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers

Similar Documents

Publication Publication Date Title
US6887743B2 (en) Method of fabricating a gate dielectric layer for a thin film transistor
JP2828152B2 (en) Method of forming thin film, multilayer structure film, and method of forming silicon thin film transistor
JPH02246161A (en) Thin-film transistor
JPH1093102A (en) Method of manufacture thin-film transistor
JP5066361B2 (en) Thin film transistor and manufacturing method thereof
JPH0645606A (en) Manufacture of thin-film transistor matrix
JPH06291318A (en) Thin film transistor matrix device and manufacture thereof
JPH05160152A (en) Manufacture of film transistor
US6579749B2 (en) Fabrication method and fabrication apparatus for thin film transistor
JP2698724B2 (en) Thin film transistor and method of manufacturing the same
JP3353832B2 (en) Method and apparatus for manufacturing thin film transistor
CN1716636A (en) Thin film transistor and method of fabricating the same
JPH04221854A (en) Thin film semiconductor device
JP3644977B2 (en) Method for manufacturing polycrystalline silicon thin film transistor
JPH06224219A (en) Manufacture of film transistor
JP2003197618A (en) Method for forming thin film
JPH04236465A (en) Thin-film transistor and manufacture thereof
JPH06188263A (en) Manufacture of self-alignment type thin film transistor
JP3038898B2 (en) Method for manufacturing thin film semiconductor device
JP2002190606A (en) Method for manufacturing top gate thin-film transistor
JPH05343685A (en) Manufacture of silicon thin film transistor
JPH07135319A (en) Thin film transistor and its fabrication
JP2513664B2 (en) Method for manufacturing thin film transistor
JPH0732256B2 (en) Method of manufacturing thin film transistor
JPH05136416A (en) Thin-film transistor utilizing plasma oxidation and method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005