KR20050067500A - Method of forming pattern for semiconductor device using hard mask - Google Patents

Method of forming pattern for semiconductor device using hard mask Download PDF

Info

Publication number
KR20050067500A
KR20050067500A KR1020030098485A KR20030098485A KR20050067500A KR 20050067500 A KR20050067500 A KR 20050067500A KR 1020030098485 A KR1020030098485 A KR 1020030098485A KR 20030098485 A KR20030098485 A KR 20030098485A KR 20050067500 A KR20050067500 A KR 20050067500A
Authority
KR
South Korea
Prior art keywords
film
hard mask
etching
amorphous carbon
metal
Prior art date
Application number
KR1020030098485A
Other languages
Korean (ko)
Inventor
조윤석
안명규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030098485A priority Critical patent/KR20050067500A/en
Publication of KR20050067500A publication Critical patent/KR20050067500A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

본 발명은 새로운 하드 마스크를 사용하여 알루미늄과 같은 금속배선의 우수한 식각 프로파일을 확보하여 금속배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 패턴 형성방법을 제공한다.The present invention provides a method of forming a pattern of a semiconductor device that can improve the reliability of the metal wiring by securing an excellent etching profile of the metal wiring such as aluminum using a new hard mask.

본 발명은 반도체 기판 상에 금속막, 비정질탄소막 및 절연막을 순차적으로 증착하는 단계; 절연막 상부에 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 이용하여 절연막을 식각하여 제 1 하드마스크를 형성하는 단계; 제 1 하드마스크를 이용하여 비정질탄소막을 식각하여 포토레지스트 패턴을 제거함과 동시에 제 2 하드마스크를 형성하는 단계; 및 제 2 하드마스크를 이용하여 금속막을 식각하는 단계를 포함하는 반도체 소자의 패턴 형성방법에 의해 달성될 수 있다. The present invention includes sequentially depositing a metal film, an amorphous carbon film and an insulating film on a semiconductor substrate; Forming a photoresist pattern on the insulating film; Etching the insulating layer using the photoresist pattern to form a first hard mask; Etching the amorphous carbon film using the first hard mask to remove the photoresist pattern and simultaneously forming a second hard mask; And etching the metal film using the second hard mask.

Description

하드마스크를 이용한 반도체 소자의 패턴 형성방법{METHOD OF FORMING PATTERN FOR SEMICONDUCTOR DEVICE USING HARD MASK} Pattern formation method of semiconductor device using hard mask {METHOD OF FORMING PATTERN FOR SEMICONDUCTOR DEVICE USING HARD MASK}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 하드마스크를 이용한 반도체 소자의 패턴 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a pattern of a semiconductor device using a hard mask.

반도체 소자의 고집적화에 따른 소자 크기 감소로 인하여 평행한 방향으로는 디바이스의 축소가 가속화되는 반면 수직방향으로는 기하 급수적으로 증가되면서, 포토레지스트 패턴 높이에 따른 식각 공정마진도 부족해지고 있다. 이에 따라, 패턴 형성을 위한 식각 공정 시 공정마진을 확보하기 위해 포토레지스트 패턴 이외에 하드 마스크(hard mask)를 추가적으로 적용하고 있다.As the device size decreases due to the higher integration of semiconductor devices, the shrinkage of the device is accelerated in the parallel direction, while the exponential increase in the vertical direction, and the etching process margin according to the height of the photoresist pattern is also insufficient. Accordingly, a hard mask is additionally applied in addition to the photoresist pattern to secure a process margin during the etching process for forming the pattern.

그러나, 하드 마스크를 더 적용하더라도 예컨대, 금속배선 형성을 위한 알루미늄막(Al)과 같은 금속막 식각 시에는 패시배이션 소오스(passivation source)의 부족으로 인해 우수한 식각 프로파일(profile)의 금속배선을 얻기가 어려워, 금속배선의 신뢰성이 저하되는 문제가 발생하게 된다. However, even if a hard mask is further applied, when the metal film is etched, such as an aluminum film (Al) for forming the metal wiring, the metal film having an excellent etching profile is obtained due to the lack of a passivation source. It is difficult to cause a problem that the reliability of the metal wiring is lowered.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 새로운 하드 마스크를 사용하여 알루미늄과 같은 금속배선의 우수한 식각 프로파일을 확보하여 금속배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 패턴 형성방법을 제공하는데 그 목적이 있다. The present invention is proposed to solve the problems of the prior art as described above, by using a new hard mask to secure the excellent etching profile of the metal wiring such as aluminum to form a pattern of a semiconductor device that can improve the reliability of the metal wiring The purpose is to provide a method.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 금속막, 비정질탄소막 및 절연막을 순차적으로 증착하는 단계; 절연막 상부에 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 이용하여 절연막을 식각하여 제 1 하드마스크를 형성하는 단계; 제 1 하드마스크를 이용하여 비정질탄소막을 식각하여 포토레지스트 패턴을 제거함과 동시에 제 2 하드마스크를 형성하는 단계; 및 제 2 하드마스크를 이용하여 금속막을 식각하는 단계를 포함하는 반도체 소자의 패턴 형성방법에 의해 달성될 수 있다.According to an aspect of the present invention for achieving the above technical problem, the object of the present invention comprises the steps of sequentially depositing a metal film, an amorphous carbon film and an insulating film on a semiconductor substrate; Forming a photoresist pattern on the insulating film; Etching the insulating layer using the photoresist pattern to form a first hard mask; Etching the amorphous carbon film using the first hard mask to remove the photoresist pattern and simultaneously forming a second hard mask; And etching the metal film using the second hard mask.

바람직하게, 금속막은 알루미늄을 포함하는 막으로 이루어지고, 절연막은 SiON막, SiN막 또는 SiO2막으로 이루어진다.Preferably, the metal film is made of a film containing aluminum, and the insulating film is made of a SiON film, SiN film or SiO 2 film.

또한, 비정질탄소막은 포토레지스트 패턴 보다 두꺼운 두께로 증착하고, 비정질탄소막의 식각은 메인개스가 O2 개스인 플라즈마를 이용하여 수행한다.In addition, the amorphous carbon film is deposited to a thickness thicker than the photoresist pattern, and the etching of the amorphous carbon film is performed using a plasma whose main gas is O 2 gas.

또한, 제 1 하드 마스크는 제 2 하드마스크를 형성한 후 상기 금속막을 식각하기 전에 제거할 수도 있고, 금속막의 식각 후 제 2 하드 마스크를 제거하기 전에 제거할 수도 있으며, 제 2 하드 마스크의 제거는 O2 개스 플라즈마를 이용하여 수행한다.In addition, the first hard mask may be removed after forming the second hard mask before etching the metal film, or after removing the second hard mask after etching the metal film. This is done using an O 2 gas plasma.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

도 1a 내지 도 1f를 참조하여 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명한다.A method of forming metal wirings in a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 1A to 1F.

도 1a에 도시된 바와 같이, 반도체 기판(10) 상에 배선용 금속막(100)을 증착한다. 배선용 금속막(100)은 알루미늄을 포함하는 막으로서, 바람직하게는 제 1 배리어금속막(11), 알루미늄막(12) 및 제 2 배리어금속막(13)이 순차적으로 적층된 막으로 이루어지며, 제 1 배리어금속막(11)은 Ti/TiN막으로 이루어지고, 제 2 배리어금속막(13)은 TiN막으로 이루어진다. 그 다음, 배선용 금속막(100) 상부에 하드 비정질탄소(amorphous carborn)막(14)을 증착하고, 비정질탄소막(14) 상부에 SiON막, SiN막 또는 SiO2막으로 이루어진 절연막(15)을 증착한다. 여기서, 비정질탄소막(14)은 이후 형성될 포토레지스트막과의 식각선택비가 1:1인 막으로서, 비정질탄소막(14)의 식각 시 포토레지스트막이 잔류하지 않도록 포토레지스트막보다 두꺼운 두께로 증착한다. 그 다음, 절연막(15) 상부에 포토레지스트막을 도포하고 노광 및 현상하여 포토레지스트 패턴(16)을 형성한다.As shown in FIG. 1A, a wiring metal film 100 is deposited on the semiconductor substrate 10. The wiring metal film 100 is a film containing aluminum, and preferably, the first barrier metal film 11, the aluminum film 12, and the second barrier metal film 13 are sequentially stacked. The first barrier metal film 11 is made of a Ti / TiN film, and the second barrier metal film 13 is made of a TiN film. Next, a hard amorphous carborn film 14 is deposited on the wiring metal film 100, and an insulating film 15 made of a SiON film, SiN film, or SiO 2 film is deposited on the amorphous carbon film 14. do. Here, the amorphous carbon film 14 is a film having an etching selectivity ratio of 1: 1 with a photoresist film to be formed later, and is deposited to a thickness thicker than that of the photoresist film so that the photoresist film does not remain during etching of the amorphous carbon film 14. Next, a photoresist film is coated on the insulating film 15, and the photoresist pattern 16 is formed by exposing and developing.

도 1b에 도시된 바와 같이, 포토레지스트 패턴(16)을 이용하여 절연막(15)을 식각하여 절연막의 제 1 하드마스크(15a)를 형성한다. 그 다음, 도 1c에 도시된 바와 같이, 제 1 하드 마스크(15a)를 이용하여 비정질탄소막(14)을 식각하여 포토레지스트 패턴(16)을 제거함과 동시에 비정질탄소막의 제 2 하드 마스크(14a)를 형성한다. 바람직하게, 비정질탄소막(14)의 식각은 메인개스가 O2 개스인 플라즈마를 이용하여 수행한다. 그 후, 도 1d에 도시된 바와 같이, 플라즈마 스트립(strip)에 의해 제 1 하드 마스크(15a)를 제거하여 제 2 하드마스크(14a)를 노출시킨다.As shown in FIG. 1B, the insulating film 15 is etched using the photoresist pattern 16 to form a first hard mask 15a of the insulating film. Next, as shown in FIG. 1C, the amorphous carbon film 14 is etched using the first hard mask 15a to remove the photoresist pattern 16, and at the same time, the second hard mask 14a of the amorphous carbon film is removed. Form. Preferably, the etching of the amorphous carbon film 14 is performed using a plasma whose main gas is O 2 gas. Thereafter, as shown in FIG. 1D, the first hard mask 15a is removed by a plasma strip to expose the second hard mask 14a.

도 1e에 도시된 바와 같이, 제 2 하드 마스크(15a)를 이용하여 배선용 금속막(100)을 식각하여 금속배선(100a, 100b)을 형성한다. 이때, 비정질탄소막으로 이루어진 제 2 하드 마스크(15a)로부터 탄소가 배출되어 패시배이션 소오스로 작용하여 패시배이션이 용이하게 이루어짐으로써 우수한 식각 프로파일의 금속배선(100a, 100b)을 얻을 수 있다. 그 후, 도 1f에 도시된 바와 같이, O2 개스 플라즈마를 이용하여 제 2 하드 마스크(15a)를 제거하여 금속배선(100a, 100b)을 노출시킨 후, 세정공정을 수행한다.As shown in FIG. 1E, the wiring metal film 100 is etched using the second hard mask 15a to form metal wirings 100a and 100b. At this time, carbon is discharged from the second hard mask 15a made of the amorphous carbon film to act as a passivation source, thereby facilitating passivation, thereby obtaining metal interconnects 100a and 100b having excellent etching profiles. Thereafter, as shown in FIG. 1F, the second hard mask 15a is removed using an O 2 gas plasma to expose the metal wirings 100a and 100b and then a cleaning process is performed.

상기 실시예에 의하면, 절연막의 하드 마스크와 포토레지스트 패턴 이외에 비정질탄소막으로 이루어진 하드 마스크를 더 적용하여 금속배선 형성을 위한 금속막의 식각시 패시배이션이 용이하게 이루어지도록 함으로써, 우수한 식각 프로파일의 금속배선을 얻을 수 있으므로, 배선의 신뢰성을 향상시킬 수 있게 된다.According to the embodiment, by applying a hard mask made of an amorphous carbon film in addition to the hard mask and the photoresist pattern of the insulating film to facilitate the passivation during the etching of the metal film for metal wiring formation, metal wiring of excellent etching profile Since can be obtained, the reliability of the wiring can be improved.

한편, 상기 실시예에서는 비정질탄소막의 제 2 하드마스크 형성 후 절연막의 제 1 하드마스크를 제거하였지만, 금속배선 형성 후 비정질탄소막의 제 2 하드마스크를 제거하기 전에 제거할 수도 있다.Meanwhile, in the above embodiment, the first hard mask of the insulating film is removed after the formation of the second hard mask of the amorphous carbon film, but may be removed before the second hard mask of the amorphous carbon film is removed after the metal wiring is formed.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 새로운 하드 마스크를 사용하여 알루미늄과 같은 금속배선의 우수한 식각 프로파일을 확보할 수 있으므로 금속배선의 신뢰성을 향상시킬 수 있다.As described above, the present invention can secure an excellent etching profile of a metal wiring such as aluminum by using a new hard mask, thereby improving reliability of the metal wiring.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.1A to 1F are cross-sectional views illustrating a method for forming metal wirings in a semiconductor device according to an embodiment of the present invention.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

10 : 반도체 기판 11 : 제 1 배리어금속막10 semiconductor substrate 11 first barrier metal film

12 : 알루미늄막 13 : 제 2 배리어금속막12 aluminum film 13 second barrier metal film

14 : 비정질탄소막 14a : 제 2 하드마스크14: amorphous carbon film 14a: second hard mask

15 : 절연막 15a : 제 1 하드마스크15 insulating film 15a first hard mask

16 : 포토레지스트 패턴 100 : 금속막16 photoresist pattern 100 metal film

100a, 100b : 배선 100a, 100b: wiring

Claims (8)

반도체 기판 상에 금속막, 비정질탄소막 및 절연막을 순차적으로 증착하는 단계;Sequentially depositing a metal film, an amorphous carbon film, and an insulating film on a semiconductor substrate; 상기 절연막 상부에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the insulating film; 상기 포토레지스트 패턴을 이용하여 상기 절연막을 식각하여 제 1 하드마스크를 형성하는 단계;Etching the insulating layer using the photoresist pattern to form a first hard mask; 상기 제 1 하드마스크를 이용하여 상기 비정질탄소막을 식각하여 상기 포토레지스트 패턴을 제거함과 동시에 제 2 하드마스크를 형성하는 단계; 및 Etching the amorphous carbon layer using the first hard mask to remove the photoresist pattern and simultaneously form a second hard mask; And 상기 제 2 하드마스크를 이용하여 상기 금속막을 식각하는 단계를 포함하는 반도체 소자의 패턴 형성방법.And etching the metal layer using the second hard mask. 제 1 항에 있어서, The method of claim 1, 상기 금속막은 알루미늄을 포함하는 막으로 이루어진 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The metal film is a pattern forming method of a semiconductor device, characterized in that consisting of a film containing aluminum. 제 1 항에 있어서, The method of claim 1, 상기 절연막은 SiON막, SiN막 또는 SiO2막으로 이루어진 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The insulating film is a SiON film, SiN film or SiO 2 film pattern forming method of a semiconductor device, characterized in that the film. 제 1 항에 있어서, The method of claim 1, 상기 비정질탄소막은 상기 포토레지스트 패턴 보다 두꺼운 두께로 증착하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The amorphous carbon film is a pattern forming method of a semiconductor device, characterized in that for depositing a thicker than the photoresist pattern. 제 1 항 또는 제 3 항에 있어서, The method according to claim 1 or 3, 상기 비정질탄소막의 식각은 메인개스가 O2 개스인 플라즈마를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The etching of the amorphous carbon film is a pattern forming method of a semiconductor device, characterized in that the main gas is performed using a plasma of O 2 gas. 제 1 항에 있어서, The method of claim 1, 상기 제 1 하드 마스크는 상기 제 2 하드마스크를 형성한 후 상기 금속막의 식각 전에 제거하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.And the first hard mask is removed before the metal film is etched after the second hard mask is formed. 제 1 항에 있어서, The method of claim 1, 상기 금속막의 식각 후, 상기 제 1 하드 마스크와 제 2 하드 마스크를 순차적으로 제거하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.After etching the metal film, the first hard mask and the second hard mask are sequentially removed. 제 7 항에 있어서, The method of claim 7, wherein 상기 제 2 하드 마스크의 제거는 O2 개스 플라즈마를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.And removing the second hard mask by using an O 2 gas plasma.
KR1020030098485A 2003-12-29 2003-12-29 Method of forming pattern for semiconductor device using hard mask KR20050067500A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098485A KR20050067500A (en) 2003-12-29 2003-12-29 Method of forming pattern for semiconductor device using hard mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098485A KR20050067500A (en) 2003-12-29 2003-12-29 Method of forming pattern for semiconductor device using hard mask

Publications (1)

Publication Number Publication Date
KR20050067500A true KR20050067500A (en) 2005-07-05

Family

ID=37258155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098485A KR20050067500A (en) 2003-12-29 2003-12-29 Method of forming pattern for semiconductor device using hard mask

Country Status (1)

Country Link
KR (1) KR20050067500A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663375B1 (en) * 2006-01-18 2007-01-02 삼성전자주식회사 Method of forming a semiconductor device employing a metal nitride layer as a gate electrode
KR100834396B1 (en) * 2006-12-27 2008-06-04 주식회사 하이닉스반도체 Method for forming a pattern in semiconductor device
KR100891518B1 (en) * 2006-12-28 2009-04-06 주식회사 하이닉스반도체 Method of manufacturing semiconductor device
KR100912958B1 (en) * 2006-09-28 2009-08-20 주식회사 하이닉스반도체 Method for fabricating fine pattern in semiconductor device
US7588996B2 (en) 2006-12-04 2009-09-15 Hynix Semiconductor Inc. Oxide pattern forming method and patterning method of semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663375B1 (en) * 2006-01-18 2007-01-02 삼성전자주식회사 Method of forming a semiconductor device employing a metal nitride layer as a gate electrode
KR100912958B1 (en) * 2006-09-28 2009-08-20 주식회사 하이닉스반도체 Method for fabricating fine pattern in semiconductor device
US7588996B2 (en) 2006-12-04 2009-09-15 Hynix Semiconductor Inc. Oxide pattern forming method and patterning method of semiconductor device
KR100834396B1 (en) * 2006-12-27 2008-06-04 주식회사 하이닉스반도체 Method for forming a pattern in semiconductor device
US7732335B2 (en) 2006-12-27 2010-06-08 Hynix Semiconductor Inc. Method for forming pattern in semiconductor device
KR100891518B1 (en) * 2006-12-28 2009-04-06 주식회사 하이닉스반도체 Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US10014175B2 (en) Lithography using high selectivity spacers for pitch reduction
JP3501280B2 (en) Manufacturing method of semiconductor device
KR19990007413A (en) Method for manufacturing semiconductor device having multilayer wiring
JPH0573338B2 (en)
JP3107047B2 (en) Method for manufacturing semiconductor device
JP2003258090A (en) Method for manufacturing semiconductor device
JP4108228B2 (en) Manufacturing method of semiconductor device
JPH08203876A (en) Pattern formation
JP3183238B2 (en) Method for manufacturing semiconductor device
KR20050067500A (en) Method of forming pattern for semiconductor device using hard mask
JP2006133315A (en) Planarization material, anti-reflection coating formation material, and method of manufacturing semiconductor device using them
JPH1041385A (en) Semiconductor device and manufacture thereof
US7585774B2 (en) Method for fabricating metal line of semiconductor device
JPH1187507A (en) Semiconductor device and manufacture thereof
KR101016855B1 (en) Method of forming dual damascene pattern in semiconductor device
KR100575871B1 (en) Method for forming metal line contact of semiconductor device
KR100588899B1 (en) Method for forming the mim cap of semiconductor device
JP3166912B2 (en) Method for manufacturing semiconductor device
JP2004031637A (en) Method of forming wiring structure
KR100509434B1 (en) Method for improving photo resist adhesion
JP2009088013A (en) Method for manufacturing semiconductor device
KR20030044338A (en) Method of forming via hole for semiconductor device
KR100900773B1 (en) Method for fabricating contact hole in semiconductor device
JP2005303140A (en) Manufacturing method of semiconductor device
JP2008016852A (en) Manufacturing method for flash memory element

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination