KR20050067453A - 전압레벨 변환기 - Google Patents

전압레벨 변환기 Download PDF

Info

Publication number
KR20050067453A
KR20050067453A KR1020030098436A KR20030098436A KR20050067453A KR 20050067453 A KR20050067453 A KR 20050067453A KR 1020030098436 A KR1020030098436 A KR 1020030098436A KR 20030098436 A KR20030098436 A KR 20030098436A KR 20050067453 A KR20050067453 A KR 20050067453A
Authority
KR
South Korea
Prior art keywords
output node
input
input unit
voltage
pmos transistor
Prior art date
Application number
KR1020030098436A
Other languages
English (en)
Other versions
KR100964791B1 (ko
Inventor
권종혁
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030098436A priority Critical patent/KR100964791B1/ko
Publication of KR20050067453A publication Critical patent/KR20050067453A/ko
Application granted granted Critical
Publication of KR100964791B1 publication Critical patent/KR100964791B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 피크 커런트의 증가없이 고속동작을 구현하기 위한 전압레벨 변환기를 제공하기 위한 것으로, 이를 위한 본 발명으로 제1 입력신호를 인가받는 인버터형 제1 입력부; 상기 제1 입력신호와 상보적인 제2 입력신호를 인가받는 인버터형 제2 입력부; 및 상기 제1 입력부의 출력노드 값에 응답하여 상기 제2 입력부의 출력노드에 제1 아날로그 출력전압을 제공하고, 상기 제2 입력부의 출력노드 값에 응답하여 상기 제1 입력부의 출력노드에 제2 아날로그 출력전압을 제공하는 복수의 PMOS트랜지스터들을 구비하며, 상기 PMOS트랜지스터들은 각기 분리된 웰 내에 정의되는 것을 특징으로 하는 전압레벨 변환기를 제공한다.

Description

전압레벨 변환기{VOLTAGE LEVEL SHIFTER}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 동작시간을 빠르게 하여 전력소모를 줄이기 위한 전압레벨 변환기에 관한 것이다.
일반적으로 전압레벨 변환기는 로직 레벨의 전압을 아날로그 레벨로 바꿔주는 회로로써, 현재 LCD 패널 구동 칩 내의 디지털-아날로그 변환기(Digital-Analog Converter; 이하 'DAC'라고 함)의 기능 블록 내에서 많이 사용된다.
도 1은 종래기술에 따른 전압레벨 변환기의 회로도이다.
도 1을 참조하면, 입력신호(IN)를 반전시키기 위한 인버터(I1)와, 인버터(I1)의 출력신호를 게이트 입력으로 하며 출력노드(N1)와 접지전압(VSS) 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM1)와, 인버터(I1)의 출력신호를 반전시키기 위한 인버터(I2)와, 인버터(I2)의 출력신호를 게이트 입력으로 하여 출력노드(NM2)와 접지전압(VSS) 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM2)와, 전원전압(VDD)과 출력노드(N1) 사이에 직렬로 접속되며 출력노드(N2)에 걸린 전압과 접지전압(VSS)과 인버터(I1)의 출력전압을 각각의 게이트 입력으로 갖는 PMOS트랜지스터(PM1, PM2, PM3)와, 전원전압(VDD)과 출력노드 (N2) 사이에 직렬로 접속되며 출력노드(N1)에 걸린 전압과 접지전압(VSS)과 인버터(I2)의 출력전압을 각각의 게이트 입력으로 갖는 PMOS트랜지스터(PM4, PM5, PM6)로 구현된다.
출력노드(N1, N2)에는 출력신호(OUT, OUTB)를 출력하기 위한 인버터(I3,I4)가 접속되어 있다.
상기와 같이 입력신호(IN)와 이를 반전시킨 신호(I1의 출력신호)를 인가받는 인버터형 입력부(NM1 및 PM3, NM2 및 PM6)와, 각 입력부(NM1 및 PM3, NM2 및 PM6)의 출력노드(N1, N2)의 값에 응답하여 이를 아날로그 출력전압으로 제공하기 위한 복수의 PMOS트랜지스터(PM1 ∼ PM6)로 구성된다.
한편, 각 PMOS트랜지스터(PM1 ∼ PM6)들은 동일 웰 내에 정의(define) 되어 있다.
다음으로는 입력신호(IN)가 논리값 '하이'인 경우를 예로하여, 종래기술에 따른 전압레벨 변환기의 동작을 살펴보도록 한다.
먼저, 인버터(I1, I2)를 통한 입력신호(IN)를 게이트 입력으로 갖는 NMOS트랜지스터(NM2)가 턴온되어 출력노드(N2)가 논리값 '로우'를 갖는다. 이어 출력노드(N2)에 걸린 전압을 입력으로 하는 PMOS트랜지스터(PM1)가 턴온되고, 이에 직렬 연결된 PMOS트랜지스터(PM2, PM3)을 통해 출력노드(N1)로 전압이 출력된다. 또한, 출력노드(NM1)에 걸린 전압을 게이트 입력으로 갖는 PMOS트랜지스터(PM4)가 턴오프된다.
상기와 같은 회로의 동작에서 보면, 입력신호(IN)에 따라 각 트랜지스터가 순차적으로 동작하는 것을 확인할 수 있다. 전압레벨 변환기는 입력신호(IN)에 의해 처음으로 턴온되는 NMOS트랜지스터(NM2)로 부터 마지막 턴오프되는 PMOS트랜지스터(PM4)까지의 동작 동안 'Short Circuit Current'를 가지는 바, 가능한 이시간을 짧게하여야 전압레벨 변환기의 고속동작에 유리하다.
이러한 동작 시간에 가장 큰 영향을 미치는 것이 PMOS트랜지스터의 동작 속도이다. 그런데 종래에는 상기의 PMOS트랜지스터들을 웰 바이어스 전압을 인가받는 동일의 웰에 구현하였기 때문에, 몸체효과(Body Effect)가 발생하여 PMOS트랜지스터의 동작속도가 길어지는 문제점이 발생된다. 이는 전체적으로 전압레벨 변화기의 동작속도를 지연시키게된다.
한편, 도 1의 전압레벨 변환기와 달리 고속동작을 위한 회로적 구성을 설계할 수 있으나, 이 경우에는 피크 커런트가 증가하여 칩 전체 전력소모가 많이지게된다. 특히 TFT LCD 소스드라이버와 같이 여러개의 전압레벨 변환기를 구비한는 칩에서는 피크커런트의 증가를 무시할 수 없다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 피크 커런트의 증가없이 고속동작을 구현하기 위한 전압레벨 변환기를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따르면, 전압레벨 변환기는 제1 입력신호를 인가받는 인버터형 제1 입력부; 상기 제1 입력신호와 상보적인 제2 입력신호를 인가받는 인버터형 제2 입력부; 및 상기 제1 입력부의 출력노드 값에 응답하여 상기 제2 입력부의 출력노드에 제1 아날로그 출력전압을 제공하고, 상기 제2 입력부의 출력노드 값에 응답하여 상기 제1 입력부의 출력노드에 제2 아날로그 출력전압을 제공하는 복수의 PMOS트랜지스터들을 구비하며, 상기 PMOS트랜지스터들은 각기 분리된 웰 내에 정의되는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 전압레벨 변환기의 내부 회로도이다.
도 2를 참조하면, 전압레벨 변환기는 입력신호(IN)를 반전시키기 위한 인버터(I5)와, 인버터(I5)의 출력신호를 게이트 입력으로 하며 출력노드(N3)와 접지전압(VSS) 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM3)와, 인버터(I5)의 출력신호를 반전시키기 위한 인버터(I6)와, 인버터(I6)의 출력신호를 게이트 입력으로 하여 출력노드(N4)와 접지전압(VSS) 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM4)와, 전원전압(VDD)과 출력노드(N3) 사이에 직렬로 접속되며 출력노드(N4)에 걸린 전압과 접지전압(VSS)과 인버터(I5)의 출력전압을 각각의 게이트 입력으로 갖는 PMOS트랜지스터(PM7, PM8, PM9)와, 전원전압(VDD)과 출력노드(N4) 사이에 직렬로 접속되며 출력노드(N3)에 걸린 전압과 접지전압(VSS)과 인버터(I6)의 출력전압을 각각의 게이트 입력으로 갖는 PMOS트랜지스터(PM10, PM11, PM12)로 구현된다.
출력노드(N3, N4)에는 출력신호(OUT, OUTB)를 출력하기 위한 인버터(I7,I8)가 접속되어 있다.
또한, 전압레벨 변환기는 입력신호(IN)와 이를 반전시킨 신호(I5의 출력신호)를 인가받는 인버터형 입력부(NM3 및 PM9, NM4 및 PM12)와, 각 입력부(NM3 및 PM9, NM4 및 PM12)의 출력노드(N3, N4)의 값에 응답하여 이를 아날로그 출력전압으로 제공하기 위한 복수의 PMOS트랜지스터(PM7 ∼ PM12)로 구성된다.
한편, 본 발명에 따른 전압레벨 변환기의 PMOS트랜지스터(PM7 ∼ PM12)들을 살펴보면, 각기 서로 다른 웰에 구현되는 것을 확인할 수 있다. 즉, N웰에 PMOS트랜지스터들이 정의되는데, 이 N웰이 각 트랜지스터 별로 분리되어있다.
상기와 같이 PMOS트랜지스터(PM7 내지 PM12)의 웰을 분리하여 구현함으로써, 몸체 효과를 감소시킬 수 있다. 따라서, 본 발명에 따른 전압레벨 변환기는 몸체효과의 감소로 전압레벨 변환기의 동작속도를 개선할 수 있고, 아울러 종래에 비해 피크 커런트의 증가가 없으므로 전력소모가 증가하지 않는다.
도 3은 도 1 및 도 2의 시간에 따른 전압 및 전류의 변화 따른 시뮬레이션 결과도이다. 그리고 X축은 시간축이며, Y축은 전압축 및 전류축이다. 'A'는 종래기술에 따른 전압레벨 변환기의 전압 및 전류소모를, 'B'는 본 발명에 따른 전압레벨 변환기의 전압 및 전류소모를 보여준다.
도 3을 참조하여 보면, 본 발명에 따른 전압레벨 변환기('B')가 종래 ('A')와 동일한 피크 커런트를 가지면서도 고속동작하고 있음을 알수 있다.
도 4는 도 1 및 도 2의 출력신호의 라이징 타임 때의 시뮬레이션 결과도이다.
본 시뮬레이션은 출력신호의 '로우'에서 '하이'로의 천이에 따른 전압과 전류의 변화를 보여준다. 참조하여 보면, 본 발명에 다른 전압레벨 변환기 'B'가 보다 빠르게 천이하는 것을 알 수 있다.
도 5는 도 1 및 도 2의 출력신호의 폴링 타임의 시뮬레이션 결과도이다.
도 5를 참조하면, 본 발명에 따른 전압레벨 변화기 'B'의 출력신호가 논리값 '하이'에서 '로우'로 천이하는 동안에도 보다 빠르게 변화하는 것을 알 수 있다.
상기 도 3 내지 도 5를 참조하여 살펴보면, 본 발명에 따른 전압레벨 변환기가 출력신호가 논리값에 따라 천이하는 것에 상관없이 보다 빠른 것을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 전압레벨 변환기 내 PMOS트랜지스터를 각각 다른 웰에 형성하여 몸체효과를 제거하므로써, 동작속도를 개선한다.
도 1은 종래기술에 따른 전압레벨 변환기의 회로도.
도 2는 본 발명에 따른 전압레벨 변환기의 회로도.
도 3은 종래기술과 본 발명을 비교하기 위한 시간에 따른 전압 및 전류의 변화 시뮬레이션 결과도.
도 4는 종래기술과 본 발명에 대한 출력신호의 라이징 타임 때의 시뮬레이션 결과도.
도 5는 종래기술과 본 발명에 대한 출력신호의 폴링 타임의 시뮬레이션 결과도.
* 도면의 주요 부분에 대한 설명
PM7 내지 PM12 : PMOS트랜지스터
NM3 내지 NM4 : NMOS트랜지스터

Claims (5)

  1. 제1 입력신호를 인가받는 인버터형 제1 입력부;
    상기 제1 입력신호와 상보적인 제2 입력신호를 인가받는 인버터형 제2 입력부; 및
    상기 제1 입력부의 출력노드 값에 응답하여 상기 제2 입력부의 출력노드에 제1 아날로그 출력전압을 제공하고, 상기 제2 입력부의 출력노드 값에 응답하여 상기 제1 입력부의 출력노드에 제2 아날로그 출력전압을 제공하는 복수의 PMOS트랜지스터들;
    을 구비하며,
    상기 PMOS트랜지스터들은 각기 분리된 웰 내에 정의되는 것
    을 특징으로 하는 전압레벨 변환기.
  2. 제1항에 있어서,
    상기 제1 입력부는,
    상기 제1 입력신호를 게이트 입력으로 가지며 출력노드와 접지전압 사이에 드레인-소스 경로를 갖는 제1NMOS트랜지스터와, 상기 제1 입력신호를 게이트 입력으로 가지며 제1노드와 제1출력노드 사이에 소스-드레인 경로를 갖는 제1PMOS트랜지스터로 구성되는 것을 특징으로 하는 전압레벨 변환기.
  3. 제2항에 있어서,
    상기 제2 입력부의 출력노드 값을 게이트 입력으로 가지며 전원전압단에 소스가 연결된 제2 PMOS트랜지스터와, 접지전압을 게이트 입력으로 가지며 상기 제2 PMOS트랜지스터의 드레인단과 상기 제1 노드사이에 소스-드레인 경로를 갖는 제3 PMOS트랜지스터와, 상기 제1PMOS트랜지스터로 구성되는 것을 특징으로 하는 전압레벨 변환기.
  4. 제3항에 있어서,
    상기 제2 입력부는,
    상기 제2 입력신호를 게이트 입력으로 가지며 제2출력노드와 접지전압 사이에 드레인-소스 경로를 갖는 제2NMOS트랜지스터와, 상기 제2 입력신호를 게이트 입력으로 가지며 제2노드와 제2출력노드 사이에 소스-드레인 경로를 갖는 제4PMOS트랜지스터로 구성되는 것을 특징으로 하는 전압레벨 변환기.
  5. 제4항에 있어서,
    상기 제1 입력부의 출력노드 값을 게이트 입력으로 가지며 전원전압단에 소스가 연결된 제5 PMOS트랜지스터와, 접지전압을 게이트 입력으로 가지며 상기 제5 PMOS트랜지스터의 드레인단과 상기 제2 노드사이에 소스-드레인 경로를 갖는 제6 PMOS트랜지스터와, 상기 제4PMOS트랜지스터로 구성되는 것을 특징으로 하는 전압레벨 변환기.
KR1020030098436A 2003-12-29 2003-12-29 전압레벨 변환기 KR100964791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098436A KR100964791B1 (ko) 2003-12-29 2003-12-29 전압레벨 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098436A KR100964791B1 (ko) 2003-12-29 2003-12-29 전압레벨 변환기

Publications (2)

Publication Number Publication Date
KR20050067453A true KR20050067453A (ko) 2005-07-04
KR100964791B1 KR100964791B1 (ko) 2010-06-21

Family

ID=37258112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098436A KR100964791B1 (ko) 2003-12-29 2003-12-29 전압레벨 변환기

Country Status (1)

Country Link
KR (1) KR100964791B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010092074A (ko) * 2000-03-20 2001-10-24 윤종용 고전압 워드 라인 드라이버 회로를 구비한 반도체 메모리장치

Also Published As

Publication number Publication date
KR100964791B1 (ko) 2010-06-21

Similar Documents

Publication Publication Date Title
US7176741B2 (en) Level shift circuit
US7196547B2 (en) Level shifter and buffer circuit
US9306553B2 (en) Voltage level shifter with a low-latency voltage boost circuit
JPH11346150A (ja) 出力回路、レベルコンバータ回路、論理回路、及び、オペアンプ回路
US6617881B2 (en) Semiconductor integrated circuit
KR100567497B1 (ko) 버스 인터페이스 회로 및 리시버 회로
US6661274B1 (en) Level converter circuit
JPH10163826A (ja) Ｃｍｏｓインバータの駆動方法及びシュミットトリガ回路
KR20040002722A (ko) 레벨 시프터, 반도체 집적 회로 및 정보 처리 시스템
US7619459B2 (en) High speed voltage translator circuit
JP3017133B2 (ja) レベルシフタ回路
JP2007067819A (ja) 遅延調整回路及び該回路を備えた同期型半導体装置
US7133487B2 (en) Level shifter
US7098704B2 (en) Semiconductor integrated circuit device
KR100964791B1 (ko) 전압레벨 변환기
JP4810338B2 (ja) レベル変換バススイッチ
KR100530929B1 (ko) 반도체 소자의 시모스 출력 버퍼 회로
KR100346002B1 (ko) 레지스터 및 래치 회로
JP2001036398A (ja) レベルシフタ回路
JP2011004313A (ja) 半導体集積回路装置
JP2006074212A (ja) 半導体装置
KR20070076112A (ko) 레벨 쉬프터
JP3498091B2 (ja) 半導体回路
JP2001016093A (ja) 半導体回路
JPH11214981A (ja) レベルシフト回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 10