KR20050066821A - A method for manufacturing semiconductor devices using a shadow effect - Google Patents
A method for manufacturing semiconductor devices using a shadow effect Download PDFInfo
- Publication number
- KR20050066821A KR20050066821A KR1020030098303A KR20030098303A KR20050066821A KR 20050066821 A KR20050066821 A KR 20050066821A KR 1020030098303 A KR1020030098303 A KR 1020030098303A KR 20030098303 A KR20030098303 A KR 20030098303A KR 20050066821 A KR20050066821 A KR 20050066821A
- Authority
- KR
- South Korea
- Prior art keywords
- shadow effect
- semiconductor device
- manufacturing
- impurity implantation
- photoresist
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 230000000694 effects Effects 0.000 title claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 50
- 238000002513 implantation Methods 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000000903 blocking effect Effects 0.000 claims abstract description 5
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 집적회로 제조 공정에서 포켓 불순물 주입(Pocket Implantation) 공정의 섀도우 이펙트(Shadow effect)를 이용하여 서로 특성이 다른 반도체 소자를 제조하는 방법에 관한 것이다. 본 발명에 따른 섀도우 이펙트를 이용한 반도체 소자의 제조 방법은, 하나의 반도체 기판 상에 서로 다른 특성을 갖는 반도체 소자를 형성하는 방법에 있어서 반도체 기판 상에 복수의 게이트 전극을 형성하는 단계; 감광막(Photo Resistor)을 사용하여 불순물 주입 차단 영역에 위치하는 제1 감광막 패턴, 및 불순물 주입시 상기 불순물이 주입되지 않는 부분을 보호하는 제2 감광막 패턴을 동시에 형성하는 단계; 및 상기 제1 및 제2 감광막 패턴을 이용하여 비스듬한 각도로 불순물을 주입하는 단계를 포함한다. 본 발명에 따르면, 불순물 주입 공정에서 발생할 수 있는 섀도우 이펙트를 의도적으로 이용함으로써 추가되는 공정 없이 반도체 소자를 제조할 수 있으므로 반도체 소자의 제조 원가를 낮출 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing semiconductor devices having different characteristics from each other by using a shadow effect of a pocket impurity implantation process in a semiconductor integrated circuit manufacturing process. A method of manufacturing a semiconductor device using a shadow effect according to the present invention includes the steps of forming a plurality of gate electrodes on a semiconductor substrate in a method of forming a semiconductor device having different characteristics on one semiconductor substrate; Simultaneously forming a first photoresist pattern positioned in the impurity implantation blocking region using a photoresist, and a second photoresist pattern protecting the portion where the impurity is not implanted during impurity implantation; And implanting impurities at an oblique angle using the first and second photoresist patterns. According to the present invention, by intentionally using the shadow effect that may occur in the impurity implantation process, the semiconductor device can be manufactured without an additional process, thereby lowering the manufacturing cost of the semiconductor device.
Description
본 발명은 섀도우 이펙트를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로, 반도체 집적회로(IC) 제조 공정에서 포켓 불순물 주입(Pocket Implantation) 공정의 섀도우 이펙트를 이용하여 서로 특성이 다른 반도체 소자를 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device using a shadow effect, and more particularly, to a semiconductor device having different characteristics from each other by using a shadow effect of a pocket impurity implantation process in a semiconductor integrated circuit (IC) manufacturing process. It relates to a manufacturing method.
도 1은 종래의 기술에 따른 단일 기판 상에 서로 다른 특성을 갖는 복수의 트랜지스터를 제조하는 방법을 설명하기 위한 도면으로서, 두 가지 특성을 갖는 트랜지스터를 하나의 반도체 기판 상에 구현하는 종래의 방법 중 하나를 예시한 도면이다.1 is a view for explaining a method of manufacturing a plurality of transistors having different characteristics on a single substrate according to the prior art, of the conventional method for implementing a transistor having two characteristics on a single semiconductor substrate It is a figure which exemplified one.
도 1을 참조하면, 반도체 기판(11) 상에 형성된 게이트 전극(15a, 15b) 각각의 양쪽은 불순물이 주입되어 트랜지스터의 소스 및 드레인 영역이 되는데, 이 영역의 불순물 주입 정도가 달라지면 트랜지스터의 특성 또한 달라진다. 종래에는 제1 트랜지스터 영역과 제2 트랜지스터 영역의 소스/드레인을 두 번의 마스크 패턴 공정을 사용하여 각각 불순물을 도포하였다. 즉, 각각 패턴 공정 및 불순물 주입 공정이 두 번 필요하였다. 여기서, 미설명 도면부호 13a 및 13b는 게이트 산화막을 나타내고, 도면부호 17은 소자 분리막을 나타내고, 도면부호 19는 감광막을 나타낸다.Referring to FIG. 1, both of the gate electrodes 15a and 15b formed on the semiconductor substrate 11 are implanted with impurities to become source and drain regions of the transistor. Different. Conventionally, impurities are applied to the source / drain of the first transistor region and the second transistor region by using two mask pattern processes. In other words, the pattern process and the impurity implantation process were required twice. Herein, reference numerals 13a and 13b denote gate oxide films, reference numeral 17 denotes an element isolation film, and reference numeral 19 denotes a photosensitive film.
또는 하나의 기판 상에 서로 특성이 다른 트랜지스터를 제조하는 다른 방법으로서, 게이트 전극을 형성하기 전에 각 트랜지스터 게이트 전극 아래 반도체 기판 부위에 마스크 패턴 공정을 이용하여 불순물 도포를 서로 다르게 해주는 방법도 사용되고 있다. 즉, 상기 게이트 전극 아래의 불순물 도포가 달라지면, 트랜지스터의 특성 또한 달라지는 것을 이용하여 하나의 기판 상에 서로 특성이 다른 트랜지스터를 제조할 수 있다.As another method of manufacturing transistors having different characteristics on one substrate, a method of applying impurity coating to a semiconductor substrate portion under each transistor gate electrode by using a mask pattern process before forming the gate electrode is also used. That is, when the impurity coating under the gate electrode is different, transistors having different characteristics from each other may be manufactured on one substrate by using different transistor characteristics.
전술한 두 가지 방법 이외에도 두 가지 서로 다른 특성을 갖는 트랜지스터를 제조하는 여러 가지 방법이 있으나 일반적으로 마스크 패턴 공정이 반드시 필요하게 된다.In addition to the above two methods, there are various methods of manufacturing transistors having two different characteristics, but in general, a mask pattern process is required.
상기 문제점을 해결하기 위한 본 발명의 목적은 포켓 불순물 주입(Pocket Implantation) 공정에서 의도적으로 감광막에 의한 불순물 차단 부위를 형성함으로써 추가 공정 없이 서로 특성이 다른 트랜지스터를 제조할 수 있도록 섀도우 이펙트를 이용한 반도체 소자의 제조 방법을 제공하기 위한 것이다.An object of the present invention for solving the above problems is to intentionally form an impurity blocking site by a photoresist film in the pocket impurity implantation process, so that a semiconductor device using a shadow effect to manufacture transistors having different characteristics without additional processes It is for providing a manufacturing method of.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 섀도우 이펙트를 이용한 반도체 소자의 제조 방법은, 하나의 반도체 기판 상에 서로 다른 특성을 갖는 반도체 소자를 형성하는 방법에 있어서,As a means for achieving the above object, a method of manufacturing a semiconductor device using the shadow effect according to the present invention, in the method for forming a semiconductor device having different characteristics on one semiconductor substrate,
반도체 기판 상에 복수의 게이트 전극을 형성하는 단계;Forming a plurality of gate electrodes on the semiconductor substrate;
감광막(Photo Resistor)을 사용하여 불순물 주입 차단 영역에 위치하는 제1 감광막 패턴, 및 불순물 주입시 상기 불순물이 주입되지 않는 부분을 보호하는 제2 감광막 패턴을 동시에 형성하는 단계; 및Simultaneously forming a first photoresist pattern positioned in the impurity implantation blocking region using a photoresist, and a second photoresist pattern protecting the portion where the impurity is not implanted during impurity implantation; And
상기 제1 및 제2 감광막 패턴을 이용하여 비스듬한 각도로 불순물을 주입하는 단계Implanting impurities at an oblique angle using the first and second photoresist patterns
를 포함한다.It includes.
여기서, 상기 제1 감광막 패턴은 섀도우 이펙트에 의해 불순물 주입을 차단하도록 상기 게이트 전극의 근접한 위치에 형성되는 것을 특징으로 한다.The first photoresist layer pattern may be formed at a position close to the gate electrode to block impurity injection by a shadow effect.
여기서, 상기 게이트 전극과 제1 감광막 사이의 간격은 상기 비스듬한 각도로 주입되는 불순물의 주입 각도에 따라 조절할 수 있다.Here, the distance between the gate electrode and the first photosensitive film may be adjusted according to the injection angle of the impurity injected at the oblique angle.
본 발명에 따르면, 하나의 반도체 기판 상에 서로 다른 특성을 갖는 반도체 소자를 하나 더 만들 때, 표면과 직각이 아닌 비스듬한 각도로 주입되는 불순물 주입 공정, 예를 들어, 포켓 불순물 주입 공정에서 발생할 수 있는 섀도우 이펙트를 의도적으로 이용함으로써 추가 마스크 패턴 공정 없이 제조할 수 있으므로 반도체 소자의 제조 원가를 낮출 수 있다.According to the present invention, when making another semiconductor device having different characteristics on one semiconductor substrate, an impurity implantation process, for example, a pocket impurity implantation process, which is implanted at an oblique angle rather than perpendicular to the surface, may occur. By intentionally using the shadow effect, it can be manufactured without an additional mask pattern process, thereby reducing the manufacturing cost of the semiconductor device.
이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 섀도우 이펙트를 이용한 반도체 소자의 제조 방법을 상세히 설명한다.Hereinafter, a method of manufacturing a semiconductor device using a shadow effect according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 및 도 2b는 본 발명에 따른 섀도우 이펙트를 이용하여 서로 다른 특성을 갖는 복수의 반도체 소자를 제조하는 방법을 설명하기 위한 도면이다.2A and 2B are diagrams for describing a method of manufacturing a plurality of semiconductor devices having different characteristics by using a shadow effect according to the present invention.
본 발명은 서로 특성이 다른 트랜지스터 하나를 추가로 만들어 주는 반도체 제조 방법에 있어서, 도 2a에 도시된 바와 같이, 트랜지스터 특성 개선을 위해 종래 사용되던 포켓 불순물 주입 공정, 즉 게이트 전극 형성 이후에 불순물을 비스듬한 각도로 주입하는 공정에서 반도체 소자의 집적도에 제약을 주는 감광막에 의한 섀도우 이펙트를 의도적으로 이용함으로써, 상대적으로 전류를 많이 흘려줄 수 있는 서로 다른 특성의 트랜지스터를 추가 마스크 패턴 공정 없이 구성할 수 있다.According to the present invention, in the semiconductor manufacturing method which makes one transistor having different characteristics from each other, as shown in FIG. 2A, the impurities are beveled after the pocket impurity implantation process, that is, the gate electrode formation, which is conventionally used to improve transistor characteristics. By intentionally using the shadow effect of the photoresist film that restricts the degree of integration of the semiconductor device in the implantation process at an angle, transistors having different characteristics capable of flowing a large amount of current can be configured without an additional mask pattern process.
도 2a 및 도 2b를 참조하여, 제2 트랜지스터와 특성이 다른 제1 트랜지스터를 만드는 방법을 설명하면 다음과 같다.Referring to FIGS. 2A and 2B, a method of manufacturing a first transistor having different characteristics from the second transistor will be described below.
먼저, 반도체 기판(21) 상에 산화막을 성장시키고, 이후 게이트 필름을 증착하고 사진 및 식각 공정을 이용하여 게이트 전극(25)을 형성한다. 이때, 상기 게이트 전극(25) 하부에는 얇은 절연층인 게이트 산화막(23)이 형성되게 된다. 다음으로, 상기 게이트 전극(25) 형성 이후, 감광막(Photo Resistor: P/R)을 사용하여 불순물 주입시에 불순물이 주입되지 않아야 하는 부위, 즉 불순물 주입 차단 영역에 위치할 제1 감광막(29a)과 포켓 불순물 주입시 불순물이 주입되지 않아야 할 부분인 제3 트랜지스터 영역을 불순물 주입으로부터 보호하는 제2 감광막(29b)을 동시에 형성한다.First, an oxide film is grown on the semiconductor substrate 21, and then a gate film is deposited and the gate electrode 25 is formed by using a photo and etching process. In this case, a gate oxide layer 23, which is a thin insulating layer, is formed below the gate electrode 25. Next, after the gate electrode 25 is formed, the first photoresist layer 29a to be positioned in a region where impurities are not to be injected during impurity injection using a photoresist (P / R), that is, an impurity injection blocking region. And a second photoresist layer 29b that simultaneously protects the third transistor region, which is a portion where impurities are not to be implanted, from the implantation of pocket impurities.
다시 말하면, 도 2a는 반도체 기판(21) 상에 게이트 산화막(23a, 23b, 23c) 및 게이트 전극(25a, 25b, 25c)을 형성한 후, 상기 반도체 기판(21)과 수직이 아닌 비스듬한 각도로 불순물 주입하는 포켓 불순물 주입 공정을 진행하기 직전을 나타내는 도면으로서, 포켓 불순물 주입시 불순물이 주입되지 않아야 할 부분인 제3 트랜지스터 영역을 불순물 주입으로부터 보호하기 위해 제2 감광막(29b)을 사용하여 마스크 패턴 공정을 진행한 것을 나타내고 있다. 여기서, 미설명 도면부호 27a 및 27b는 소자 분리막을 나타낸다.In other words, FIG. 2A illustrates gate oxide films 23a, 23b, and 23c and gate electrodes 25a, 25b, and 25c formed on the semiconductor substrate 21, and then at an oblique angle not perpendicular to the semiconductor substrate 21. Pocket impurity implantation process immediately before the process of implanting the impurity implantation of the impurity implantation of the third transistor region, which is a portion that should not be implanted during the pocket impurity implantation using a mask pattern using a second photosensitive film 29b It shows that the process was advanced. Here, reference numerals 27a and 27b denote element separators.
또한, 도 2a에서, 제1 감광막(29a)과 제2 감광막(29b)은 동시에 형성되며, 기존의 공정과 다른 부분은 제1 트랜지스터의 게이트 전극(25a) 바로 옆 부분에 충분히 가까운 부위에 제1 감광막(29a)을 형성하는 것이다. 즉, 종래 포켓 불순물 주입 공정에서 발생하는 섀도우 이펙트가 발생할 수 있는 위치에 제1 감광막(29a)을 형성한다. 여기서, 상기 게이트 전극과 제1 감광막 사이의 간격은 상기 비스듬한 각도로 주입되는 불순물의 주입 각도에 따라 조절할 수 있다.In addition, in FIG. 2A, the first photoresist film 29a and the second photoresist film 29b are formed at the same time, and a portion different from the existing process is formed at a portion sufficiently close to the portion immediately next to the gate electrode 25a of the first transistor. The photosensitive film 29a is formed. That is, the first photosensitive film 29a is formed at a position where a shadow effect generated in the conventional pocket impurity implantation process may occur. Here, the distance between the gate electrode and the first photosensitive film may be adjusted according to the injection angle of the impurity injected at the oblique angle.
도 2b는 후속 공정으로서 비스듬한 각도로 불순물을 주입하는 포켓 불순물 주입 공정을 나타낸 도면으로서, 반도체 기판(21)과 일정 각도를 가진 상태에서 비스듬한 각도로 불순물을 주입하는 포켓 불순물 주입을 실시하고, 이후 소정의 후속 공정을 통해 반도체 소자를 제조하게 된다. 여기서, 도면부호 A로 도시된 부분이 불순물이 주입될 부분을 나타낸다. 상기 게이트(25a)의 우측 부위는 제2 게이트(25b)의 우측 부위와 달리 추가된 제1 감광막(29a)에 의한 불순물 주입은 도면부호 A'로 도시된 바와 같이, 섀도우 이펙트에 의해 차단되게 된다.FIG. 2B illustrates a pocket impurity implantation process for implanting impurities at an oblique angle as a subsequent process, in which pocket impurity implantation is performed for implanting impurities at an oblique angle while having a predetermined angle with the semiconductor substrate 21. A semiconductor device is manufactured through the subsequent process. Here, the portion indicated by reference numeral A represents the portion to be implanted with impurities. Unlike the right portion of the gate 25a, the impurity implantation by the added first photoresist layer 29a is blocked by the shadow effect as shown by reference numeral A ′. .
따라서 제1 트랜지스터의 특성은 제2 트랜지스터의 특성과 달라지며, 이 과정에서 실제로 추가된 공정은 없다. 추가된 제1 감광막(29a)은 제2 감광막(29b) 마스크를 만들 때 추가시켜 형성한 것으로서, 실제 공정에서는 제2 감광막과 동시에 형성하게 된다.Therefore, the characteristics of the first transistor are different from those of the second transistor, and no process is actually added in this process. The added first photosensitive film 29a is formed by adding a mask to the second photosensitive film 29b. In the actual process, the first photosensitive film 29a is formed simultaneously with the second photosensitive film.
결국, 본 발명은 직각이 아닌 비스듬한 각도로 주입되는 불순물 주입 공정을 이용하는 반도체 제조 공정에서, 하나의 감광막에 의한 섀도우 이펙트를 이용하여 서로 특성이 다른 트랜지스터를 제조할 수 있게 된다.As a result, in the semiconductor manufacturing process using an impurity implantation process injected at an oblique angle rather than at right angles, it is possible to manufacture transistors having different characteristics from each other by using a shadow effect by one photosensitive film.
위에서 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사항을 벗어남이 없어 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로 본 발명의 보호 범위는 첨부된 청구 범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.While the invention has been described above, these examples are intended to illustrate rather than limit this invention. It will be apparent to those skilled in the art that various changes, modifications, or adjustments to the above embodiments are possible without departing from the technical details of the present invention. Therefore, the scope of protection of the present invention will be limited only by the appended claims, and should be construed as including all such changes, modifications or adjustments.
본 발명에 따르면, 하나의 반도체 기판 상에 서로 특성이 다른 반도체 소자를 제조할 경우, 표면과 직각이 아닌 비스듬한 각도로 주입되는 불순물 주입 공정, 예를 들어, 포켓 불순물 주입 공정에서 발생할 수 있는 섀도우 이펙트를 의도적으로 이용함으로써 추가되는 공정 없이 반도체 소자를 제조할 수 있으므로 반도체 소자의 제조 원가를 낮출 수 있다.According to the present invention, when fabricating semiconductor devices having different characteristics on one semiconductor substrate, a shadow effect that may occur in an impurity implantation process, for example, a pocket impurity implantation process, is implanted at an oblique angle rather than perpendicular to the surface. By intentionally using the semiconductor device can be manufactured without an additional process, the manufacturing cost of the semiconductor device can be lowered.
도 1은 종래의 기술에 따른 단일 기판 상에 서로 다른 특성을 갖는 복수의 트랜지스터를 제조하는 방법을 설명하기 위한 도면이다.1 is a view for explaining a method of manufacturing a plurality of transistors having different characteristics on a single substrate according to the prior art.
도 2a 및 도 2b는 본 발명에 따른 섀도우 이펙트를 이용하여 서로 다른 특성을 갖는 복수의 반도체 소자를 제조하는 방법을 설명하기 위한 도면이다.2A and 2B are diagrams for describing a method of manufacturing a plurality of semiconductor devices having different characteristics by using a shadow effect according to the present invention.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098303A KR20050066821A (en) | 2003-12-27 | 2003-12-27 | A method for manufacturing semiconductor devices using a shadow effect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098303A KR20050066821A (en) | 2003-12-27 | 2003-12-27 | A method for manufacturing semiconductor devices using a shadow effect |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050066821A true KR20050066821A (en) | 2005-06-30 |
Family
ID=37257845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098303A KR20050066821A (en) | 2003-12-27 | 2003-12-27 | A method for manufacturing semiconductor devices using a shadow effect |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050066821A (en) |
-
2003
- 2003-12-27 KR KR1020030098303A patent/KR20050066821A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067365B1 (en) | High-voltage metal-oxide-semiconductor devices and method of making the same | |
| KR100622187B1 (en) | Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof | |
| KR20050066821A (en) | A method for manufacturing semiconductor devices using a shadow effect | |
| US8304317B2 (en) | Gate line edge roughness reduction by using 2P/2E process together with high temperature bake | |
| JPS62265765A (en) | Semiconductor device and manufacture thereof | |
| KR100620641B1 (en) | Method for forming semiconductor device | |
| KR100598033B1 (en) | Fabrication method of dual gate oxide | |
| KR100336766B1 (en) | Manufacturing method for mos transistor | |
| US6638841B2 (en) | Method for reducing gate length bias | |
| KR20020047846A (en) | Method For Injecting The Source/Drain Inon Transistor | |
| KR100540332B1 (en) | Method for fabricating pattern of semiconductor device | |
| KR100790443B1 (en) | Method for manufacturing dram cell | |
| KR101004813B1 (en) | Method for manufacturing Transistor | |
| KR100356481B1 (en) | Method of manufacturing a flash memory device | |
| KR100302600B1 (en) | Manufacturing method for semiconductor device | |
| KR20090070377A (en) | Method for manufacturing semiconductor device | |
| KR0151190B1 (en) | Transistor | |
| KR19980054477A (en) | Semiconductor device manufacturing method | |
| KR20050066870A (en) | A method for implantation of a semiconductor device | |
| KR100325460B1 (en) | Method of fabricating semiconductor device for preventing bit line from being shorted to conducting layer of gate electrode | |
| KR100235864B1 (en) | Triangle buried gate cell and manufacturing thereof | |
| KR100395911B1 (en) | Method for manufacturing semiconductor device | |
| KR100337201B1 (en) | Method for fabricating transistor of semiconductor device | |
| KR100531537B1 (en) | Method for fabricating of semiconductor device | |
| KR960009204A (en) | How to prepare pyrom |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |