KR100620641B1 - Method for forming semiconductor device - Google Patents

Method for forming semiconductor device Download PDF

Info

Publication number
KR100620641B1
KR100620641B1 KR1020050058267A KR20050058267A KR100620641B1 KR 100620641 B1 KR100620641 B1 KR 100620641B1 KR 1020050058267 A KR1020050058267 A KR 1020050058267A KR 20050058267 A KR20050058267 A KR 20050058267A KR 100620641 B1 KR100620641 B1 KR 100620641B1
Authority
KR
South Korea
Prior art keywords
forming
gate
ion implantation
region
semiconductor device
Prior art date
Application number
KR1020050058267A
Other languages
Korean (ko)
Inventor
민두홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058267A priority Critical patent/KR100620641B1/en
Application granted granted Critical
Publication of KR100620641B1 publication Critical patent/KR100620641B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로, I-MOS 트랜지스터를 형성하는데 있어서 소스/드레인 영역을 형성하기 위해 2번의 감광막 마스크 패턴을 형성해야 하는 불편함을 해결하기 위하여, 각각 다른 타입의 불순물 이온 주입 영역을 서로 반대 방향의 각도를 갖도록한 경사 이온 주입 방법을 사용하여 형성함으로써, 감광막 패턴 형성 공정을 한 번으로 감소시킬 수 있는 반도체 소자의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device, and to solve the inconvenience of forming two photoresist mask patterns in order to form source / drain regions in forming an I-MOS transistor, different types of impurity ions are used. The present invention relates to a method for forming a semiconductor device which can reduce the photosensitive film pattern forming step by one by forming the implanted regions by using an inclined ion implantation method having angles opposite to each other.

Description

반도체 소자의 형성 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}Method of forming a semiconductor device {METHOD FOR FORMING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 단면도들.1A to 1D are cross-sectional views illustrating a method of forming a semiconductor device according to the prior art.

도 2a 내지 도 2c는 본 발명의 제 1 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도들.2A through 2C are cross-sectional views illustrating a method of forming a semiconductor device in accordance with a first embodiment of the present invention.

도 3은 본 발명의 제 2 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도.3 is a cross-sectional view illustrating a method of forming a semiconductor device in accordance with a second embodiment of the present invention.

본 발명은 반도체 소자의 형성 방법에 관한 것으로, I-MOS 트랜지스터를 형성하는데 있어서 소스/드레인 영역을 형성하기 위해 2번의 감광막 마스크 패턴을 형성해야 하는 불편함을 해결하기 위하여, 각각 다른 타입의 불순물 이온 주입 영역을 서로 반대 방향의 각도를 갖도록한 경사 이온 주입 방법을 사용하여 형성함으로써, 감광막 패턴 형성 공정을 한 번으로 감소시킬 수 있는 반도체 소자의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device, and to solve the inconvenience of forming two photoresist mask patterns in order to form source / drain regions in forming an I-MOS transistor, different types of impurity ions are used. The present invention relates to a method for forming a semiconductor device which can reduce the photosensitive film pattern forming step by one by forming the implanted regions by using an inclined ion implantation method having angles opposite to each other.

반도체 소자가 점점 고집적화 되면서 더 낮은 동작전압을 요구하고 반도체 소자의 전기적 특성이 저하되는 문제가 발생하였다. 이러한 문제를 해결하기 위하여 I-MOS(Impact-ionization MOS) 트랜지스터를 도입하게 되었다. I-MOS는 소스와 드레인 영역이 각각 다른 타입의 불순물로 형성된다. 예를 들어, N MOS 영역을 I-MOS 영역이라고 할 때 드레인 영역은 N+ 이온 주입 영역으로 형성되고, 소스 영역은 P+ 이온 주입 영역으로 형성된다. 이와 같은 구조의 트랜지스터는 I-MOS 영역에 구비되는 게이트에 의해 채널영역에서 충돌 이온화 현상이 발생하게 된다. 충돌화 이온화 현상은 소자 내의 항복 전압을 적절히 조절 하므로 저전력의 소자를 사용하면서 누설 전류를 감소시켜 반도체 소자의 전기적 특성을 향상시킬 수 있는 효과를 제공한다.As semiconductor devices become increasingly integrated, they require lower operating voltages and deteriorate electrical characteristics of semiconductor devices. In order to solve this problem, I-MOS (Impact-ionization MOS) transistors have been introduced. The I-MOS is formed of impurities of different types in the source and drain regions, respectively. For example, when the N MOS region is referred to as an I-MOS region, the drain region is formed of an N + ion implantation region, and the source region is formed of a P + ion implantation region. In the transistor having such a structure, collision ionization occurs in the channel region by the gate provided in the I-MOS region. Impingement ionization phenomena properly regulates the breakdown voltage in the device, thereby reducing the leakage current and improving the electrical characteristics of the semiconductor device.

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a method of forming a semiconductor device according to the prior art.

도 1a를 참조하면, 반도체 기판 상에 활성영역(10)을 정의하고, 활성영역(10) 전면에 게이트 산화막(20)을 형성한다. 다음에는, 게이트 산화막(20) 상부에 게이트(30)를 형성한다. Referring to FIG. 1A, an active region 10 is defined on a semiconductor substrate, and a gate oxide film 20 is formed over the active region 10. Next, a gate 30 is formed over the gate oxide film 20.

도 1b를 참조하면, 게이트(30)와 인접한 드레인 영역 형성을 위한 제 1 감광막 패턴(40)을 형성하고, 제 1 불순물 이온 주입 공정을 수행하여 제 1 불순물 이온 주입 영역(50)을 형성한다. 이때, 제 1 감광막 패턴은 게이트(30) 상부, I-MOS 영역 및 소스 예정 영역을 모두 차단할 수 있도록 형성하는 것이 바람직하다.Referring to FIG. 1B, a first photoresist layer pattern 40 for forming a drain region adjacent to the gate 30 is formed, and a first impurity ion implantation region 50 is formed by performing a first impurity ion implantation process. In this case, the first photoresist pattern may be formed to block all of the upper portion of the gate 30, the I-MOS region, and the source predetermined region.

도 1c를 참조하면, 제 1 감광막 패턴(40)을 제거하고 제 1 불순물 이온 주입 영역(50), 게이트(30) 및 I-MOS 영역을 모두 차단하는 제 2 감광막 패턴(45)을 형 성하고, 제 2 불순물 이온 주입 공정을 수행하여 제 2 불순물 이온 주입 영역(60)을 형성한다.Referring to FIG. 1C, a second photoresist pattern 45 is formed to remove the first photoresist pattern 40 and block all of the first impurity ion implantation region 50, the gate 30, and the I-MOS region. The second impurity ion implantation process 60 is performed to form a second impurity ion implantation region 60.

도 1d를 참조하면, 제 2 감광막 패턴(45)을 제거하고 I-MOS 트랜지스터를 완성한다.Referring to FIG. 1D, the second photosensitive film pattern 45 is removed to complete the I-MOS transistor.

상술한 바와 같이, I-MOS 트랜지스터는 반도체 소자의 전기적 특성을 향상시킬 수 있으나 서로 다른 타입의 불순물을 주입하기 위하여 두 번의 감광막 패턴 형성 공정이 필요하게 되므로 반도체 소자의 형성 공정 단가가 증가하는 문제가 발생한다. As described above, the I-MOS transistor can improve the electrical characteristics of the semiconductor device, but the two photoresist pattern forming process is required to inject different types of impurities, thereby increasing the cost of forming the semiconductor device. Occurs.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 각각 다른 타입의 불순물 이온 주입 영역을 서로 반대 방향의 각도를 갖도록한 경사 이온 주입 방법을 사용하여 형성함으로써, 감광막 패턴 형성 공정을 한 번으로 감소시킬 수 있는 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다.The present invention is to solve the above problems, by forming a different type of impurity ion implantation region using a gradient ion implantation method having an angle in the opposite direction, thereby reducing the photosensitive film pattern formation process once It is an object of the present invention to provide a method for forming a semiconductor device.

본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 반도체 소자의 형성 방법은,The present invention is to achieve the above object, the method of forming a semiconductor device according to the present invention,

반도체 기판 상에 활성영역을 정의하는 단계와,Defining an active region on the semiconductor substrate,

상기 활성영역 상부에 게이트 산화막을 형성하는 단계와,Forming a gate oxide layer on the active region;

상기 게이트 산화막 상부에 게이트를 형성하는 단계와,Forming a gate over the gate oxide layer;

상기 게이트의 일측을 노출시키고, 상기 게이트 상측 및 타측과 타측 방향 활성영역의 소정거리를 도포하는 감광막 패턴을 형성하는 단계와,Exposing one side of the gate and forming a photoresist pattern for coating a predetermined distance between the upper side of the gate and the active region in the other side and the other direction;

상기 감광막 패턴을 마스크로 상기 게이트 일측 저부의 활성영역에 제 1 경사 이온 주입 공정을 수행하는 단계와,Performing a first gradient ion implantation process on an active region of the bottom side of the gate using the photoresist pattern as a mask;

상기 감광막 패턴을 마스크로 상기 게이트의 타측 저부 활성영역에 제 2 경사 이온 주입 공정을 수행하는 단계 및Performing a second oblique ion implantation process on the other bottom active region of the gate using the photoresist pattern as a mask; and

상기 감광막 패턴을 제거하여 상기 게이트의 일측에 인접된 드레인 접합이 구비되고 타측에 일정거리 이격되어 소오스 접합이 구비되는 트랜지스터를 형성하는 것을 특징으로 한다.The photoresist pattern may be removed to form a transistor having a drain junction adjacent to one side of the gate and a source junction spaced apart from the other by a predetermined distance.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 형성 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2c는 본 발명의 제 1 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.2A to 2C are cross-sectional views illustrating a method of forming a semiconductor device in accordance with a first embodiment of the present invention.

도 2a를 참조하면, 반도체 기판 상에 활성영역(100)을 정의하고, 활성영역(100) 상부에 게이트 산화막(120)을 형성한다. 다음에는 게이트 산화막(120) 상부에 게이트(130)를 형성한다. 이때, 활성영역(100)은 소자분리막(미도시)에 의해 정의 되며 N MOS 영역으로 형성하는 것이 바람직하다.Referring to FIG. 2A, an active region 100 is defined on a semiconductor substrate, and a gate oxide layer 120 is formed on the active region 100. Next, a gate 130 is formed on the gate oxide layer 120. In this case, the active region 100 is defined by an isolation layer (not shown) and is preferably formed as an N MOS region.

그 다음에는, 게이트(130)의 일측을 노출시키고, 게이트 상측 및 타측과 타측 방향의 활성영역(100)을 소정거리 도포하는 감광막 패턴(140)을 형성한다. Thereafter, one side of the gate 130 is exposed, and a photosensitive film pattern 140 is formed to apply a predetermined distance to the upper side of the gate and the active region 100 in the other side and the other side.

그 다음에는, 감광막 패턴(140)을 이온 주입 마스크로 게이트 일측 저부의 활성영역(100)에 제 1 불순물 경사 이온 주입 공정을 수행한다. 이때, 제 1 불순물 이온은 N+이온이 사용되며, 이온 주입 각도(θ)는 감광막 패턴(140)의 높이(H)는 및 제 2 불순물 예정 영역의 길이(L)를 고려하여 결정된다. 여기서, 이온 주입 각도, 감광막 패턴의 높이 및 제 2 불순물 영역 예정 영역의 길이 θ = tan-1(L/H) 의 상관관계에 따라 결정되는 것이 바람직하다. 여기서, 형성되는 N+ 이온 주입 영역(150)은 게이트(130)와 인접하여 드레인 영역으로 작용한다.Subsequently, a first impurity gradient ion implantation process is performed on the active region 100 at the bottom of one side of the gate using the photoresist pattern 140 as an ion implantation mask. In this case, N + ions are used as the first impurity ions, and the ion implantation angle θ is determined in consideration of the height H of the photoresist pattern 140 and the length L of the second impurity predetermined region. Here, it is preferable that it is determined according to the correlation of an ion implantation angle, the height of the photosensitive film pattern, and the length (theta) = tan -1 (L / H) of the 2nd impurity region predetermined area | region. Here, the N + ion implantation region 150 formed as the drain region is adjacent to the gate 130.

도 2b를 참조하면, 감광막 패턴(140)을 이온 주입 마스크로 게이트(130)의 타측 저부 활성영역(100)에 제 2 불순물 경사 이온 주입 공정을 수행 한다. 이때, 제 2 불순물 이온은 P+ 이온이 사용되며, 이온 주입 각도는 상기 도 2a의 이온 주입과 같은 크기의 각도이되, 서로 반대되는 방향으로 감광막 패턴(130)에 의해 N+ 이온 주입 영역에 P+ 이온이 주입되지 않도록 하는 감광막 차단 효과를 얻을 수 있도록 조절되어야 한다. Referring to FIG. 2B, a second impurity gradient ion implantation process is performed on the other bottom active region 100 of the gate 130 using the photoresist pattern 140 as an ion implantation mask. In this case, P + ions are used as the second impurity ions, and the ion implantation angle is the same size as that of the ion implantation of FIG. 2A, but P + ions are implanted in the N + ion implantation region by the photoresist pattern 130 in a direction opposite to each other. It should be adjusted to obtain a photoresist blocking effect that prevents it from being injected.

도 2c를 참조하면, 감광막 패턴을 제거하고 N MOS 활성영역(100) 상부에 게이트(130)가 구비되며, 게이트(130) 양측에 N+ 이온 주입 영역(150) 및 P+ 이온 주입 영역(160)을 포함하는 I-MOS 트랜지스터를 완성한다.Referring to FIG. 2C, the photoresist layer pattern is removed and a gate 130 is provided on the N MOS active region 100, and the N + ion implantation region 150 and the P + ion implantation region 160 are formed on both sides of the gate 130. Complete the included I-MOS transistor.

도 3은 본 발명의 제 2 실시예에 따른 반도체 소자의 형성 방법을 도시한 단면도이다.3 is a cross-sectional view illustrating a method of forming a semiconductor device in accordance with a second embodiment of the present invention.

도 3을 참조하면, P MOS 활성영역(110) 상부에 게이트(130)가 구비되며 상기 도 2a 및 2c의 감광막 패턴(미도시)을 이용한 불순물 경사 이온 주입 공정을 사용하여 I-MOS 트랜지스터를 형성한다. 여기서, 게이트(130)와 인접한 불순물 영역은 드레인으로 작용하는 P+ 이온 주입 영역(160)이며, 타측의 불순물 영역은 소스로 작용하는 N+ 이온 주입 영역(150)이다.Referring to FIG. 3, a gate 130 is provided on the P MOS active region 110, and an I-MOS transistor is formed using an impurity gradient ion implantation process using the photoresist pattern (not shown) of FIGS. 2A and 2C. do. The impurity region adjacent to the gate 130 is a P + ion implantation region 160 serving as a drain, and the other impurity region is an N + ion implantation region 150 serving as a source.

상술한 바와 같이, 각각 서로 다른 타입의 불순물을 서로 반대의 각도로 경사 이온 주입하는 방법을 사용함으로써 게이트의 일측에 인접된 드레인 접합이 구비되고 타측에 일정거리 이격되어 소오스 접합이 구비되는 I-MOS 트랜지스터를 형성하는데 있어 감광막 마스크를 2번 형성해야 하는 불편함을 감소시킬 수 있다.As described above, an I-MOS having a drain junction adjacent to one side of a gate and a source junction spaced apart from a predetermined distance on the other side by using a method of inclining ion implantation of impurities of different types at opposite angles to each other is provided. The inconvenience of having to form the photoresist mask twice in forming the transistor can be reduced.

이상에서 설명한 바와 같이, I-MOS 트랜지스터를 형성하는데 있어서 각각 다른 타입의 불순물 이온 주입 영역을 서로 반대 방향의 각도를 갖도록한 경사 이온 주입 방법을 사용하여 형성함으로써, 감광막 패턴 형성 공정을 한 번으로 감소시킬 수 있고, 반도체 소자의 형성 공정의 제조 단가를 크게 감소시키며 수율을 향상시킬 수 있는 효과를 제공한다. As described above, in the formation of the I-MOS transistor, different types of impurity ion implantation regions are formed by using an inclined ion implantation method having angles opposite to each other, thereby reducing the photoresist pattern formation process at once. It is possible to reduce the manufacturing cost of the process of forming a semiconductor device and to provide an effect of improving the yield.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (2)

반도체 기판 상에 활성영역을 정의하는 단계;Defining an active region on the semiconductor substrate; 상기 활성영역 상부에 게이트 산화막을 형성하는 단계;Forming a gate oxide layer on the active region; 상기 게이트 산화막 상부에 게이트를 형성하는 단계;Forming a gate on the gate oxide layer; 상기 게이트의 일측을 노출시키고, 상기 게이트 상측 및 타측과 타측 방향 활성영역의 소정거리를 도포하는 감광막 패턴을 형성하는 단계;Exposing one side of the gate and forming a photoresist pattern for coating a predetermined distance between the upper side of the gate and the active region in the other side and the other direction; 상기 감광막 패턴을 마스크로 상기 게이트 일측 저부의 활성영역에 제 1 경사 이온 주입 공정을 수행하는 단계;Performing a first gradient ion implantation process on an active region of a bottom side of the gate using the photoresist pattern as a mask; 상기 감광막 패턴을 마스크로 상기 게이트의 타측 저부 활성영역에 제 2 경사 이온 주입 공정을 수행하는 단계; 및Performing a second gradient ion implantation process on the other bottom active region of the gate using the photoresist pattern as a mask; And 상기 감광막 패턴을 제거하여 상기 게이트의 일측에 인접된 드레인 접합이 구비되고 타측에 일정거리 이격되어 소오스 접합이 구비되는 트랜지스터를 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.And removing the photoresist pattern to form a transistor including a drain junction adjacent to one side of the gate and a source junction spaced apart from the other by a predetermined distance. 제 1 항에 있어서,The method of claim 1, 상기 제 1 경사이온 주입 공정과 제 2 경사 이온 주입 공정은 서로 다른 타입(type)의 불순물을 사용하는 것을 특징으로 하는 반도체 소자의 형성 방법.And the first gradient ion implantation process and the second gradient ion implantation process use different types of impurities.
KR1020050058267A 2005-06-30 2005-06-30 Method for forming semiconductor device KR100620641B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058267A KR100620641B1 (en) 2005-06-30 2005-06-30 Method for forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058267A KR100620641B1 (en) 2005-06-30 2005-06-30 Method for forming semiconductor device

Publications (1)

Publication Number Publication Date
KR100620641B1 true KR100620641B1 (en) 2006-09-06

Family

ID=37625827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058267A KR100620641B1 (en) 2005-06-30 2005-06-30 Method for forming semiconductor device

Country Status (1)

Country Link
KR (1) KR100620641B1 (en)

Similar Documents

Publication Publication Date Title
US20040108545A1 (en) Ion implantation methods and transistor cell layout for fin type transistors
US9941171B1 (en) Method for fabricating LDMOS with reduced source region
US11158509B2 (en) Pattern fidelity enhancement with directional patterning technology
KR101531884B1 (en) Lateral Double Diffused Metal Oxide Semiconductor
KR100935755B1 (en) A structure of LDD in multi-devices and a fabrication method thereof
KR100464534B1 (en) A transistor of a semiconductor device and A method for forming the same
JP4477197B2 (en) Manufacturing method of semiconductor device
KR100620641B1 (en) Method for forming semiconductor device
KR100187673B1 (en) Method for fabricating semiconductor device
KR20070071030A (en) Ldmos transistor and method for manufacturing the same
KR101099560B1 (en) Method for manufacturing high voltage transistor
US7564056B2 (en) Method for manufacturing a semiconductor device
TWI691000B (en) Semiconductor process
KR20090070377A (en) Method for manufacturing semiconductor device
KR100788376B1 (en) Method for forming semiconductor device
KR100512169B1 (en) Method of forming peripheral curcuit transistor for flash memory device
KR100735627B1 (en) Gate structure of semiconductor device and forming method thereof
JP2003031682A (en) Method for manufacturing semiconductor device
KR100266689B1 (en) Method for fabricating high voltage lateral diffused mos transistor
JP2007258568A (en) Method of manufacturing semiconductor device
KR101004813B1 (en) Method for manufacturing Transistor
KR100678326B1 (en) Method of manufacturing semiconductor device
KR20050066821A (en) A method for manufacturing semiconductor devices using a shadow effect
JP2020113599A (en) Semiconductor element manufacturing method
KR20030035210A (en) Method of fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee