KR20050064407A - Liquid crystal display panel and method of fabricating the same - Google Patents

Liquid crystal display panel and method of fabricating the same Download PDF

Info

Publication number
KR20050064407A
KR20050064407A KR1020030095767A KR20030095767A KR20050064407A KR 20050064407 A KR20050064407 A KR 20050064407A KR 1020030095767 A KR1020030095767 A KR 1020030095767A KR 20030095767 A KR20030095767 A KR 20030095767A KR 20050064407 A KR20050064407 A KR 20050064407A
Authority
KR
South Korea
Prior art keywords
substrate
pixel
common voltage
forming
electrode
Prior art date
Application number
KR1020030095767A
Other languages
Korean (ko)
Inventor
김상정
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030095767A priority Critical patent/KR20050064407A/en
Publication of KR20050064407A publication Critical patent/KR20050064407A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명의 액정표시패널은 어레이 기판에 형성시킨 공통전압공급용 금속패턴의 표면을 레이저를 이용하여 녹여 컬러필터 기판의 공통전극과 연결되게 함으로써 은 도트 형성이 필요 없게 됨에 따라 상기 은 도트 형성에 따른 공정불량을 방지하기 위한 것으로, 화상표시영역인 화소부와 화상비표시 영역인 화소 외곽부로 구분되는 제 1 기판과 제 2 기판; 상기 제 1 기판 위에 배열하며, 종횡으로 교차하여 화소부에 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인; 상기 각각의 화소영역 위에 형성된 화소전극; 상기 각각의 화소영역에 형성된 스위칭소자; 상기 제 2 기판 위에 형성된 공통전극; 및 상기 제 1 기판의 화소 외곽부에 형성되며, 상기 제 2 기판의 공통전극에 접속되어 공통전압을 공급하는 금속패턴을 포함한다.In the liquid crystal display panel of the present invention, since the surface of the common voltage supply metal pattern formed on the array substrate is melted using a laser so as to be connected to the common electrode of the color filter substrate, the formation of the silver dots is not necessary. A first substrate and a second substrate, each of which is divided into a pixel portion as an image display region and a pixel outer portion as an image non-display region; A plurality of gate lines and data lines arranged on the first substrate and defining a plurality of pixel regions in the pixel portion by crossing vertically and horizontally; A pixel electrode formed on each pixel area; Switching elements formed in the pixel areas; A common electrode formed on the second substrate; And a metal pattern formed at an outer periphery of the pixel of the first substrate and connected to the common electrode of the second substrate to supply a common voltage.

Description

액정표시패널 및 그 제조방법{LIQUID CRYSTAL DISPLAY PANEL AND METHOD OF FABRICATING THE SAME}Liquid crystal display panel and its manufacturing method {LIQUID CRYSTAL DISPLAY PANEL AND METHOD OF FABRICATING THE SAME}

본 발명은 액정표시패널 및 그 제조방법에 관한 것으로, 특히 컬러필터 기판의 공통전극에 공통전압을 공급하는 은 도트를 대체하여 상기 은 도트형성에 따른 공정불량을 방지한 액정표시패널 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel and a method for manufacturing the same. In particular, a liquid crystal display panel and a method for manufacturing the same, which prevent a process defect due to the formation of the silver dot, by replacing the silver dot which supplies a common voltage to the common electrode of the color filter substrate. It is about.

최근의 정보화 사회에서 디스플레이는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다. 현재 평판 디스플레이(Flat Panel Display; FPD)의 주력 제품인 액정표시장치(Liquid Crystal Display; LCD)는 디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖추었기 때문에, 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 브라운관(Cathode Ray Tube; CRT)을 점진적으로 대체할 수 있는 핵심부품 산업으로서 자리 잡았다.In today's information society, display is more important as a visual information transmission medium, and in order to gain a major position in the future, it is necessary to satisfy requirements such as low power consumption, thinness, light weight, and high definition. Liquid Crystal Display (LCD), the flagship product of Flat Panel Display (FPD), has not only the ability to satisfy these conditions of the display but also mass production. It has been established as a core parts industry that can gradually replace the existing cathode ray tube (CRT).

일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 화소들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 화소들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.BACKGROUND ART In general, a liquid crystal display device is a display device in which data signals according to image information are individually supplied to pixels arranged in a matrix form so that a desired image can be displayed by adjusting light transmittance of the pixels.

이를 위해 상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 사이에 액정이 주입되어 영상을 출력하는 액정표시패널, 상기 액정표시패널의 배면에 설치되어 패널의 전면에 걸쳐 빛을 방출하는 백라이트 유닛 및 상기 액정표시패널과 백라이트 유닛의 각 모서리 부분을 서로 고정되게 지지하여 주는 하부 커버와 탑 케이스로 구성된다.To this end, the liquid crystal display device is a liquid crystal display panel which largely injects liquid crystal between a color filter substrate and an array substrate to output an image, and is installed on a rear surface of the liquid crystal display panel to provide light over the entire surface of the panel. The backlight unit may include a lower cover and a top case to fix the corners of the liquid crystal display panel and the backlight unit to each other.

상기 액정표시패널은 전술한 바와 같이, 컬러필터 기판과 어레이 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.As described above, the liquid crystal display panel includes a color filter substrate, an array substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.

상기 컬러필터 기판은 색상을 구현하는 서브컬러필터(적, 녹, 청)를 포함하는 컬러필터와 상기 서브컬러필터 사이를 구분하고 액정층을 투과하는 광을 차단하는 블랙매트릭스(black matrix), 그리고 상기 액정층에 전압을 인가하는 투명한 공통전극으로 이루어져 있다.The color filter substrate may include a black matrix that distinguishes between a color filter including a sub color filter (red, green, blue) that implements color and the sub color filter, and blocks light transmitted through the liquid crystal layer. It consists of a transparent common electrode for applying a voltage to the liquid crystal layer.

또한, 상기 어레이 기판은 상기 기판 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT) 및 상기 화소영역 위에 형성된 화소전극으로 구성된다.In addition, the array substrate is a thin film transistor (TFT) which is a switching element formed in a cross region of the gate line and the data line, the plurality of gate lines and data lines arranged vertically and horizontally on the substrate to define a plurality of pixel areas. ) And a pixel electrode formed on the pixel region.

이와 같이 구성된 상기 컬러필터 기판과 어레이 기판은 스페이서(spacer)에 의해 일정하게 이격되도록 셀갭(cell gap)이 마련되고, 상기 화상표시 영역의 외곽에 형성된 실 패턴(seal pattern)에 의해 합착되어 단위 액정표시패널을 이루게 된다. 이 때, 두 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.The color filter substrate and the array substrate configured as described above are provided with a cell gap so as to be uniformly spaced apart by a spacer, and are united by a seal pattern formed on the outside of the image display area. The display panel is formed. At this time, the bonding of the two substrates is made through a bonding key formed on the color filter substrate or the array substrate.

한편, 상기 어레이 기판 화소부의 네 모서리에는 전도성과 접착특성을 동시에 가지는 은 패이스트(Ag paste) 도트패턴(dot pattern)이 구성되어 상기 컬러필터 기판에 공통전압을 인가하게 된다. Meanwhile, silver paste dot patterns having conductive and adhesive properties are formed at four corners of the pixel portion of the array substrate to apply a common voltage to the color filter substrate.

상기 은 도트는 실 패턴을 형성하는 공정 전후에 상기 어레이 기판이나 컬러필터 기판에 별도의 공정을 진행하여 형성하게되는데, 이 때 상기 은 도트 형성에 따른 여러 가지 문제점이 발생하고 있다.The silver dot is formed by performing a separate process on the array substrate or the color filter substrate before and after forming the seal pattern, and various problems are caused by the silver dot formation.

즉, 상기 은 패이스트 자체 재료에 따라 전기전도도가 다르기 때문에, 서로 다른 전기전도도 특성을 가진 다수의 은 도트패턴이 형성되게 되면 공통전극에 동일한 공통전압을 인가할 수 없게되어 구동불량을 유발할 수 있는 문제점이 발생하게 된다.That is, since the electrical conductivity is different according to the material of the silver paste itself, when a plurality of silver dot patterns having different electrical conductivity characteristics are formed, the same common voltage cannot be applied to the common electrode, which may cause driving failure. Problems will arise.

또한, 상기 은 도트는 일반적으로 은 패이스트로 채워진 시린지(syringe) 등을 이용하여 인쇄방법으로 형성하게 되는데, 상기 장비를 구동하는 과정에서 구동부에서 이물 등이 발생하여 기판 위에 부착되는 이물불량이 발생하기도 하였다.In addition, the silver dot is generally formed by a printing method using a syringe filled with silver paste or the like. In the process of driving the equipment, foreign matters such as foreign matters generated in the driving part may be generated on the substrate. It was.

특히, 상기와 같이 형성된 다수의 은 도트패턴은 형성과정에서 장비의 상태에 따라 서로 다른 크기를 가지게 될 수 있으며, 그에 따라 컬러필터 기판과 어레이 기판 사이의 셀갭을 일정하게 유지하지 못하는 셀갭불량을 발생시키는 문제점이 있었다. 즉, 액정표시패널의 외곽부에 상기 은 도트가 다른 부위에 비해 크게 형성되는 경우가 있는데, 상기 원인에 의해 다른 부위보다 셀갭이 높아지는 셀갭불량이 발생할 수 있게 된다.In particular, the plurality of silver dot patterns formed as described above may have different sizes depending on the state of the equipment during the formation process, thereby causing cell gap defects in which the cell gap between the color filter substrate and the array substrate is not kept constant. There was a problem letting. That is, the silver dot may be formed larger in the outer portion of the liquid crystal display panel than other portions, and cell gap defects may occur due to the cause of higher cell gap than other portions.

본 발명은 상기한 문제를 해결하기 위한 것으로, 어레이 기판에 공통전압공급용 금속패턴을 형성한 후 컬러필터 기판의 공통전극과 연결시킴으로써 은 도트 형성에 따른 공정불량을 방지한 액정표시패널 및 그 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and a liquid crystal display panel which prevents process defects due to silver dot formation by forming a common voltage supply metal pattern on an array substrate and connecting it with a common electrode of a color filter substrate is manufactured. It is an object to provide a method.

본 발명의 또 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Further objects and features of the present invention will be described in the configuration and claims of the invention which will be described later.

상기한 목적을 달성하기 위하여, 본 발명의 액정표시패널은 화상표시영역인 화소부와 화상비표시 영역인 화소 외곽부로 구분되는 제 1 기판과 제 2 기판, 상기 제 1 기판 위에 배열하며, 종횡으로 교차하여 화소부에 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 각각의 화소영역 위에 형성된 화소전극, 상기 각각의 화소영역에 형성된 스위칭소자, 상기 제 2 기판 위에 형성된 공통전극 및 상기 제 1 기판의 화소 외곽부에 형성되며, 상기 제 2 기판의 공통전극에 접속되어 공통전압을 공급하는 금속패턴을 포함한다.In order to achieve the above object, the liquid crystal display panel of the present invention is arranged on the first substrate, the second substrate, and the first substrate divided into a pixel portion which is an image display region and a pixel outer portion which is an image non-display region, vertically and horizontally. A plurality of gate lines and data lines crossing the pixel portions to define a plurality of pixel regions, a pixel electrode formed on each pixel region, a switching element formed on each pixel region, a common electrode formed on the second substrate, and The metal substrate may be formed on the outer periphery of the first substrate and may be connected to the common electrode of the second substrate to supply a common voltage.

이 때, 상기 제 1 기판의 화소 외곽부에 설치되어 상기 게이트라인과 데이터라인에 각각 게이트 신호와 데이터 신호를 공급하는 게이트구동회로부와 데이터구동회로부를 추가로 포함할 수 있으며, 상기 데이터구동회로부 또는 게이트구동회로부에 접속되어 공통전압을 인가 받아 상기 금속패턴에 인가하는 공통전압 배선을 추가로 포함할 수 있다.In this case, the gate driving circuit unit and the data driving circuit unit may be further included in the pixel substrate of the first substrate to supply a gate signal and a data signal to the gate line and the data line, respectively. The display device may further include a common voltage wire connected to the gate driving circuit part to receive a common voltage and apply the common voltage to the metal pattern.

또한, 상기 금속패턴은 상기 제 1 기판의 화소부 외곽의 적어도 하나의 모서리에 형성될 수 있으며, 몰리브덴, 알루미늄 등의 저저항 금속물질로 형성될 수 있다.In addition, the metal pattern may be formed at at least one corner of the outer edge of the pixel portion of the first substrate, and may be formed of a low resistance metal material such as molybdenum and aluminum.

또한, 상기 금속패턴은 상기 제 1 기판과 제 2 기판 사이의 셀갭 두께와 동일한 높이를 가질 수 있다.In addition, the metal pattern may have the same height as the cell gap thickness between the first substrate and the second substrate.

또한, 본 발명의 액정표시패널의 제조방법은 화소부와 화소 외곽부로 구분되는 제 1 기판과 제 2 기판을 제공하는 단계, 상기 제 1 기판의 화소부에 스위칭소자를 형성하며, 상기 제 1 기판의 화소 외곽부에 공통전압공급용 금속패턴을 형성하는 단계, 상기 제 2 기판 위에 공통전극을 형성하는 단계, 상기 제 1 기판과 제 2 기판을 합착하는 단계 및 상기 제 1 기판의 공통전압공급용 금속패턴을 녹여 상기 금속패턴과 제 2 기판의 공통전극을 접속시키는 단계를 포함한다.In addition, the manufacturing method of the liquid crystal display panel of the present invention comprises the steps of providing a first substrate and a second substrate divided into a pixel portion and the pixel outer portion, forming a switching element in the pixel portion of the first substrate, the first substrate Forming a common voltage supplying metal pattern on an outer periphery of the pixel, forming a common electrode on the second substrate, bonding the first substrate and the second substrate together, and supplying the common voltage of the first substrate Melting the metal pattern to connect the metal pattern to the common electrode of the second substrate.

이 때, 레이저를 이용하여 상기 공통전압공급용 금속패턴 표면을 녹여 상기 공통전극에 접속시킬 수 있으며, 상기 레이저는 0.45~2.5㎛ 정도의 파장을 가지는 야그(YAG) 레이저를 이용할 수 있다.In this case, the surface of the common voltage supply metal pattern may be melted using a laser and connected to the common electrode, and the laser may use a yag laser having a wavelength of about 0.45 to 2.5 μm.

또한, 상기 제 1 기판에 스위칭소자 및 공통전압공급용 금속패턴을 형성하는 단계는 상기 제 1 기판의 화소부에 게이트전극을 형성하며, 화소 외곽부에 공통전압 배선을 형성하는 단계, 상기 제 1 기판 위에 제 1 절연막을 증착하는 단계, 상기 제 1 기판의 화소부에 액티브층을 포함하는 액티브 패턴을 형성하는 단계, 상기 액티브층의 소정영역에 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하는 단계, 상기 제 1 기판 위에 드레인전극의 일부를 노출시키는 화소부 콘택홀과 상기 공통전압 배선의 일부를 노출시키는 화소 외곽부 콘택홀이 형성되어 있는 제 2 절연막을 형성하는 단계, 상기 제 1 기판의 화소부에 상기 화소부 콘택홀을 통해 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계 및 상기 화소 외곽부 콘택홀을 통해 상기 공통전압 배선과 전기적으로 접속하는 공통전압공급용 금속패턴을 형성하는 단계를 포함할 수 있으며, 상기 제 1 기판에 스위칭소자 및 공통전압공급용 금속패턴을 형성하는 단계는 상기 제 1 기판의 화소부에 게이트전극을 형성하는 단계, 상기 제 1 기판 위에 제 1 절연막을 증착하는 단계, 상기 제 1 기판의 화소부에 액티브층을 포함하는 액티브 패턴을 형성하는 단계, 상기 액티브층의 소정영역에 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하며, 화소 외곽부에 공통전압 배선을 형성하는 단계, 상기 제 1 기판 위에 드레인전극의 일부를 노출시키는 화소부 콘택홀과 상기 공통전압 배선의 일부를 노출시키는 화소 외곽부 콘택홀이 형성되어 있는 제 2 절연막을 형성하는 단계, 상기 제 1 기판의 화소부에 상기 화소부 콘택홀을 통해 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계 및 상기 화소 외곽부 콘택홀을 통해 상기 공통전압 배선과 전기적으로 접속하는 공통전압공급용 금속패턴을 형성하는 단계를 포함할 수도 있다.The forming of the switching element and the common voltage supply metal pattern on the first substrate may include forming a gate electrode in a pixel portion of the first substrate, and forming a common voltage wiring in an outer portion of the pixel. Depositing a first insulating film on a substrate, forming an active pattern including an active layer in a pixel portion of the first substrate, and forming a source electrode and a drain electrode electrically connected to a predetermined region of the active layer Forming a second insulating layer on the first substrate, the second insulating layer including a pixel portion contact hole exposing a portion of the drain electrode and a pixel outer contact hole exposing a portion of the common voltage wiring; Forming a pixel electrode electrically connected to a drain electrode through the pixel portion contact hole in the portion and through the pixel outer contact hole The method may include forming a common voltage supply metal pattern electrically connected to a voltage supply line. The forming of the switching element and the common voltage supply metal pattern on the first substrate may include forming a pixel portion of the first substrate. Forming a gate electrode on the first substrate, depositing a first insulating film on the first substrate, forming an active pattern including an active layer on a pixel portion of the first substrate, and electrically forming a predetermined region of the active layer Forming a source electrode and a drain electrode to be connected, and forming a common voltage wiring at an outer portion of the pixel; a pixel portion contact hole exposing a portion of the drain electrode on the first substrate and a portion of the common voltage wiring; Forming a second insulating layer having an outer contact hole formed therein, and draining the pixel portion of the first substrate through the pixel contact hole It may comprise the steps and forming a metal pattern for a common voltage supply to be connected through the contact hole portion outside the pixel to the common voltage line and electrically to form a pixel electrode connected to the electrode and electrically.

이 때, 상기 화소부에 화소전극을 형성할 때 상기 화소 외곽부에 상기 화소 외곽부 콘택홀을 통해 공통전압 배선과 전기적으로 접속하는 연결전극을 형성할 수 있다.In this case, when the pixel electrode is formed in the pixel portion, a connection electrode electrically connected to the common voltage line may be formed in the pixel outer portion through the pixel outer contact hole.

이하, 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail.

도 1은 본 발명의 액정표시패널의 구조를 개략적으로 나타내는 평면도이다.1 is a plan view schematically showing the structure of a liquid crystal display panel of the present invention.

도면에 도시된 바와 같이, 상기 액정표시패널은 크게 구동회로부를 포함하는 컬러필터 기판(105)과 어레이 기판(110) 및 상기 컬러필터 기판(105)과 어레이 기판(110) 사이에 형성된 액정층(미도시)으로 이루어져 있다.As shown in the drawing, the liquid crystal display panel includes a liquid crystal layer formed between the color filter substrate 105 and the array substrate 110 and the color filter substrate 105 and the array substrate 110. Not shown).

상기 어레이 기판(110)은 상기 기판(110) 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인(116)과 데이터라인(117), 상기 게이트라인(116)과 데이터라인(117)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(미도시) 및 상기 화소영역에 형성된 화소전극(미도시)으로 구성된다.The array substrate 110 is arranged horizontally and horizontally on the substrate 110 to define a plurality of gate lines 116 and data lines 117, and the gate lines 116 and data lines 117. And a thin film transistor (not shown), which is a switching element formed in the intersection region of the pixel, and a pixel electrode (not shown) formed in the pixel region.

또한, 상기 어레이 기판(110)의 일측 장(長)변과 일측 단(短)변은 컬러필터 기판(105)에 비해 돌출하여 액정표시패널을 구동시키기 위한 구동회로부가 위치하며, 특히 상기 어레이 기판(110)의 돌출된 일측 단변에는 게이트패드부(124)가 형성되고 돌출된 일측 장변에는 데이터패드부(123)가 형성된다.In addition, one long side and one end side of the array substrate 110 protrude relative to the color filter substrate 105 so that a driving circuit unit for driving the liquid crystal display panel is positioned. The gate pad part 124 is formed on one protruding short side of the 110 and the data pad part 123 is formed on one protruding one side of the protruding side.

이 때, 상기 게이트패드부(124)는 게이트 구동회로부(미도시)로부터 공급되는 주사신호(scanning signal)를 화상표시 영역(125)인 화소부의 각 화소영역의 게이트라인(116)에 공급하고, 상기 데이터패드부(123)는 데이터 구동회로부(미도시)로부터 공급되는 화상정보를 화소영역의 데이터라인(117)에 공급한다.In this case, the gate pad unit 124 supplies a scanning signal supplied from the gate driving circuit unit (not shown) to the gate line 116 of each pixel region of the pixel portion, which is the image display region 125, The data pad unit 123 supplies image information supplied from a data driving circuit unit (not shown) to the data line 117 of the pixel area.

또한, 도면에는 도시하지 않았지만 상기 컬러필터 기판(105)의 화상표시 영역(125)에는 컬러를 구현하는 컬러필터와 상기 어레이 기판(110)에 형성된 화소전극의 대향전극인 공통전극이 형성되어 있다.In addition, although not shown in the drawing, the image display area 125 of the color filter substrate 105 includes a color filter for implementing color and a common electrode that is opposite to the pixel electrode formed on the array substrate 110.

이와 같이 구성된 상기 컬러필터 기판(105)과 어레이 기판(110)은 스페이서(spacer)(미도시)에 의해 일정하게 이격되도록 셀갭(cell gap)이 마련되고, 상기 화상표시 영역(125)의 외곽에 형성된 실 패턴(seal pattern)(140)에 의해 합착되어 단위 액정표시패널을 이루게 된다. 이 때, 두 기판(105, 110)의 합착은 상기 컬러필터 기판(105) 및 어레이 기판(110)에 형성된 합착키(미도시)를 통해 이루어진다. The color filter substrate 105 and the array substrate 110 configured as described above are provided with a cell gap so as to be uniformly spaced apart by a spacer (not shown), and the outer surface of the image display area 125 is provided. The seal patterns 140 may be bonded to each other to form a unit liquid crystal display panel. At this time, the bonding of the two substrates 105 and 110 is performed through a bonding key (not shown) formed in the color filter substrate 105 and the array substrate 110.

한편, 본 발명에 따른 공통전압공급용 금속패턴(170)이 상기 어레이 기판(110)의 화상표시 영역(125) 외곽부에 형성되어 컬러필터 기판(105)의 공통전극과 연결되게 된다.Meanwhile, the common voltage supply metal pattern 170 according to the present invention is formed outside the image display region 125 of the array substrate 110 to be connected to the common electrode of the color filter substrate 105.

즉, 상기 컬러필터 기판(105)의 공통전극에 공통전압을 인가하기 위해서, 종래와 같은 은 도트패턴 대신에 어레이 기판(110)에 형성시킨 공통전압공급용 금속패턴(170)을 이용하게 되는데, 이 때 레이저를 이용하여 상기 공통전압공급용 금속패턴(170) 표면을 일부 녹여줌으로써 상기 공통전압공급용 금속패턴(170)과 어레이 기판(110)에 합착된 컬러필터 기판(105)의 공통전극이 전기적으로 연결되게 된다.That is, in order to apply a common voltage to the common electrode of the color filter substrate 105, the common voltage supply metal pattern 170 formed on the array substrate 110 is used instead of the silver dot pattern as in the prior art. At this time, the common electrode of the color filter substrate 105 bonded to the common voltage supply metal pattern 170 and the array substrate 110 is melted by partially melting the surface of the common voltage supply metal pattern 170 using a laser. Electrical connection.

이 때, 도면에는 상기 공통전압공급용 금속패턴(170)이 원 형태로 구성되어 있으나, 직사각형, 정사각형, 삼각형 또는 부정형(不定形) 등 다양한 형태로 구성될 수 있다.In this case, although the common voltage supply metal pattern 170 is formed in a circle shape, it may be configured in various forms such as rectangular, square, triangular, or indefinite.

한편, 도면에는 상기 공통전압공급용 금속패턴(170)이 화상표시 영역(125)의 외곽부, 즉 어레이 기판(110)과 합착되는 컬러필터 기판(105) 외곽부의 네 모서리부근에 하나씩 형성되어 있으나, 본 발명이 이에 한정되는 것은 아니며 컬러필터 기판(105)의 공통전극에 공통전압이 상기 화상표시 영역(125) 전체에 걸쳐 동일하게 인가되도록 상기 화상표시 영역(125)의 외곽부를 따라 다수개 형성할 수도 있다. In the drawing, the common voltage supplying metal pattern 170 is formed at one edge of the image display area 125, that is, at four corners of the outer portion of the color filter substrate 105 bonded to the array substrate 110. However, the present invention is not limited thereto, and a plurality of common voltages are formed along the periphery of the image display area 125 such that a common voltage is equally applied to the common electrode of the color filter substrate 105. You may.

도 2는 도 1에 도시된 액정표시패널의 I-I'선에 따른 단면도를 개략적으로 나타내는 도면으로써, 전술한 공통전압공급용 금속패턴과 공통전극이 연결되는 화상표시 영역의 외곽부를 나타내고 있다. FIG. 2 is a schematic cross-sectional view taken along line II ′ of the liquid crystal display panel illustrated in FIG. 1, illustrating an outer portion of the image display area to which the common voltage supply metal pattern and the common electrode are connected.

도면에 도시된 바와 같이, 액정표시패널은 컬러필터 기판(105)과 어레이 기판(110)이 서로 대향하여 스페이서(150)와 실 패턴(140)에 의해 일정한 갭을 갖도록 합착되며, 상기 컬러필터 기판(105)과 어레이 기판(110) 사이의 갭에 액정층(160)이 형성되어 있다.As shown in the drawing, the liquid crystal display panel is bonded so that the color filter substrate 105 and the array substrate 110 face each other so as to have a predetermined gap by the spacer 150 and the seal pattern 140. The liquid crystal layer 160 is formed in the gap between the 105 and the array substrate 110.

이 때, 도면에는 도시하지 않았지만, 상기 어레이 기판(110)의 화상표시 영역에는 외부로부터의 게이트패드부를 통해 주사신호가 인가되는 게이트라인과 데이터패드부를 통해 화상정보가 인가되는 데이터라인이 서로 직교하도록 배치되며, 상기 교차영역에는 액정셀을 스위칭하기 위한 박막 트랜지스터와 상기 박막 트랜지스터에 접속된 화소전극이 형성된다.In this case, although not shown in the drawing, in the image display area of the array substrate 110, a gate line to which a scan signal is applied through an external gate pad unit and a data line to which image information is applied through a data pad unit are orthogonal to each other. The thin film transistor for switching the liquid crystal cell and the pixel electrode connected to the thin film transistor are formed in the cross region.

또한, 상기 컬러필터 기판(105)의 화상표시 영역에는 블랙매트릭스(미도시)에 의해 셀 영역별로 분리되어 도포된 컬러필터(미도시) 및 상기 어레이 기판(110)에 형성된 화소전극과 함께 액정층(160)을 구동시키는 공통전극(108)이 구비된다.In addition, a liquid crystal layer is formed in the image display area of the color filter substrate 105 together with a color filter (not shown) applied to the cell area by a black matrix (not shown) and a pixel electrode formed on the array substrate 110. The common electrode 108 for driving the 160 is provided.

이 때, 상기 컬러필터 기판(105)에 형성된 공통전극(108)에 공통전압을 인가하기 위한 공통전압 배선(139)이 상기 어레이 기판(110) 위에 형성되며, 상기 컬러필터 기판(105) 또는 어레이 기판(110)에 형성된 본 발명의 공통전압공급용 금속패턴(170)을 통해 상기 공통전압 배선(139)과 공통전극(108)을 전기적으로 접속되게 한다.In this case, a common voltage line 139 for applying a common voltage to the common electrode 108 formed on the color filter substrate 105 is formed on the array substrate 110, and the color filter substrate 105 or the array is provided. The common voltage line 139 and the common electrode 108 are electrically connected to each other through the common voltage supply metal pattern 170 formed on the substrate 110.

한편, 상기 공통전압 배선(139)은 어레이 기판(110)의 게이트 배선 또는 데이터 배선을 형성할 때 함께 형성할 수 있으며, 상기 공통전압공급용 금속패턴(170)은 상기 공통전압 배선(139)에 전기적으로 접속하기만 하면 구조 및 그 제조방법에 관계없이 컬러필터 기판(105) 또는 어레이 기판(110)에 형성할 수 있다.The common voltage wiring 139 may be formed together when forming the gate wiring or the data wiring of the array substrate 110, and the common voltage supply metal pattern 170 may be connected to the common voltage wiring 139. It can be formed on the color filter substrate 105 or the array substrate 110, irrespective of its structure and its manufacturing method, as long as it is electrically connected.

이하, 상기와 같은 공통전압공급용 금속패턴에 대해 박막 트랜지스터가 형성된 어레이 기판의 제조공정을 통해 자세히 살펴본다.Hereinafter, the manufacturing process of the array substrate on which the thin film transistor is formed with respect to the common voltage supply metal pattern will be described in detail.

먼저, 상기 박막 트랜지스터가 형성된 어레이 기판에 대해서 도면을 참조하여 자세히 설명한다.First, an array substrate on which the thin film transistor is formed will be described in detail with reference to the accompanying drawings.

도 3은 도 1에 도시된 액정표시패널의 어레이 기판 일부를 나타내는 예시도로써, 실제의 액정표시패널에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 NxM개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소만을 나타내었다.FIG. 3 is a diagram illustrating a part of an array substrate of the liquid crystal display panel illustrated in FIG. 1. In an actual liquid crystal display panel, N gate lines and M data lines cross each other, and there are NxM pixels, but the description will be simplified. For the sake of illustration, only one pixel is shown.

도면에 도시된 바와 같이, 상기 어레이 기판은 화소영역 위에 형성된 화소전극(118), 상기 기판 위에 종횡으로 배열된 게이트라인(116)과 데이터라인(117), 그리고 상기 게이트라인(116)과 데이터라인(117)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터로 이루어져 있다.As shown in the drawing, the array substrate includes a pixel electrode 118 formed on a pixel region, a gate line 116 and a data line 117 vertically and horizontally arranged on the substrate, and the gate line 116 and a data line. It consists of a thin film transistor which is a switching element formed in the intersection area | region of 117. As shown in FIG.

상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브층(124)을 포함한다. The thin film transistor includes a gate electrode 121 connected to the gate line 116, a source electrode 122 connected to the data line 117, and a drain electrode 123 connected to the pixel electrode 118. In addition, the thin film transistor includes a first insulating film (not shown) for insulating the gate electrode 121 and the source / drain electrodes 122 and 123 and a source electrode 122 by a gate voltage supplied to the gate electrode 121. ) And an active layer 124 forming a conductive channel between the drain electrode 123 and the drain electrode 123.

이 때, 상기 드레인전극(123) 위에는 콘택홀(140)이 형성된 제 2 절연막(미도시)이 있어, 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 화소전극(118)이 전기적으로 접속되게 된다.In this case, a second insulating film (not shown) having a contact hole 140 is formed on the drain electrode 123, and the drain electrode 123 and the pixel electrode 118 are electrically connected to each other through the contact hole 140. Will be connected.

이하, 도 4a 내지 도 4g를 참조하여 본 발명의 공통전압공급용 금속패턴을 포함하는 액정표시패널의 제조공정을 자세히 설명한다.Hereinafter, a manufacturing process of the liquid crystal display panel including the metal pattern for common voltage supply of the present invention will be described in detail with reference to FIGS. 4A to 4G.

도 4a 내지 도 4g는 본 발명의 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 본 발명의 공통전압공급용 금속패턴이 위치하는 공통전극 접속부의 어레이 기판을 제조하는 공정을 우측에는 화소부의 박막 트랜지스터를 제조하는 공정을 나타내고 있다.4A through 4G are cross-sectional views sequentially illustrating a manufacturing process of an array substrate according to an exemplary embodiment of the present invention, and on the left side, a process of manufacturing an array substrate of a common electrode connecting portion in which a common voltage supply metal pattern of the present invention is located is shown. The right side shows the process of manufacturing the thin film transistor of a pixel part.

특히, 도면의 우측에는 박막 트랜지스터를 포함하는 어레이 기판의 제조공정을 도 3에 도시된 어레이 기판의 III-III'선에 따라 순차적으로 나타내고 있다.In particular, on the right side of the drawing, the manufacturing process of the array substrate including the thin film transistor is sequentially shown along the line III-III 'of the array substrate shown in FIG.

먼저, 도 4a에 도시된 바와 같이, 유리와 같은 투명한 절연 물질로 이루어진 기판(110)의 공통전압 접속부에 공통전압 배선(139)을 형성하며, 화소부에 게이트전극(121)을 형성한다.First, as shown in FIG. 4A, a common voltage line 139 is formed on a common voltage connection portion of a substrate 110 made of a transparent insulating material such as glass, and a gate electrode 121 is formed on a pixel portion.

이 때, 상기 공통전압 배선(139)은 구동회로부(미도시)로부터 공통전압을 인가 받아 본 발명의 공통전압공급용 금속패턴을 통해 컬러필터 기판(미도시)의 공통전극에 공통전압을 인가하는 역할을 한다.At this time, the common voltage wiring 139 receives a common voltage from a driving circuit unit (not shown) to apply a common voltage to a common electrode of a color filter substrate (not shown) through the metal pattern for common voltage supply of the present invention. Play a role.

한편, 상기 게이트전극(121)과 공통전압 배선(139)은 상기 기판(110) 위에 스퍼터링(sputtering)과 같은 물리기상증착(Physical Vapour Deposition; PVD)방법을 이용하여 알루미늄 또는 알루미늄 합금 등의 저저항 금속물질을 증착하고, 습식 식각 또는 건식 식각방식으로 패터닝하여 형성할 수 있다.On the other hand, the gate electrode 121 and the common voltage wiring 139 is low resistance such as aluminum or aluminum alloy by using a physical vapor deposition (PVD) method such as sputtering on the substrate 110 The metal material may be deposited and patterned by wet etching or dry etching.

다음으로, 도 4b에 도시된 바와 같이, 상기 게이트전극(121) 및 공통전압 배선(139)이 형성된 기판(110) 전면에 게이트절연막인 제 1 절연막(115A)을 증착한다.Next, as shown in FIG. 4B, a first insulating film 115A, which is a gate insulating film, is deposited on the entire surface of the substrate 110 on which the gate electrode 121 and the common voltage wiring 139 are formed.

이 때, 상기 어레이 기판(110)의 화소부에는 액티브 패턴을 형성하기 위해 도 4c에 도시된 바와 같이, 상기 제 1 절연막(115A)이 증착된 기판(110) 위에 순차적으로 비정질 실리콘 박막(124) 및 n+ 비정질 실리콘 박막(125)을 증착한다.In this case, to form an active pattern in the pixel portion of the array substrate 110, as shown in FIG. 4C, the amorphous silicon thin film 124 is sequentially formed on the substrate 110 on which the first insulating film 115A is deposited. And n + amorphous silicon thin film 125.

이후, 상기 n+ 비정질 실리콘 박막(125)과 비정질 실리콘 박막(124)을 패터닝하여 박막 트랜지스터의 채널층으로 사용하는 액티브층(124)을 형성하는데, 이 때 상기 n+ 비정질 실리콘 박막(125)은 상기 액티브층(124)의 소정영역(즉, 소오스/드레인영역)과 소오스/드레인전극간의 오믹-콘택을 위해 형성하게 된다.Thereafter, the n + amorphous silicon thin film 125 and the amorphous silicon thin film 124 are patterned to form an active layer 124 that is used as a channel layer of the thin film transistor, wherein the n + amorphous silicon thin film 125 is the active It is formed for the ohmic contact between a predetermined region (ie, source / drain region) of the layer 124 and the source / drain electrode.

다음으로, 도 4d에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 도전성 금속물질을 증착한 후, 포토리소그래피 공정을 이용하여 상기 도전성 금속을 패터닝함으로써 액티브층(124)이 형성되어 있는 화소부에 상기 소오스/드레인영역과 전기적으로 접속하는 소오스전극(122) 및 드레인전극(123)을 형성한다.Next, as illustrated in FIG. 4D, the conductive metal material is deposited on the entire surface of the array substrate 110, and then the pixel portion in which the active layer 124 is formed by patterning the conductive metal using a photolithography process. The source electrode 122 and the drain electrode 123 are electrically formed in the source / drain regions.

이 때, 상기 화소부의 액티브층(124) 위에 형성되어 있는 n+ 비정질 실리콘 박막(125)은 상기 소오스/드레인전극(122, 123)을 마스크로 식각공정을 거쳐 제거되게 된다.In this case, the n + amorphous silicon thin film 125 formed on the active layer 124 of the pixel portion is removed through an etching process using the source / drain electrodes 122 and 123 as a mask.

한편, 상기 소오스전극(122)을 구성하는 도전성 금속의 일부는 구동회로부로부터 화상신호를 인가 받는 데이터라인(117)을 구성하게 된다. A portion of the conductive metal constituting the source electrode 122 forms a data line 117 to which an image signal is applied from the driving circuit unit.

다음으로, 도 4e에 도시된 바와 같이, 상기 기판(110) 전면에 층간절연막인 제 2 절연막(115B)을 증착한다.Next, as shown in FIG. 4E, a second insulating film 115B, which is an interlayer insulating film, is deposited on the entire surface of the substrate 110.

상기 제 2 절연막(115B)은 실리콘산화막 또는 실리콘질화막과 같은 무기절연막으로 구성할 수 있으며, 상기 무기절연막 위에 고개구율을 구현하기 위해 유전율이 낮은 벤조사이클로부텐(Benzocyclobutene; BCB)과 같은 유기절연막을 형성할 수도 있다.The second insulating film 115B may be formed of an inorganic insulating film such as a silicon oxide film or a silicon nitride film, and an organic insulating film such as benzocyclobutene (BCB) having a low dielectric constant is formed on the inorganic insulating film to achieve high opening ratio. You may.

이후, 포토리소그래피공정을 이용하여 상기 공통전극 접속부의 제 2 절연막(115B) 및 제 1 절연막(115A)의 일부를 제거하여 상기 공통전압 배선(139)의 일부를 노출시키는 접속부 콘택홀(140P)을 형성하는 동시에, 상기 화소부의 제 2 절연막(115B)의 일부를 제거하여 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.Thereafter, a portion of the contact portion contact hole 140P exposing a portion of the common voltage line 139 is removed by removing a portion of the second insulating layer 115B and the first insulating layer 115A of the common electrode connecting portion using a photolithography process. At the same time, a portion of the second insulating layer 115B of the pixel portion is removed to form a contact hole 140 exposing a portion of the drain electrode 123.

다음으로, 도 4f에 도시된 바와 같이, 상기 공통전극 접속부 및 화소부의 어레이 기판(110) 전면에 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전성물질을 증착한 후, 포토리소그래피공정을 이용하여 공통전극 접속부에 상기 접속부 콘택홀(140P)을 통해 공통전압 배선(139)과 전기적으로 접속하는 연결전극(118P)을 형성하며, 화소부에 상기 콘택홀(140)을 통해 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.Next, as shown in FIG. 4F, indium tin oxide (ITO) or indium zinc oxide (IZO) is disposed on the entire surface of the array electrode 110 of the common electrode connecting portion and the pixel portion. After depositing a transparent conductive material, such as a photolithography process, a connection electrode 118P is formed in the common electrode connection portion to be electrically connected to the common voltage wiring 139 through the contact portion contact hole 140P. A pixel electrode 118 electrically connected to the drain electrode 123 through the contact hole 140 is formed in the portion.

한편, 본 실시예에서는 화소부에 화소전극(118)을 형성할 때 상기 공통전극 접속부에도 연결전극(118P)을 형성하여 상기 공통전압 배선(139)과 공통전압공급용 금속패턴을 접속시키도록 구성하였으나, 본 발명이 이에 한정되는 것은 아니며 상기 연결전극(118P) 형성 없이 직접 공통전압공급용 금속패턴이 상기 공통전압 배선(139)과 접속되도록 구성할 수도 있다.On the other hand, in the present embodiment, when the pixel electrode 118 is formed in the pixel portion, a connection electrode 118P is formed in the common electrode connection portion to connect the common voltage wiring 139 and the metal pattern for common voltage supply. However, the present invention is not limited thereto and may be configured such that the metal pattern for supplying the common voltage is directly connected to the common voltage line 139 without forming the connection electrode 118P.

다음으로, 도 4g에 도시된 바와 같이, 상기 기판(110) 위에 도전성 금속물질을 증착한 후 포토리소그래피공정을 이용하여 공통전극 접속부에 상기 연결전극(118P)을 통해 공통전압 배선(139)에 전기적으로 접속하는 공통전압공급용 금속패턴(170)을 형성한다.Next, as illustrated in FIG. 4G, a conductive metal material is deposited on the substrate 110 and then electrically connected to the common voltage wiring 139 through the connection electrode 118P at the common electrode connection unit using a photolithography process. A common voltage supply metal pattern 170 is formed to be connected.

이 때, 상기 공통전압공급용 금속패턴(170)은 게이트 배선 또는 데이터 배선과 같은 금속 배선의 형성에 사용되는 몰리브덴, 알루미늄 등의 저저항 금속물질로 형성할 수 있다.In this case, the common voltage supply metal pattern 170 may be formed of a low resistance metal material such as molybdenum and aluminum used to form a metal wire such as a gate wire or a data wire.

이후, 도면에는 도시하지 않았지만, 상기 기판(110) 전면에 벤조사이클로부텐(Benzocyclobutene; BCB) 또는 아크릴계 수지(resin)와 같은 투명 유기절연물질을 이용하여 보호막을 형성한 후, 상기 기판(110) 전면에 배향막을 형성하게 된다.Subsequently, although not shown in the drawing, a protective film is formed on the entire surface of the substrate 110 using a transparent organic insulating material such as benzocyclobutene (BCB) or acrylic resin (resin), and then the entire surface of the substrate 110. The alignment film is formed on the substrate.

이 때, 상기 배향막의 러빙으로는 본 발명에 의한 상기 공통전압공급용 금속패턴(170)의 두께를 고려하여 자외선(Ultra Violet; UV)을 이용한 광배향을 이용할 수 있다.In this case, as the rubbing of the alignment layer, an optical alignment using Ultra Violet (UV) may be used in consideration of the thickness of the common voltage supply metal pattern 170 according to the present invention.

한편, 본 실시예에서는 상기 공통전압 배선을 어레이 기판에 게이트 배선을 형성하는 단계에서 형성하여 제 2 콘택홀을 통해 상기 공통전압공급용 금속패턴에 접속하도록 구성하였으나, 본 발명이 이에 한정되는 것은 아니며 상기 공통전압 배선을 데이터 배선을 형성하는 단계에서 형성하여 상기 제 2 콘택홀을 통해 공통전압공급용 금속패턴에 접속하도록 구성할 수 있다.Meanwhile, in the present embodiment, the common voltage wiring is formed in the step of forming the gate wiring on the array substrate to be connected to the common voltage supply metal pattern through the second contact hole, but the present invention is not limited thereto. The common voltage line may be formed at the step of forming a data line to connect the common voltage line to the common voltage supply metal pattern through the second contact hole.

또한, 상기 공통전압 배선을 화소전극을 형성하는 단계에서 형성하여 상기 공통전압 배선 위에 공통전압공급용 금속패턴을 패터닝하여 직접 접속하도록 구성할 수도 있다.The common voltage line may be formed in the pixel electrode forming step to directly connect the common voltage supply metal pattern on the common voltage line.

한편, 상기와 같이 구성되는 어레이 기판은 상기 어레이공정과는 다른 컬러필터공정에서 형성된 컬러필터 기판과 화상표시 영역의 외곽에 형성된 실 패턴에 의해 합착되어 단위 액정표시패널을 형성하게 되며, 이 때 본 발명에 따라 상기 어레이 기판에 형성된 공통전압공급용 금속패턴이 컬러필터 기판의 공통전극에 연결되게 되는데, 이를 자세히 설명하면 다음과 같다.On the other hand, the array substrate configured as described above is bonded by the color filter substrate formed in the color filter process different from the array process and the seal pattern formed on the outside of the image display area to form a unit liquid crystal display panel. According to the present invention, the common voltage supply metal pattern formed on the array substrate is connected to the common electrode of the color filter substrate.

도 5는 도 4g에 도시된 어레이 기판과 컬러필터 기판을 합착하여 형성된 액정표시패널을 나타내는 단면도이다.FIG. 5 is a cross-sectional view illustrating a liquid crystal display panel formed by bonding the array substrate and the color filter substrate illustrated in FIG. 4G.

도면에 도시된 바와 같이, 공통전압공급용 금속패턴(170)이 형성된 어레이 기판(110)과 상기 어레이공정과는 다른 컬러필터공정에서 형성된 컬러필터 기판(105)이 합착되어 단위 액정표시패널을 형성하고 있다.As shown in the drawing, the array substrate 110 on which the common voltage supply metal pattern 170 is formed and the color filter substrate 105 formed in a color filter process different from the array process are bonded to form a unit liquid crystal display panel. Doing.

이 때, 상기 공통전압공급용 금속패턴(170) 표면(즉, 상기 컬러필터 기판(105)의 공통전극(108)과 접촉하는 상기 공통전압공급용 금속패턴(170)의 표면)에 특정한 파장대의 레이저빔(190)을 조사하여 상기 금속패턴(170) 표면을 일정량 녹여줌으로써 상기 공통전극(108)과 접속되게 할 수 있다.In this case, a wavelength band specific to the surface of the common voltage supply metal pattern 170 (that is, the surface of the common voltage supply metal pattern 170 in contact with the common electrode 108 of the color filter substrate 105) may be obtained. The laser beam 190 may be irradiated to melt the surface of the metal pattern 170 by a predetermined amount so as to be connected to the common electrode 108.

이와 같이 레이저를 이용하여 컬러필터 기판과 어레이 기판을 직접 도통시킴으로써, 즉 상기 공통전압공급용 금속패턴과 같은 저저항 금속물질이 직접 공통전극과 접속함으로써 종래의 은 도트 사용에 비해 전기적 전도성의 향상에 따른 구동불량이 감소하게 된다.In this way, the color filter substrate and the array substrate are directly connected by using a laser, that is, a low-resistance metal material such as the common voltage supply metal pattern is directly connected to the common electrode, thereby improving the electrical conductivity compared to the conventional silver dot. The driving failure is reduced.

한편, 본 발명에 사용되는 레이저의 에너지는 리페어(repair)공정에 이용되는, 즉 순간적으로 에너지를 가해 금속막을 절단시키는 정도의 에너지보다 약한 레이저 에너지를 이용할 수 있다. 즉, 상기 리페어된 영역의 금속막을 살펴보면 표면 일부가 약하게 녹아 있는 현상을 발견할 수 있는데, 이에 따라 상기 리페어공정에 사용되는 에너지보다 낮은 에너지의 레이저빔을 사용하면 공통전압공급용 금속패턴 표면을 녹여 공통전극과 접속시킬 수 있게 된다.On the other hand, the energy of the laser used in the present invention may use a laser energy that is weaker than the energy used in the repair process, that is, the energy that is instantaneously applied to cut the metal film. In other words, when looking at the repaired metal film, the surface may be weakly melted. Therefore, if a laser beam of energy lower than the energy used in the repair process is used, the surface of the metal pattern for common voltage supply may be melted. It can be connected to the common electrode.

이 때, 본 발명에서는 0.45~2.5㎛ 정도의 파장을 가진 야그(Yttrium Aluminum Garnet; YAG) 레이저를 이용하여 상기 금속패턴 표면을 녹여 공통전극과 접속시켰으나, 본 발명이 이에 한정되는 것은 아니며 금속표면을 녹여 공통전극과 접속시킬 수 있는 정도의 에너지를 가진 어떠한 레이저도 사용할 수 있다.At this time, in the present invention, the surface of the metal pattern is melted using a Yttrium Aluminum Garnet (YAG) laser having a wavelength of about 0.45 to 2.5 μm and connected to the common electrode, but the present invention is not limited thereto. Any laser can be used that has enough energy to melt and connect to the common electrode.

한편, 본 실시예에서는 상기 공통전압공급용 금속패턴이 어레이 기판에 형성된 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 공통전압공급용 금속패턴이 컬러필터 기판에 형성된 경우에도 적용할 수 있다.Meanwhile, in the present embodiment, the case in which the common voltage supply metal pattern is formed on the array substrate is described as an example. However, the present invention is not limited thereto, and the common voltage supply metal pattern is formed on the color filter substrate. Applicable

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.

상술한 바와 같이, 본 발명에 따른 액정표시패널은 레이저를 이용하여 컬러필터 기판과 어레이 기판을 직접 도통시킴으로써, 즉 공통전압공급용 금속패턴과 같은 저저항 금속물질이 직접 공통전극과 접속함으로써 종래의 은 도트 사용에 비해 전기적 전도성의 향상에 따른 구동불량이 감소하게 되는 효과를 얻을 수 있다. As described above, the liquid crystal display panel according to the present invention uses a laser to directly conduct the color filter substrate and the array substrate, that is, a low resistance metal material such as a metal pattern for common voltage supply is directly connected to the common electrode. Compared to the use of silver dots, it is possible to obtain an effect of reducing the driving failure due to the improvement of the electrical conductivity.

또한, 컬러필터 기판과 어레이 기판의 전기도통에 기판 자체의 금속, 즉 상기와 같은 공통전압공급용 금속패턴을 이용함으로써 셀갭불량과 같은 문제점을 방지할 수 있게 된다. 즉, 상기 공통전압공급용 금속패턴은 종래의 은 도트에 비해 형성과정에서 그 높이가 일정하게 패터닝 되므로 종래에 비해 셀갭불량이 감소하게 된다.In addition, a problem such as a cell gap defect can be prevented by using the metal of the substrate itself, that is, the common voltage supply metal pattern as described above, for the electrical conduction between the color filter substrate and the array substrate. That is, since the height of the common voltage supply metal pattern is uniformly patterned during the formation process compared with the conventional silver dot, the cell gap defect is reduced compared with the conventional.

또한, 레이저를 사용함으로써 정확한 위치에 짧은 조사시간으로 컬러필터 기판과 어레이 기판간의 도통이 가능하기 때문에 액정표시패널이 대형화되어 가는 현 추세에 대응이 가능한 이점이 있다.In addition, the use of a laser enables conduction between the color filter substrate and the array substrate with a short irradiation time at an accurate position, which has the advantage of being able to cope with the current trend of increasing the size of the liquid crystal display panel.

도 1은 본 발명의 액정표시패널의 구조를 개략적으로 나타내는 평면도.1 is a plan view schematically showing the structure of a liquid crystal display panel of the present invention.

도 2는 도 1에 도시된 액정표시패널의 I-I'선에 따른 단면도를 개략적으로 나타내는 도면.FIG. 2 is a schematic cross-sectional view taken along line II ′ of the liquid crystal display panel illustrated in FIG. 1.

도 3은 도 1에 도시된 액정표시패널의 어레이 기판 일부를 나타내는 예시도.FIG. 3 is an exemplary view illustrating a portion of an array substrate of the liquid crystal display panel illustrated in FIG. 1.

도 4a 내지 도 4g는 본 발명의 실시예에 따른 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.4A to 4G are cross-sectional views sequentially illustrating a manufacturing process of an array substrate according to an exemplary embodiment of the present invention.

도 5는 도 4g에 도시된 어레이 기판과 컬러필터 기판을 합착하여 형성된 액정표시패널을 나타내는 단면도.FIG. 5 is a cross-sectional view illustrating a liquid crystal display panel formed by bonding the array substrate and the color filter substrate illustrated in FIG. 4G.

** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **

105 : 컬러필터 기판 108 : 공통전극105: color filter substrate 108: common electrode

110 : 어레이 기판 139 : 공통전압 배선110: array substrate 139: common voltage wiring

140 : 실 패턴 150 : 스페이서140: seal pattern 150: spacer

160 : 액정층 170 : 공통전압공급 금속패턴160: liquid crystal layer 170: common voltage supply metal pattern

190 : 레이저빔190: laser beam

Claims (12)

화상표시영역인 화소부와 화상비표시 영역인 화소 외곽부로 구분되는 제 1 기판과 제 2 기판;A first substrate and a second substrate divided into a pixel portion that is an image display area and a pixel outer portion that is an image non-display area; 상기 제 1 기판 위에 배열하며, 종횡으로 교차하여 화소부에 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인;A plurality of gate lines and data lines arranged on the first substrate and defining a plurality of pixel regions in the pixel portion by crossing vertically and horizontally; 상기 각각의 화소영역 위에 형성된 화소전극;A pixel electrode formed on each pixel area; 상기 각각의 화소영역에 형성된 스위칭소자;Switching elements formed in the pixel areas; 상기 제 2 기판 위에 형성된 공통전극; 및A common electrode formed on the second substrate; And 상기 제 1 기판의 화소 외곽부에 형성되며, 상기 제 2 기판의 공통전극에 접속되어 공통전압을 공급하는 금속패턴을 포함하는 액정표시패널.And a metal pattern formed at an outer periphery of the pixel of the first substrate and connected to a common electrode of the second substrate to supply a common voltage. 제 1 항에 있어서, 상기 제 1 기판의 화소 외곽부에 설치되어 상기 게이트라인과 데이터라인에 각각 게이트 신호와 데이터 신호를 공급하는 게이트구동회로부와 데이터구동회로부를 추가로 포함하는 것을 특징으로 하는 액정표시패널.The liquid crystal device of claim 1, further comprising a gate driver circuit part and a data driver circuit part installed at an outer periphery of the first substrate to supply a gate signal and a data signal to the gate line and the data line, respectively. Display panel. 제 2 항에 있어서, 상기 데이터구동회로부 또는 게이트구동회로부에 접속되어 공통전압을 인가 받아 상기 금속패턴에 인가하는 공통전압 배선을 추가로 포함하는 것을 특징으로 하는 액정표시패널.The liquid crystal display panel of claim 2, further comprising a common voltage wiring connected to the data driver circuit portion or the gate driver circuit portion to receive a common voltage and apply the common voltage to the metal pattern. 제 1 항에 있어서, 상기 금속패턴은 상기 제 1 기판의 화소부 외곽의 적어도 하나의 모서리에 형성되어 있는 것을 특징으로 하는 액정표시패널.The liquid crystal display panel of claim 1, wherein the metal pattern is formed at at least one corner of an outer periphery of the pixel portion of the first substrate. 제 1 항에 있어서, 상기 금속패턴은 몰리브덴, 알루미늄 등의 저저항 금속물질로 형성되어 있는 것을 특징으로 하는 액정표시패널.The liquid crystal display panel of claim 1, wherein the metal pattern is made of a low resistance metal material such as molybdenum or aluminum. 제 1 항에 있어서, 상기 금속패턴은 상기 제 1 기판과 제 2 기판 사이의 셀갭 두께와 동일한 높이를 가지는 것을 특징으로 하는 액정표시패널.The liquid crystal display panel of claim 1, wherein the metal pattern has a height equal to a cell gap thickness between the first substrate and the second substrate. 화소부와 화소 외곽부로 구분되는 제 1 기판과 제 2 기판을 제공하는 단계;Providing a first substrate and a second substrate divided into a pixel portion and a pixel outer portion; 상기 제 1 기판의 화소부에 스위칭소자를 형성하며, 상기 제 1 기판의 화소 외곽부에 공통전압공급용 금속패턴을 형성하는 단계;Forming a switching element in a pixel portion of the first substrate and forming a common voltage supply metal pattern in an outer portion of the pixel of the first substrate; 상기 제 2 기판 위에 공통전극을 형성하는 단계;Forming a common electrode on the second substrate; 상기 제 1 기판과 제 2 기판을 합착하는 단계; 및Bonding the first substrate and the second substrate to each other; And 상기 제 1 기판의 공통전압공급용 금속패턴을 녹여 상기 금속패턴과 제 2 기판의 공통전극을 접속시키는 단계를 포함하는 액정표시패널의 제조방법.And melting the metal pattern for common voltage supply of the first substrate to connect the metal pattern and the common electrode of the second substrate. 제 7 항에 있어서, 레이저를 이용하여 상기 공통전압공급용 금속패턴 표면을 녹여 상기 공통전극에 접속시키는 것을 특징으로 하는 액정표시패널의 제조방법.The method of claim 7, wherein the surface of the common voltage supply metal pattern is melted using a laser and connected to the common electrode. 제 8 항에 있어서, 상기 레이저는 0.45~2.5㎛ 정도의 파장을 가지는 야그(YAG) 레이저를 이용하는 것을 특징으로 하는 액정표시패널의 제조방법.The method of claim 8, wherein the laser uses a yag laser having a wavelength of about 0.45 to 2.5 μm. 제 7 항에 있어서, 상기 제 1 기판에 스위칭소자 및 공통전압공급용 금속패턴을 형성하는 단계는The method of claim 7, wherein the forming of the switching element and the common voltage supply metal pattern on the first substrate is performed. 상기 제 1 기판의 화소부에 게이트전극을 형성하며, 화소 외곽부에 공통전압 배선을 형성하는 단계;Forming a gate electrode on the pixel portion of the first substrate and forming a common voltage line on the outer portion of the pixel; 상기 제 1 기판 위에 제 1 절연막을 증착하는 단계;Depositing a first insulating film on the first substrate; 상기 제 1 기판의 화소부에 액티브층을 포함하는 액티브 패턴을 형성하는 단계;Forming an active pattern including an active layer on the pixel portion of the first substrate; 상기 액티브층의 소정영역에 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하는 단계;Forming a source electrode and a drain electrode electrically connected to a predetermined region of the active layer; 상기 제 1 기판 위에 드레인전극의 일부를 노출시키는 화소부 콘택홀과 상기 공통전압 배선의 일부를 노출시키는 화소 외곽부 콘택홀이 형성되어 있는 제 2 절연막을 형성하는 단계;Forming a second insulating layer having a pixel portion contact hole exposing a part of the drain electrode and a pixel outer contact hole exposing a part of the common voltage wiring on the first substrate; 상기 제 1 기판의 화소부에 상기 화소부 콘택홀을 통해 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및Forming a pixel electrode electrically connected to the drain electrode through the pixel portion contact hole in the pixel portion of the first substrate; And 상기 화소 외곽부 콘택홀을 통해 상기 공통전압 배선과 전기적으로 접속하는 공통전압공급용 금속패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.And forming a common voltage supply metal pattern electrically connected to the common voltage line through the pixel outer contact hole. 제 7 항에 있어서, 상기 제 1 기판에 스위칭소자 및 공통전압공급용 금속패턴을 형성하는 단계는The method of claim 7, wherein the forming of the switching element and the common voltage supply metal pattern on the first substrate is performed. 상기 제 1 기판의 화소부에 게이트전극을 형성하는 단계;Forming a gate electrode on the pixel portion of the first substrate; 상기 제 1 기판 위에 제 1 절연막을 증착하는 단계;Depositing a first insulating film on the first substrate; 상기 제 1 기판의 화소부에 액티브층을 포함하는 액티브 패턴을 형성하는 단계;Forming an active pattern including an active layer on the pixel portion of the first substrate; 상기 액티브층의 소정영역에 전기적으로 접속하는 소오스전극 및 드레인전극을 형성하며, 화소 외곽부에 공통전압 배선을 형성하는 단계;Forming a source electrode and a drain electrode electrically connected to a predetermined region of the active layer, and forming a common voltage wiring at an outer portion of the pixel; 상기 제 1 기판 위에 드레인전극의 일부를 노출시키는 화소부 콘택홀과 상기 공통전압 배선의 일부를 노출시키는 화소 외곽부 콘택홀이 형성되어 있는 제 2 절연막을 형성하는 단계;Forming a second insulating layer having a pixel portion contact hole exposing a part of the drain electrode and a pixel outer contact hole exposing a part of the common voltage wiring on the first substrate; 상기 제 1 기판의 화소부에 상기 화소부 콘택홀을 통해 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및Forming a pixel electrode electrically connected to the drain electrode through the pixel portion contact hole in the pixel portion of the first substrate; And 상기 화소 외곽부 콘택홀을 통해 상기 공통전압 배선과 전기적으로 접속하는 공통전압공급용 금속패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.And forming a common voltage supply metal pattern electrically connected to the common voltage line through the pixel outer contact hole. 제 10 항 또는 제 11 항에 있어서, 상기 화소부에 화소전극을 형성할 때 상기 화소 외곽부에 상기 화소 외곽부 콘택홀을 통해 공통전압 배선과 전기적으로 접속하는 연결전극을 형성하는 것을 특징으로 하는 액정표시패널의 제조방법.12. The method of claim 10 or 11, wherein when the pixel electrode is formed in the pixel portion, a connecting electrode electrically connected to the common voltage line through the pixel outer contact hole is formed in the pixel outer portion. Method of manufacturing a liquid crystal display panel.
KR1020030095767A 2003-12-23 2003-12-23 Liquid crystal display panel and method of fabricating the same KR20050064407A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030095767A KR20050064407A (en) 2003-12-23 2003-12-23 Liquid crystal display panel and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095767A KR20050064407A (en) 2003-12-23 2003-12-23 Liquid crystal display panel and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20050064407A true KR20050064407A (en) 2005-06-29

Family

ID=37256006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095767A KR20050064407A (en) 2003-12-23 2003-12-23 Liquid crystal display panel and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20050064407A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639878B (en) * 2016-07-29 2018-11-01 日商日本顯示器股份有限公司 Electronic machine and manufacturing method thereof
US10290495B2 (en) 2016-07-29 2019-05-14 Japan Display Inc. Electronic apparatus and manufacturing method of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639878B (en) * 2016-07-29 2018-11-01 日商日本顯示器股份有限公司 Electronic machine and manufacturing method thereof
US10290495B2 (en) 2016-07-29 2019-05-14 Japan Display Inc. Electronic apparatus and manufacturing method of the same
US11018000B2 (en) 2016-07-29 2021-05-25 Japan Display Inc. Electronic apparatus and manufacturing method of the same
US11587785B2 (en) 2016-07-29 2023-02-21 Japan Display Inc. Electronic apparatus

Similar Documents

Publication Publication Date Title
US6038003A (en) Liquid crystal display and method of manufacturing the same
KR100244447B1 (en) Liquid crystal display and method for manufacturing the same
KR100463043B1 (en) Active Matrix Liquid Crystal Display
KR101198218B1 (en) Array substrate for liquid crystal display device and method for fabricating the same
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
KR101248005B1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR100919199B1 (en) In plane switching mode liquid crystal display device
KR20130062375A (en) Liquid crystal display panel, production method for same, and array substrate and production method for same
KR100305523B1 (en) Liquid crystal display device and method for manufacturing the same
JP3504576B2 (en) Liquid crystal display device and inspection method thereof
US7098986B2 (en) Data pad region of liquid crystal display panel and fabricating method thereof
KR20050064407A (en) Liquid crystal display panel and method of fabricating the same
KR20070036915A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR20050113906A (en) Liquid crystal panel for liquid crystal display device and method for fabricating the same
KR0124976B1 (en) Liquid crystal display device and its manufacturing method for aperture ratio improvement
KR100769185B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
KR100577301B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
KR100963414B1 (en) Liquid Crystal Display Device And Fabricating Method thereof
KR20040036987A (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR100983579B1 (en) Liquid crystal display device and method for fabricating the same
KR101033460B1 (en) Array substrate for Liquid Crystal Display Device and method for fabricating the same
KR100467176B1 (en) Array pannel of liquid crystal display and fabricating method the same
KR100885839B1 (en) Liquid crystal display
KR100934811B1 (en) Liquid crystal display device with thin film transistor with improved characteristics
KR100463871B1 (en) Liquid Crystal Display and fabrication method of thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination