KR100934811B1 - Liquid crystal display device with thin film transistor with improved characteristics - Google Patents

Liquid crystal display device with thin film transistor with improved characteristics Download PDF

Info

Publication number
KR100934811B1
KR100934811B1 KR1020020082708A KR20020082708A KR100934811B1 KR 100934811 B1 KR100934811 B1 KR 100934811B1 KR 1020020082708 A KR1020020082708 A KR 1020020082708A KR 20020082708 A KR20020082708 A KR 20020082708A KR 100934811 B1 KR100934811 B1 KR 100934811B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
layer
film transistor
liquid crystal
Prior art date
Application number
KR1020020082708A
Other languages
Korean (ko)
Other versions
KR20040056157A (en
Inventor
장상민
최수석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020082708A priority Critical patent/KR100934811B1/en
Priority to US10/603,931 priority patent/US7133088B2/en
Publication of KR20040056157A publication Critical patent/KR20040056157A/en
Priority to US11/540,668 priority patent/US7671931B2/en
Application granted granted Critical
Publication of KR100934811B1 publication Critical patent/KR100934811B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/202—LCD, i.e. liquid crystal displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정표시소자는 전기이동도가 향상된 박막트랜지스터가 적용된다. 기판상에는 요철층 또는 홈이 형성되어 박막트랜지스터의 반도체층에 요철을 부여하며, 상기 요철에 의해 반도체층의 표면적이 증가한다. 따라서, 게이트전극에 신호가 인가될 때 상기 반도체층에 형성되는 채널의 폭이 증가하게 되어, 결국 전기이동도가 향상된다. 향상된 전기이동도 만큼 박막트랜지스터의 면적을 감소시킬 수 있으므로 액정표시소자의 개구율이 향상된다.In the liquid crystal display device of the present invention, a thin film transistor having improved electrical mobility is applied. An uneven layer or groove is formed on the substrate to impart unevenness to the semiconductor layer of the thin film transistor, and the unevenness increases the surface area of the semiconductor layer. Therefore, when a signal is applied to the gate electrode, the width of the channel formed in the semiconductor layer increases, resulting in an improvement in electric mobility. Since the area of the thin film transistor can be reduced by the improved electric mobility, the aperture ratio of the liquid crystal display device is improved.

Description

특성이 향상된 박막트랜지스터를 구비한 액정표시소자{A LIQUID CRYSTAL DISPLAY DEVICE INCLUDING THIN FILM TRANSISTOR HAVING IMPROVED CHARACTERISTICS}A liquid crystal display device having a thin film transistor with improved characteristics {A LIQUID CRYSTAL DISPLAY DEVICE INCLUDING THIN FILM TRANSISTOR HAVING IMPROVED CHARACTERISTICS}

도 1은 종래 액정표시소자의 평면도.1 is a plan view of a conventional liquid crystal display device.

도 2는 도1의 I-I'선 단면도.2 is a cross-sectional view taken along line II ′ of FIG. 1.

도 3은 도 1에 도시된 박막트랜지스터의 확대 평면도.3 is an enlarged plan view of the thin film transistor illustrated in FIG. 1.

도 4는 본 발명의 일실시예에 따른 액정표시소자의 평면도.4 is a plan view of a liquid crystal display device according to an exemplary embodiment of the present invention.

도 5a는 도 4에 도시된 박막트랜지스터의 확대 평면도.5A is an enlarged plan view of the thin film transistor illustrated in FIG. 4.

도 5b는 도 5a의 II-II'선 단면도.5B is a cross-sectional view taken along the line II-II 'of FIG. 5A.

도 6은 본 발명의 다른 실시예에 따른 액정표시소자에 포함되는 박막트랜지스터 구조를 나타내는 단면도.6 is a cross-sectional view illustrating a thin film transistor structure included in a liquid crystal display device according to another exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

112,212 : 게이트전극 114,214 : 반도체층112,212 gate electrode 114,214 semiconductor layer

116,216 : 소스전극 117,217 : 드레인전극116,216 Source electrode 117,217 Drain electrode

120,220 : 기판 122,222 : 게이트절연층120,220: substrate 122,222: gate insulating layer

126 : 요철층 127 : 컨택홀126: uneven layer 127: contact hole

128 : 화소전극 226 : 홈128: pixel electrode 226: groove

본 발명은 액정표시소자에 관한 것으로, 특히 반도체층에 요철을 형성하여 채널(channel)의 폭을 증가시킴으로써 박막트랜지스터의 전기적 특성이 향상되고 개구율이 향상된 액정표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device in which electrical properties of a thin film transistor are improved and aperture ratio is improved by forming irregularities in a semiconductor layer to increase the width of a channel.

표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.In display devices, particularly flat panel displays such as liquid crystal display devices, each pixel includes an active device such as a thin film transistor to drive the display device. The driving method is often called an active matrix driving method. In the active matrix method, the active elements are arranged in each pixel arranged in a matrix to drive the pixel.

도 1은 액티브 매트릭스방식의 액정표시소자(1)를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor)를 사용하는 액정표시소자이다. 도면에 도시된 바와 같이, 종횡으로 N×M개의 화소가 배치된 액정표시소자(1)의 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(3)과 화상신호가 인가되는 데이터라인(5)의 교차영역에 형성된 박막트랜지스터(10)를 포함하고 있다. 박막트랜지스터(10)는 상기 게이트라인(3)과 연결된 게이트전극(12)과, 상기 게이트전극(12) 위에 형성되어 게이트전극(12)에 주사신호가 인가됨에 따라 활성화되는 반도체층(14)과, 상기 반도체 층(14) 위에 형성된 소스전극(16) 및 드레인전극(17)으로 구성된다. 화소의 표시영역에는 상기 소스전극(16) 및 드레인전극(18)과 연결되어 반도체층(14)이 활성화됨에 따라 상기 소스전극(16) 및 드레인전극(17)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(28)이 형성되어 있다.1 is a diagram showing an active matrix liquid crystal display device 1. The liquid crystal display device having the structure shown in the drawing is a liquid crystal display device using a thin film transistor as an active device. As shown in the figure, a gate line 3 to which a scan signal is applied from an external driving circuit and a data line to which an image signal is applied to each pixel of the liquid crystal display device 1 in which N × M pixels are arranged horizontally and horizontally. And a thin film transistor 10 formed at the intersection region of (5). The thin film transistor 10 includes a gate electrode 12 connected to the gate line 3, a semiconductor layer 14 formed on the gate electrode 12 and activated when a scan signal is applied to the gate electrode 12. And a source electrode 16 and a drain electrode 17 formed on the semiconductor layer 14. As the semiconductor layer 14 is activated by being connected to the source electrode 16 and the drain electrode 18 in the display area of the pixel, an image signal is applied through the source electrode 16 and the drain electrode 17 so that the liquid crystal ( And a pixel electrode 28 for operating the same).

도 2는 도 1의 I-I'선 단면도이다. 도면에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 제1기판(20) 위에는 박막트랜지스터의 게이트전극(12)이 형성되어 있으며, 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 게이트절연층(22) 위에는 반도체층(14)이 형성되어 있으며, 그 위에 소스전극(16) 및 드레인전극(17)이 형성되어 박막트랜지스터가 형성된다. 또한, 상기 게이트절연층(22) 위에는 데이터라인(5)이 형성되어 있다.FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1. As shown in the figure, the gate electrode 12 of the thin film transistor is formed on the first substrate 20 made of a transparent insulating material such as glass, and the gate insulating layer 22 is formed over the entire first substrate 20. Is laminated. The semiconductor layer 14 is formed on the gate insulating layer 22, and a source electrode 16 and a drain electrode 17 are formed thereon to form a thin film transistor. In addition, a data line 5 is formed on the gate insulating layer 22.

상기와 같이, 박막트랜지스터가 형성된 제1기판(20) 전체에 걸쳐 보호층(24)이 적층되어 있으며, 그 위에 ITO(Indium Tin Oxide)와 같은 투명전극으로 이루어진 화소전극(28)이 형성되어 있다. 도면에 도시된 바와 같이, 상기 보호층(24)에는 컨택홀(contact hole;27)이 형성되어 박막트랜지스터의 드레인전극(17)과 화소전극(28)이 전기적으로 접속된다.As described above, the protective layer 24 is stacked over the first substrate 20 on which the thin film transistor is formed, and the pixel electrode 28 made of a transparent electrode such as indium tin oxide (ITO) is formed thereon. . As shown in the figure, a contact hole 27 is formed in the passivation layer 24 to electrically connect the drain electrode 17 and the pixel electrode 28 of the thin film transistor.

제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역(화상 비표시영역)으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터 영역과 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다.The black matrix 32 and the color filter layer 34 are formed on the second substrate 30. The black matrix 32 is for preventing light from leaking into a region in which the liquid crystal molecules do not operate (non-image display region). And a data line region). The color filter layer 34 is composed of R (Red), B (Blue), and G (Green) to realize actual colors.

상기 제1기판(20) 및 제2기판(30) 사이에 액정층(40)이 형성되어 액정패널(1)이 완성된다.The liquid crystal layer 40 is formed between the first substrate 20 and the second substrate 30 to complete the liquid crystal panel 1.

박막트랜지스터는 전기적 특성이 안정되어 있고 온,오프 제어가 용이하며 스위칭속도가 빠르다는 장점 때문에, 액정표시소자의 능동소자로서 주로 사용된다. 한편, 근래 고해상도의 액정표시소자 등과 같은 고품질의 액정표시소자가 개발됨에 따라 전기이동도와 같은 전기적 특성이 더욱 향상된 박막트랜지스터가 능동소자로서 요구되고 있다.The thin film transistor is mainly used as an active element of a liquid crystal display device because of its advantages of stable electrical characteristics, easy on / off control, and fast switching speed. Meanwhile, as high quality liquid crystal display devices such as high resolution liquid crystal display devices have been developed, thin film transistors having improved electrical characteristics such as electric mobility have been required as active devices.

일반적으로 박막트랜지스터의 전기이동도는 소스전극(16) 및 드레인전극(18) 사이의 반도체층(14)에 형성되는 채널에 길이(l)와 폭(w)의 비(w/l)에 의해 결정된다. 따라서, 박막트랜지스터(10)의 전기이동도를 조절하기 위해서는 채널의 길이와 폭을 조정해야만 한다.In general, the electrical mobility of the thin film transistor is determined by the ratio (w / l) of the length (l) and the width (w) to the channel formed in the semiconductor layer 14 between the source electrode 16 and the drain electrode 18. Is determined. Therefore, in order to control the electrical mobility of the thin film transistor 10, the length and width of the channel must be adjusted.

도 3은 도 1에 도시된 박막트랜지스터(10)의 확대 평면도이다. 도면에 도시된 바와 같이, 게이트전극(12)에 신호가 인가되면, 반도체층(14)이 활성화되어 상기 소스전극(16)과 드레인전극(17) 사이의 반도체층(14)에 채널이 형성된다. 이때, 상기 채널의 길이는 소스전극(16)과 드레인전극(17) 사이의 간격에 해당하며 채널의 폭은 소스전극(16)과 드레인전극(17)에 맞닿는 반도체층(14)의 폭에 해당한다.3 is an enlarged plan view of the thin film transistor 10 illustrated in FIG. 1. As shown in the figure, when a signal is applied to the gate electrode 12, the semiconductor layer 14 is activated to form a channel in the semiconductor layer 14 between the source electrode 16 and the drain electrode 17. . In this case, the length of the channel corresponds to the gap between the source electrode 16 and the drain electrode 17, and the width of the channel corresponds to the width of the semiconductor layer 14 contacting the source electrode 16 and the drain electrode 17. do.

상기와 같은 구조의 박막트랜지스터(10)에서 원하는 크기의 전기이동도를 형성하기 위해서는 소스(16)과 드레인전극(17) 사이의 간격(l)을 감소하던지 소스전극(16) 및 드레인전극(17)과 맞닿는 반도체층(14)의 폭(w)을 증가시켜야만 한다. 그러나, 실질적으로 상기 소스전극(16)과 드레인전극(17) 사이의 간격을 설정 길이 이하로 감소시키는 것은 불가능하기 때문에 반도체층(14)의 폭(w)을 증가하여 전기이동도를 향상시켜야만 한다. 그러나, 상기 반도체층(14)의 폭(w)을 증가시키면, 박막트랜지스터(10)의 면적이 증가하게 되며, 따라서 블랙매트릭스(32)에 의해 차단되는 화상 비표시영역이 증가에 의해 액정표시소자의 개구율 저하되는 문제가 있었다.In the thin film transistor 10 having the structure as described above, in order to form the electro mobility of the desired size, the distance l between the source 16 and the drain electrode 17 is reduced or the source electrode 16 and the drain electrode 17 are reduced. ), The width w of the semiconductor layer 14 in contact with However, since it is impossible to substantially reduce the distance between the source electrode 16 and the drain electrode 17 to be less than or equal to the set length, the width w of the semiconductor layer 14 must be increased to improve the electric mobility. . However, if the width w of the semiconductor layer 14 is increased, the area of the thin film transistor 10 is increased, so that the image non-display area blocked by the black matrix 32 is increased by increasing the liquid crystal display device. There was a problem that the aperture ratio of.

본 발명은 상기한 문제를 해결하기 위한 것으로, 기판에 형성된 요철층이나 홈에 의해 반도체층에 요철을 제공하여 채널의 폭을 증가시킴으로써 전기이동도를 향상시킬 수 있는 박막트랜지스터를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a thin film transistor which can improve electric mobility by increasing the width of the channel by providing the unevenness to the semiconductor layer by the uneven layer or groove formed in the substrate. do.

본 발명의 다른 목적은 상기 박막트랜지스터가 적용되어 동일한 전기이동도를 보유하면서도 박막트랜지스터의 면적을 감소시킴으로서 개구율이 향상된 액정표시소자를 제공하는 것이다.Another object of the present invention is to provide a liquid crystal display device having an aperture ratio improved by applying the thin film transistor to reduce the area of the thin film transistor while maintaining the same electric mobility.

상기한 목적을 달성하기 위해, 본 발명에 따른 박막트랜지스터는 기판과, 상기 기판위에 형성된 게이트전극 및 게이트절연층과, 상기 게이트절연층에 형성되어 채널을 형성하여 요철이 형성된 반도체층과, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성된다.In order to achieve the above object, a thin film transistor according to the present invention comprises a substrate, a gate electrode and a gate insulating layer formed on the substrate, a semiconductor layer formed on the gate insulating layer to form channels by forming irregularities, and the semiconductor And a source electrode and a drain electrode formed on the layer.

반도체층의 요철은 기판에 형성되어 소스전극과 드레인전극을 걸쳐 배열되는 적어도 하나의 요철층 또는 적어도 하나의 홈에 의해 형성된다. 상기 요철에 의해 반도체층의 표면적이 증가하게 되고, 따라서 반도체층에 형성되는 채널이 폭이 증 가한다. 박막트랜지스터의 전기이동도는 채널의 폭에 비례하고 길이에 반비례하므로, 상기와 같은 채널 폭 증가에 의해 박막트랜지스터의 전기이동도가 향상된다.The unevenness of the semiconductor layer is formed by at least one uneven layer or at least one groove formed on the substrate and arranged over the source electrode and the drain electrode. The unevenness causes the surface area of the semiconductor layer to increase, and thus the width of the channel formed in the semiconductor layer increases. Since the electrical mobility of the thin film transistor is proportional to the width of the channel and inversely proportional to the length, the electrical mobility of the thin film transistor is improved by increasing the channel width as described above.

또한, 본 발명에 따른 액정표시소자는 상기 박막트랜지스터가 적용된 것으로, 제1기판 위에 배열되어 복수의 화소를 정의하는 복수의 데이터라인 및 게이트라인과, 상기 화소에 형성되며, 상기 제1기판위에 형성된 게이트전극 및 게이트절연층, 상기 게이트절연층에 형성되어 채널을 형성하여 요철이 형성된 반도체층과, 상기 반도체층 위에 형성된 소스전극 및 드레인전극과, 상기 제1기판 전체에 걸쳐 적층된 보호층으로 이루어진 박막트랜지스터와, 상기 화소에 형성된 화소전극으로 구성된다.In addition, the liquid crystal display according to the present invention is applied to the thin film transistor, a plurality of data lines and gate lines arranged on the first substrate to define a plurality of pixels, and formed on the pixel, formed on the first substrate A gate electrode and a gate insulating layer, a semiconductor layer formed on the gate insulating layer to form a channel to form an unevenness, a source electrode and a drain electrode formed on the semiconductor layer, and a protective layer stacked over the entire first substrate And a thin film transistor and a pixel electrode formed on the pixel.

박막트랜지스터의 면적을 작게 하여도 설정된 전기이동도를 얻을 수 있으므로, 결국 액정표시소자의 개구율을 향상시킬 수 있게 된다.Even if the area of the thin film transistor is reduced, the set electric mobility can be obtained, and thus the aperture ratio of the liquid crystal display device can be improved.

본 발명에서는 전기이동도가 향상된 박막트랜지스터가 구비된 액정표시소자를 제공한다. 특히, 본 발명에서는 박막트랜지스터의 면적을 증가시키지 않고도 전기이동도가 향상된 박막트랜지스터를 형성하므로 액정표시소자의 개구율이 저하되는 것을 방지할 수 있게 된다.The present invention provides a liquid crystal display device having a thin film transistor having improved electric mobility. In particular, in the present invention, since the thin film transistor having improved electrical mobility is formed without increasing the area of the thin film transistor, the aperture ratio of the liquid crystal display device can be prevented from being lowered.

반도체층에 형성되는 채널은 실질적으로 반도체층의 표면을 따라 형성된다. 따라서, 반도체층에 형성되는 채널의 폭은 반도체층의 표면적이 증가하면 그에 비례하여 증가할 것이다. 본 발명에서는 이러한 점을 반도체층의 면적 증가, 즉 박막트랜지터의 크기를 증가시키지 않고도 전기이동도가 향상된 박막트랜지스터를 제조 한다.Channels formed in the semiconductor layer are formed substantially along the surface of the semiconductor layer. Therefore, the width of the channel formed in the semiconductor layer will increase in proportion to the increase in the surface area of the semiconductor layer. In the present invention, a thin film transistor having improved electrical mobility is manufactured without increasing the area of the semiconductor layer, that is, the size of the thin film transistor.

이를 위해, 본 발명에서는 반도체층에 요철을 형성하여 소스전극 및 드레인전극과 맞닿는 반도체층의 표면적을 증가시킨다. 이와 같이, 반도체층의 표면적 증가에 의해 채널의 폭이 증가하게 되어 전기이동도가 향상되는 것이다.To this end, in the present invention, irregularities are formed in the semiconductor layer to increase the surface area of the semiconductor layer in contact with the source electrode and the drain electrode. As such, the width of the channel is increased by increasing the surface area of the semiconductor layer, thereby improving the electric mobility.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자에 대하여 상세히 설명한다.Hereinafter, a liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 일실시예에 따른 액정표시소자의 구조를 나타내는 평면도이다. 도면에 도시된 바와 같이, 종횡으로 배열된 게이트라인(103)과 데이터라인(105)에 의해 정의되는 화소에는 박막트랜지스터(110)가 형성되어 있다. 상기 박막트랜지스터(110)는 게이트전극(112)과, 상기 게이트전극(112) 위에 형성되어 게이트전극(112)에 주사신호가 인가됨에 따라 활성화되는 반도체층(114)과, 상기 반도체층(114) 위에 형성된 소스전극(116) 및 드레인전극(117)으로 구성된다. 상기 화소에는 소스전극(116) 및 드레인전극(118)과 연결되어 상기 반도체층(114)이 활성화됨에 따라 신호가 인가되는 화소전극(128)이 형성되어 있다.4 is a plan view illustrating a structure of a liquid crystal display device according to an exemplary embodiment of the present invention. As shown in the figure, a thin film transistor 110 is formed in the pixel defined by the gate line 103 and the data line 105 arranged vertically and horizontally. The thin film transistor 110 includes a gate electrode 112, a semiconductor layer 114 formed on the gate electrode 112 and activated as a scan signal is applied to the gate electrode 112, and the semiconductor layer 114. It is composed of a source electrode 116 and a drain electrode 117 formed above. The pixel electrode 128 is connected to the source electrode 116 and the drain electrode 118 so that the signal is applied as the semiconductor layer 114 is activated.

상기 반도체층(114)의 하부에는 적어도 하나의 요철층(126)이 형성되어 있다. 도 5a에 도시된 바와 같이, 상기 요철층(126a,126b)은 소스전극(116) 및 드레인전극(117)에 걸쳐 배열된다. 즉, 상기 요철층(126a,126b)은 게이트전극(112)에 신호가 인가될 때 소스전극(116)과 드레인전극(117) 사이에 형성되는 채널을 따라 형성된다. 상기 요철층(126a,126b)에 의해 반도체층(114)의 표면적이 증가하게 되며, 그 결과 채널의 폭(w)이 증가하게 된다. At least one uneven layer 126 is formed under the semiconductor layer 114. As shown in FIG. 5A, the uneven layers 126a and 126b are arranged over the source electrode 116 and the drain electrode 117. That is, the uneven layers 126a and 126b are formed along a channel formed between the source electrode 116 and the drain electrode 117 when a signal is applied to the gate electrode 112. The surface areas of the semiconductor layer 114 are increased by the uneven layers 126a and 126b, and as a result, the width w of the channel is increased.                     

한편, 소스전극(116)과 드레인전극(117) 사이의 채널 길이(l)는 고정되어 있기 때문에, 상기 채널 폭(w) 증가에 의해 박막트랜지스터(110)의 전기이동도가 향상되는 것이다.On the other hand, since the channel length l between the source electrode 116 and the drain electrode 117 is fixed, the electrical mobility of the thin film transistor 110 is improved by increasing the channel width w.

도 5b는 도 5a의 II-II'선 단면도로서, 이때의 도면은 드레인전극(117)측의 구조를 나타내지만 소스전극(116)측의 구조 역시 드레인전극(117)측과 동일하므로, 소스전극(116)측의 단면은 생략하였다.FIG. 5B is a cross-sectional view taken along the line II-II 'of FIG. 5A, wherein the drawing shows the structure of the drain electrode 117 side, but the structure of the source electrode 116 side is also the same as that of the drain electrode 117 side. The cross section on the (116) side is omitted.

도면에 도시된 바와 같이, 유리와 같은 투명한 물질로 이루어진 제1기판(120)에는 적어도 하나의 요철층(126a,126b)이 형성되어 있다. 상기 요철층(126a,126b)은 절연물질이나 금속을 적층한 후 식각함으로써 형성된다. 상기 요철층(126a,126b) 위에는 게이트전극(112)이 형성된다. 상기 게이트전극(112)은 Al이나 Al합금 또는 Cu와 같은 금속을 증착(evaporation) 또는 스퍼터링(sputtering)방법에 의해 적층하고 식각액으로 식각한 단일 층 또는 복수의 층으로 이루어진다.As shown in the drawing, at least one uneven layer 126a and 126b is formed on the first substrate 120 made of a transparent material such as glass. The uneven layers 126a and 126b are formed by laminating an insulating material or a metal and then etching them. Gate electrodes 112 are formed on the uneven layers 126a and 126b. The gate electrode 112 is formed of a single layer or a plurality of layers in which a metal such as Al, an Al alloy, or Cu is laminated by evaporation or sputtering and etched with an etchant.

상기 요철층(126a,126b)에 의해 그 위의 게이트전극(112)에도 요철이 형성된다. 따라서, 상기 게이트전극(112)의 표면적이 종래 액정표시소자의 게이트전극에 비해 넓어지게 된다.Unevenness is also formed in the gate electrode 112 thereon by the uneven layers 126a and 126b. Accordingly, the surface area of the gate electrode 112 is wider than that of the gate electrode of the conventional liquid crystal display device.

상기 게이트전극(112) 위에는 게이트절연층(122)이 적층되며, 그 위에 반도체층(114)이 형성된다. 상기 반도체층(114)은 비정질실리콘과 같은 반도체물질을 CVD(Chemical Vapor Deposition)법에 의해 적층한 후 식각하여 형성되는 것으로, 신호가 인가됨에 따라 채널이 형성된다. 제1기판(120)에 형성된 요철층(126a,126b) 에 의해 게이트전극(112)에도 요철이 형성되므로, 상기 게이트전극(112)위에 형성되는 게이트절연층(122)과 반도체층(114)에도 요철이 형성된다. 즉, 게이트절연층(122)과 반도체층(114)의 표면적이 증가하게 된다.A gate insulating layer 122 is stacked on the gate electrode 112, and a semiconductor layer 114 is formed thereon. The semiconductor layer 114 is formed by stacking and then etching a semiconductor material such as amorphous silicon by a chemical vapor deposition (CVD) method, and a channel is formed as a signal is applied. Since unevenness is formed in the gate electrode 112 by the uneven layers 126a and 126b formed on the first substrate 120, the unevenness of the gate insulating layer 122 and the semiconductor layer 114 formed on the gate electrode 112 is also increased. Unevenness is formed. That is, the surface areas of the gate insulating layer 122 and the semiconductor layer 114 are increased.

상기 반도체층(114) 위에는 드레인전극(117)(또는 소스전극)이 형성된다. 상기 드레인전극(117)은 Cr, Mo, Al, Al합금 또는 Cu와 같은 금속을 증착 또는 스퍼터링방법에 의해 적층하고 식각액으로 식각한 단일 층 또는 복수의 층으로 이루어진다. 반도체층(114)에 형성된 요철에 의해 상기 드레인전극(117)에도 요철이 형성되며, 따라서 상기 드레인전극(117)의 표면적, 특히 반도체층(114)과 맞닿는 표면적의 면적이 넓어지게 된다.A drain electrode 117 (or a source electrode) is formed on the semiconductor layer 114. The drain electrode 117 is formed of a single layer or a plurality of layers in which a metal such as Cr, Mo, Al, Al alloy or Cu is laminated by a deposition or sputtering method and etched with an etchant. Unevenness is also formed in the drain electrode 117 by the unevenness formed in the semiconductor layer 114, so that the surface area of the drain electrode 117, in particular, the area of the surface contacting the semiconductor layer 114 is increased.

상기한 바와 같이, 본 발명에 따른 액정표시소자에서는 제1기판(120)에 형성된 적어도 하나의 요철층(126a,126b)에 의해 그 위에 적층되는 층(게이트전극, 게이트절연층, 반도체층, 소스전극 및 드레인전극)에 요철이 형성되어, 각 층들의 표면적이 넓어지게 된다. 따라서, 게이트전극(112)으로 인가되는 신호에 의해 반도체층(114)이 활성화되어 표면을 따라 채널이 형성될 때, 반도체층(114)의 표면적이 증가했으므로, 상기 채널의 폭(w)은 반도체층(114)의 요철을 감안하지 않은 폭(w1)(이 폭은 종래 액정표시소자에서의 폭과 동일하다)과 요철에 의해 증가된 표면적에 기인하는 폭(w2)의 합이 된다. 즉, 종래 액정표시소자에 비해 채널의 폭(w)이 w2만큼 증가하는 것이다.As described above, in the liquid crystal display device according to the present invention, a layer (gate electrode, gate insulating layer, semiconductor layer, source) stacked thereon by at least one uneven layer 126a, 126b formed on the first substrate 120. Concavities and convexities are formed in the electrode and the drain electrode, thereby increasing the surface area of each layer. Therefore, when the semiconductor layer 114 is activated by a signal applied to the gate electrode 112 to form a channel along the surface, the surface area of the semiconductor layer 114 is increased, so that the width w of the channel is semiconductor. The width w1 without taking into account the unevenness of the layer 114 (this width is the same as the width in the conventional liquid crystal display device) and the width w2 due to the increased surface area by the unevenness is added. That is, the width w of the channel increases by w2 compared to the conventional liquid crystal display.

한편, 도면에는 도시하지 않았지만, 상기 제1기판(120)과 대향하는 제2기판에는 블랙매트릭스와 컬러필터층이 형성되어 있으며, 상기 제1기판(120)과 제2기 판) 사이에 액정층이 형성되어 액정표시소자가 완성된다. 상기 액정층의 형성은 진공상태에서 합착된 제1기판(120)과 제2기판 사이에 액정을 주입하는 진공액정주입법에 의해 형성될 수도 있으며 근래 각광받고 있는 액정적하방식(liquid crystal dispensing method), 즉 제1기판(120) 또는 제2기판 상에 직접 액정을 적하한 후 상기 제1기판(120) 및 제2기판의 합착에 의해 액정을 기판 전체에 걸쳐서 균일하게 퍼지게 하는 방식에 의해 형성될 수도 있다.Although not shown in the drawings, a black matrix and a color filter layer are formed on the second substrate facing the first substrate 120, and a liquid crystal layer is disposed between the first substrate 120 and the second substrate. The liquid crystal display device is completed. The liquid crystal layer may be formed by a vacuum liquid crystal injection method for injecting liquid crystal between the first substrate 120 and the second substrate bonded in a vacuum state, and have been recently attracted by the liquid crystal dispensing method, That is, the liquid crystal may be directly deposited on the first substrate 120 or the second substrate, and then formed by a method in which the liquid crystal is uniformly spread over the entire substrate by the bonding of the first substrate 120 and the second substrate. have.

상기와 같이, 본 발명의 액정표시소자에서는 게이트전극(112)이 요철층(126a,126b) 위에 형성되어 있으므로, 상기 게이트전극(112)에도 역시 요철이 형성되며, 그 위의 반도체층(114)에 요철이 형성된다. 즉, 반도체층(114)의 표면적이 증가하는 것이다. 결국, 상기 요철층(126a,126b)에 의해 그 위에 형성되는 반도체층(114)의 표면적이 증가하게 되며, 이것은 곧 게이트전극(112)에 신호가 인가되었을 때 반도체층(114)에 형성되는 채널의 폭이 증가한다는 것을 의미한다.As described above, in the liquid crystal display device of the present invention, since the gate electrode 112 is formed on the uneven layers 126a and 126b, the unevenness is also formed on the gate electrode 112, and the semiconductor layer 114 thereon. Irregularities are formed in the That is, the surface area of the semiconductor layer 114 is increased. As a result, the surface area of the semiconductor layer 114 formed thereon by the uneven layers 126a and 126b increases, which is a channel formed in the semiconductor layer 114 when a signal is applied to the gate electrode 112. Means that the width of the increases.

박막트랜지스터의 전기이동도는 채널의 폭과는 비례하고 채널의 길이와는 반비례하므로, 상기와 같이 요철에 의해 채널의 폭이 증가함에 따라 박막트랜지스터의 전기이동도가 향상된다. 따라서, 특성이 향상된 박막트랜지스터를 제작할 수 있게 되어, 액정표시소자의 품질을 향상시킬 수 있게 된다.Since the electrical mobility of the thin film transistor is proportional to the width of the channel and inversely proportional to the length of the channel, the electrical mobility of the thin film transistor is improved as the width of the channel increases due to the unevenness. Therefore, it is possible to manufacture a thin film transistor with improved characteristics, it is possible to improve the quality of the liquid crystal display device.

또한, 상기와 같은 전기이동도의 향상에 의해 액정표시소자의 개구율을 향상시킬 수 있게 된다. 박막트랜지스터의 전기이동도는 채널의 폭과 비례하므로, 좋은 전기이동도를 갖는 박막트랜지스터를 액정표시소자에 적용시키기 위해서는 채널이 설정 폭 이상으로 제작되어야만 했는데, 이것은 박막트랜지스터의 면적이 설정 값 이상으로 된다는 것을 의미한다. 그런데, 본 발명에서는 박막트랜지스터의 면적은 종래와 동일하지만 전기이동도는 요철층(126a,126b)에 의해 향상된다. 다시 말해서, 박막트랜지스터의 면적을 요철에 의한 채널 폭의 증가분 만큼 감소시켜도 종래와 동일한 특성을 갖는 박막트랜지스터를 제작할 수 있게 된다. 따라서, 박막트랜지스터의 면적 감소분(정확하게는 채널폭의 증가분 또는 요철층(126a,126b)에 의한 증가분) 만큼 액정표시소자의 개구율을 향상시킬 수 있게 되는 것이다.In addition, it is possible to improve the aperture ratio of the liquid crystal display device by the above-described improvement of the electric mobility. Since the electrical mobility of the thin film transistor is proportional to the width of the channel, in order to apply the thin film transistor having good electrical mobility to the liquid crystal display device, the channel has to be made over the set width, which means that the area of the thin film transistor is larger than the set value. It means. By the way, in the present invention, the area of the thin film transistor is the same as the conventional one, but the electric mobility is improved by the uneven layers 126a and 126b. In other words, even if the area of the thin film transistor is reduced by the increase of the channel width due to the unevenness, the thin film transistor having the same characteristics as the conventional one can be manufactured. Therefore, the aperture ratio of the liquid crystal display device can be improved by the area reduction of the thin film transistor (exactly, the increase in the channel width or the increase by the uneven layers 126a and 126b).

상기한 실시예의 액정표시소자에서는 제1기판(120) 형성된 요철층(126a,126b)이 소스전극(116)과 드레인전극(117)에 걸쳐 2개 형성되어 있지만, 상기 요철층이 상기한 구조로만 이루어지는 것은 아니다. 예를 들어, 요철층을 3개 이상으로 형성할 수도 있으며, 일정 크기를 갖는 격자구조로 형성할 수도 있을 것이다. 또한, 요철층을 기판에 형성하는 것이 아니라 게이트전극이나 게이트절연층에 형성할 수도 있을 것이다.In the liquid crystal display of the above-described embodiment, two uneven layers 126a and 126b formed on the first substrate 120 are formed across the source electrode 116 and the drain electrode 117, but the uneven layer only has the above structure. It is not done. For example, three or more uneven layers may be formed, or a lattice structure having a predetermined size may be formed. In addition, the concave-convex layer may be formed on the gate electrode or the gate insulating layer instead of the substrate.

중요한 것은 요철층의 형상이 아니라 요철층에 의해 반도체층에 요철이 형성되어 그 표면적이 증가하며, 그 결과 채널의 폭이 증가한다는 것이다. 이러한 관점을 따르면, 본 발명의 특징은 제1기판에 형성되는 요철층이 아니라, 요철을 포함하는 게이트전극과, 반도체층, 소스전극 및 드레인전극의 구조를 특징으로 한다. 따라서, 제1기판에 형성된 요철층에 의해서만이 아니라, 다른 방법(예를 들면, 제1기판에 홈을 형성하는 방법 등)에 의해 게이트라인과 축적용량용 금속층에 요철을 형성할 수 있게 된다.The important thing is that the irregularities are formed in the semiconductor layer by the uneven layer rather than the shape of the uneven layer, so that the surface area thereof increases, and as a result, the width of the channel increases. According to this aspect, the features of the present invention are not the uneven layer formed on the first substrate, but the structure of the gate electrode including the unevenness, and the semiconductor layer, the source electrode and the drain electrode. Therefore, the irregularities can be formed not only by the uneven layer formed on the first substrate but also by the gate line and the metal layer for the storage capacitance by another method (for example, a method of forming a groove in the first substrate).

도 6은 본 발명의 다른 실시예에 따른 액정표시소자에 적용되는 박막트랜지 스터를 나타내는 도면으로, 이 실시예에서는 요철층이 아니라 제1기판(220)에 홈을 형성하여 반도체층의 채널폭을 증가시킨다. 도면에 도시된 바와 같이, 제1기판(220)에는 적어도 하나의 홈(226a,226b)이 형성되어 있으며, 상기 홈(226a,226b) 내부에 게이트전극(212)이 형성되어 있다. 게이트전극(212)이 형성된 제1기판(220) 전체에 걸쳐 게이트절연층(222)이 형성되어 있으며, 그 위에 반도체층(214)과 드레인전극(217)이 형성되어 있다.6 is a view showing a thin film transistor applied to a liquid crystal display device according to another embodiment of the present invention. In this embodiment, a groove is formed in the first substrate 220 instead of the uneven layer, so that the channel width of the semiconductor layer. To increase. As shown in the drawing, at least one groove 226a and 226b is formed in the first substrate 220, and a gate electrode 212 is formed in the groove 226a and 226b. The gate insulating layer 222 is formed on the entire first substrate 220 on which the gate electrode 212 is formed, and the semiconductor layer 214 and the drain electrode 217 are formed thereon.

상기한 바와 같이, 이 실시예에서는 제1기판(220)에 형성된 홈(226a,226b)에 의해 그 위에 형성된 반도체층(214)에 요철이 형성된다. 따라서, 게이트전극(212)에 신호가 인가될 때, 반도체층(214)을 표면을 따라 형성되는 채널의 폭이 증가하게 되어, 박막트랜지스터의 전기이동도가 향상된다.As described above, in this embodiment, unevenness is formed in the semiconductor layer 214 formed thereon by the grooves 226a and 226b formed in the first substrate 220. Therefore, when a signal is applied to the gate electrode 212, the width of the channel formed along the surface of the semiconductor layer 214 is increased, thereby improving the electrical mobility of the thin film transistor.

이실시예에서는 상기 홈(226a,226b)이 도 5에 도시된 요철층과 같이 소스전극 및 데이터전극에 걸쳐 2개 형성되지만, 상기 (226a,226b)이 특정한 형태로만 형성되는 것은 아니다. 예를 들어, 상기 홈은 3개 이상 형성될 수도 있으며, 설정 크기로 격자형상으로 형성될 수도 있을 것이다.In this embodiment, two grooves 226a and 226b are formed across the source electrode and the data electrode, as shown in FIG. 5, but the 226a and 226b are not formed only in a specific shape. For example, three or more grooves may be formed, or may be formed in a lattice shape with a predetermined size.

상술한 바와 같이, 본 발명의 액정표시소자에서는 박막트랜지스터의 반도체층에 요철이 형성되어 신호의 인가시 형성되는 채널의 폭이 증가하게 된다. 따라서, 박막트랜지스터의 면적 증가없이도 전기이동도가 향상되므로, 박막트랜지스터가 적용되는 액정표시소자의 개구율을 향상시킬 수 있게 된다.As described above, in the liquid crystal display of the present invention, irregularities are formed in the semiconductor layer of the thin film transistor, so that the width of the channel formed when the signal is applied increases. Accordingly, since the electrical mobility is improved without increasing the area of the thin film transistor, the aperture ratio of the liquid crystal display device to which the thin film transistor is applied can be improved.

Claims (20)

기판;Board; 상기 기판에 형성된 하나 이상의 요철층;At least one uneven layer formed on the substrate; 상기 요철층이 형성된 기판위에 형성되어 하나 이상의 요철이 형성되는 게이트전극 및 게이트절연층;A gate electrode and a gate insulating layer formed on the substrate on which the uneven layer is formed to form at least one uneven surface; 상기 게이트절연층 위에 형성되어 요철을 가진 채널을 형성하는 반도체층; 및A semiconductor layer formed on the gate insulating layer to form a channel having irregularities; And 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성되며,Comprising a source electrode and a drain electrode formed on the semiconductor layer, 상기 요철층은 소스전극 및 드레인전극 방향으로 상기 소스전극 및 드레인전극에 걸쳐 형성되어 상기 소스전극 및 드레인전극에 요철을 형성하는 것을 특징으로 하는 박막트랜지스터.The uneven layer is a thin film transistor, characterized in that formed in the direction of the source electrode and the drain electrode across the source electrode and the drain electrode to form the unevenness on the source electrode and the drain electrode. 삭제delete 제1항에 있어서, 상기 요철층은 절연패턴 또는 금속패턴인 것을 특징으로 하는 박막트랜지스터.The thin film transistor of claim 1, wherein the uneven layer is an insulating pattern or a metal pattern. 삭제delete 제1항에 있어서, 상기 요철층은 설정 크기로 격자형상으로 배열되는 것을 특징으로 하는 박막트랜지스터.The thin film transistor according to claim 1, wherein the uneven layer is arranged in a lattice shape at a predetermined size. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1기판 위에 배열되어 복수의 화소를 정의하는 복수의 데이터라인 및 게이트라인;A plurality of data lines and gate lines arranged on the first substrate to define a plurality of pixels; 상기 제1기판에 화소에 형성된 하나 이상의 요철층;At least one uneven layer formed in the pixel on the first substrate; 상기 화소에 형성되며, 상기 요철층이 형성된 제1기판위에 형성되어 하나의 이상의 요철이 형성되는 게이트전극 및 게이트절연층, 상기 게이트절연층 위에 형성되어 요철을 가진 채널을 형성하는 반도체층과, 상기 반도체층 위에 형성된 소스전극 및 드레인전극과, 상기 제1기판 전체에 걸쳐 적층된 보호층으로 이루어진 박막트랜지스터; 및A gate electrode and a gate insulating layer formed on the pixel and formed on the first substrate on which the uneven layer is formed, and a semiconductor layer formed on the gate insulating layer to form a channel having unevenness; A thin film transistor comprising a source electrode and a drain electrode formed on the semiconductor layer, and a protective layer stacked over the entire first substrate; And 상기 화소에 형성된 화소전극으로 구성되며,Comprising a pixel electrode formed in the pixel, 상기 요철층은 소스전극 및 드레인전극 방향으로 상기 소스전극 및 드레인전극에 걸쳐 형성되어 상기 소스전극 및 드레인전극에 요철을 형성하는 것을 특징으로 하는 액정표시소자.And the concave-convex layer is formed over the source electrode and the drain electrode in the direction of the source electrode and the drain electrode, thereby forming the concave-convex on the source electrode and the drain electrode. 삭제delete 제11항에 있어서, 상기 요철층은 절연패턴 또는 금속패턴인 것을 특징으로 하는 액정표시소자.The liquid crystal display device according to claim 11, wherein the uneven layer is an insulating pattern or a metal pattern. 삭제delete 제11항에 있어서, 상기 요철층은 설정 크기로 격자형상으로 배열되는 것을 특징으로 하는액정표시소자.12. The liquid crystal display device according to claim 11, wherein the uneven layer is arranged in a lattice shape at a predetermined size. 삭제delete 삭제delete 삭제delete 제11항에 있어서,The method of claim 11, 제2기판에 형성되어 화상 비표시영역으로 투과되는 광을 차단하는 블랙매트릭스;A black matrix formed on the second substrate to block light transmitted to the image non-display area; 상기 제2기판에 형성되어 컬러를 구현하는 컬러필터층; 및A color filter layer formed on the second substrate to implement color; And 상기 제1기판 및 제2기판 사이에 형성된 액정층을 추가로 포함하는 것을 특징으로 하는 액정표시소자.And a liquid crystal layer formed between the first substrate and the second substrate. 삭제delete
KR1020020082708A 2002-12-23 2002-12-23 Liquid crystal display device with thin film transistor with improved characteristics KR100934811B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020020082708A KR100934811B1 (en) 2002-12-23 2002-12-23 Liquid crystal display device with thin film transistor with improved characteristics
US10/603,931 US7133088B2 (en) 2002-12-23 2003-06-26 Liquid crystal display device and method of fabricating the same
US11/540,668 US7671931B2 (en) 2002-12-23 2006-10-02 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020082708A KR100934811B1 (en) 2002-12-23 2002-12-23 Liquid crystal display device with thin film transistor with improved characteristics

Publications (2)

Publication Number Publication Date
KR20040056157A KR20040056157A (en) 2004-06-30
KR100934811B1 true KR100934811B1 (en) 2009-12-31

Family

ID=37348565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020082708A KR100934811B1 (en) 2002-12-23 2002-12-23 Liquid crystal display device with thin film transistor with improved characteristics

Country Status (1)

Country Link
KR (1) KR100934811B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265375A (en) * 1985-09-17 1987-03-24 Nippon Telegr & Teleph Corp <Ntt> Semiconductor thin-film transistor and display device provided with it

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265375A (en) * 1985-09-17 1987-03-24 Nippon Telegr & Teleph Corp <Ntt> Semiconductor thin-film transistor and display device provided with it

Also Published As

Publication number Publication date
KR20040056157A (en) 2004-06-30

Similar Documents

Publication Publication Date Title
US6038003A (en) Liquid crystal display and method of manufacturing the same
KR100435819B1 (en) Orientation division type liquid crystal display, fabrication method thereof and image display method
KR101071711B1 (en) In-Plane Switching mode Liquid crystal display device
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
US8531641B2 (en) Liquid crystal display device and method of manufacturing the same
JP2003195330A (en) Liquid crystal display device
CN100451782C (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
JP2521752B2 (en) Liquid crystal display
KR20020073298A (en) Active-matrix substrate and method of fabricating same
US6897931B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
KR100262954B1 (en) Lcd manufacturing method and structure by the same method
US8842249B2 (en) Display substrate, a method of manufacturing the same and a display apparatus having the same
US6559904B1 (en) Liquid crystal display with high aperture ratio
US20050030464A1 (en) LCD display of slim frame structure
KR20090117258A (en) Thin film transistor array panel and method for manufacturing the same, and liquid crystal display
KR100934811B1 (en) Liquid crystal display device with thin film transistor with improved characteristics
KR20020050021A (en) array panel of liquid crystal display and manufacturing method thereof
JP4406173B2 (en) Liquid crystal display
KR100983579B1 (en) Liquid crystal display device and method for fabricating the same
KR100923674B1 (en) A liquid crystal display device having sufficient storage capacitance
KR101232166B1 (en) Liquid Crystal Display Device and method for fabricating the same
JP2010072110A (en) Liquid crystal display panel
KR20050067624A (en) Liquid crystal display and manufacturing method thereof
KR100640985B1 (en) Liquid crystal display and method for fabricating the same
KR20070003190A (en) Liquid crystal display device and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 10