KR20050062099A - Method for manufacturing capacitor having dielectric stacked aluminium oxide and hafnium oxide - Google Patents
Method for manufacturing capacitor having dielectric stacked aluminium oxide and hafnium oxide Download PDFInfo
- Publication number
- KR20050062099A KR20050062099A KR1020030093770A KR20030093770A KR20050062099A KR 20050062099 A KR20050062099 A KR 20050062099A KR 1020030093770 A KR1020030093770 A KR 1020030093770A KR 20030093770 A KR20030093770 A KR 20030093770A KR 20050062099 A KR20050062099 A KR 20050062099A
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- capacitor
- aho
- temperature
- dielectric film
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 18
- 229910000449 hafnium oxide Inorganic materials 0.000 title claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 title claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 title 3
- 238000010438 heat treatment Methods 0.000 claims abstract description 62
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 13
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 abstract description 17
- 230000008021 deposition Effects 0.000 abstract description 7
- 229910052799 carbon Inorganic materials 0.000 abstract description 4
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 17
- 239000010410 layer Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 238000003860 storage Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000010926 purge Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 HfO2/Al2O3, HfO2/Al2O3 /HfO2의 삼중층 또는 Al2O3/HfO2/Al2O 3의 삼중층으로 이루어진 AHO 유전막 증착후에 진행하는 고온의 산소분위기 열처리시 하부전극이 산화되는 것을 방지할 수 있는 AHO 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명은 AHO 유전막 형성후에 AHO 유전막 내에 잔류하는 불순물들 중에서 C, H, N을 제거하기 위해 고온(500℃∼750℃)에서 열처리한 후, 불순물들중에서 산소공공을 제거하기 위해 저온(300℃∼500℃)에서 열처리하는 2단계의 열처리를 진행하고 있으며, 이와 같이 산소공공을 제거하기 위한 열처리를 저온(300℃∼500℃)에서 진행하므로써 2차 열처리시 하부전극의 표면이 산화되는 것을 방지할 수 있다.The present invention is carried out after the deposition of AHO dielectric film consisting of a triple layer of HfO 2 / Al 2 O 3 , HfO 2 / Al 2 O 3 / HfO 2 , or a triple layer of Al 2 O 3 / HfO 2 / Al 2 O 3 . The present invention provides a method of manufacturing an AHO capacitor that can prevent the lower electrode from being oxidized during an oxygen atmosphere heat treatment. The present invention provides a high temperature to remove C, H, and N from impurities remaining in the AHO dielectric film after AHO dielectric film formation. After heat treatment at (500 ° C. to 750 ° C.), two steps of heat treatments are performed at low temperature (300 ° C. to 500 ° C.) to remove oxygen voids from impurities, and thus heat treatment to remove oxygen voids is performed. By proceeding at a low temperature (300 ℃ ~ 500 ℃) it is possible to prevent the surface of the lower electrode is oxidized during the secondary heat treatment.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터 및 그의 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor manufacturing technology, and more particularly, to a capacitor and a manufacturing method thereof.
최근 미세화된 반도체 공정 기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다. 그러나, 기억소자의 동작에 필요한 충전용량은 셀면적 감소에도 불구하고, 소프트 에러(soft error)의 발생과 리프레쉬 시간(refresh time)의 단축을 방지하기 위해서 25fF/cell 이상의 충분한 용량이 지속적으로 요구되고 있다. 따라서, 현재 DCS(Di-Chloro-Silane) 가스를 사용하여 증착한 실리콘질화막(Si3N4)을 유전체로 사용하고 있는 DRAM용 NO 캐패시터 소자의 경우 표면적이 큰 반구형 구조의 전극 표면을 갖는 3차원 형태의 전하저장전극을 사용하고 있음에도 불구하고, 그 높이가 계속적으로 증가하고 있다.Recently, as the integration of memory products is accelerated due to the development of miniaturized semiconductor processing technology, the unit cell area is greatly reduced, and the operating voltage is being lowered. However, the charging capacity required for the operation of the memory device, despite the reduction in cell area, sufficient capacity of 25 fF / cell or more is continuously required to prevent the occurrence of soft errors and shortening of the refresh time. have. Therefore, in the case of the NO capacitor element for DRAM that uses a silicon nitride film (Si 3 N 4 ) deposited using Di-Chloro-Silane (DCS) gas as a dielectric, it has a three-dimensional electrode surface having a hemispherical structure with a large surface area. Despite the use of a form of charge storage electrode, its height continues to increase.
한편, NO 캐패시터가 256M 이상의 차세대 DRAM 캐패시터에 필요한 충전용량을 확보하는데 그 한계를 보이고 있기 때문에 알루미늄산화막(이하, Al2O3라고 약칭함), 하프늄산화막(이하, HfO2라고 약칭함) 등의 고유전상수를 갖는 유전막을 채용한 캐패시터 소자의 개발이 본격적으로 진행되고 있다.On the other hand, since NO capacitors show limitations in securing the necessary charging capacity for next-generation DRAM capacitors of 256M or more, aluminum oxide films (hereinafter referred to as Al 2 O 3 ) and hafnium oxide films (hereinafter referred to as HfO 2 ) The development of the capacitor element which employ | adopted the dielectric film which has a high dielectric constant is progressing in earnest.
그러나, Al2O3(ε=8)는 유전상수가 아주 크지 않기 때문에 충전용량 확보에 제약이 있으며, 유전상수가 비교적 큰 HfO2(ε=20∼25)는 항복전계 강도가 낮아 반복적인 전기적 충격에 취약하기 때문에 캐패시터의 내구성이 떨어지는 문제점을 갖고 있다.However, Al 2 O 3 (ε = 8) has a limited dielectric constant, so there is a limitation in securing the charging capacity. HfO 2 (ε = 20-25) having a relatively high dielectric constant has a low breakdown field strength. Since it is vulnerable to shock, the durability of the capacitor is inferior.
이를 해결하기 위해 Al2O3와 HfO2의 순서로 적층된 구조, 즉 AHO(HfO 2/Al2O3) 유전막을 사용하는 캐패시터가 제안되었다.In order to solve this problem, a capacitor using a stacked structure of Al 2 O 3 and HfO 2 , that is, an AHO (HfO 2 / Al 2 O 3 ) dielectric layer, has been proposed.
도 1a는 종래 기술에 따른 AHO 캐패시터를 구비하는 반도체 메모리 소자의 구조를 도시한 도면이고, 도 1b는 AHO 유전막 형성후 고온의 열처리에 따른 하부전극의 산화를 나타낸 도면이다.FIG. 1A illustrates a structure of a semiconductor memory device having an AHO capacitor according to the related art, and FIG. 1B illustrates oxidation of a lower electrode after high temperature heat treatment after forming an AHO dielectric layer.
도 1a에 도시된 바와 같이, 트랜지스터 등의 소자가 형성된 반도체 기판(11) 상부에 제1층간절연막(12)이 형성되며, 제1층간절연막(12)을 관통하여 반도체 기판(11)의 일부와 연결되는 스토리지노드콘택(13)이 형성된다.As shown in FIG. 1A, a first interlayer insulating film 12 is formed on a semiconductor substrate 11 on which elements such as transistors are formed, and penetrates through the first interlayer insulating film 12 to form a portion of the semiconductor substrate 11. A storage node contact 13 to be connected is formed.
그리고, 스토리지노드콘택(13) 및 제1층간절연막(12) 상에 캐패시터산화막(14)이 형성되며, 캐패시터산화막(14)이 제공하는 스토리지노드홀(Storagenode hole)에 실린더 형태의 하부전극(15)이 형성된다. 여기서, 하부전극(15)은 스토리지노드콘택과 전기적으로 연결된다.In addition, a capacitor oxide film 14 is formed on the storage node contact 13 and the first interlayer insulating film 12, and the lower electrode 15 having a cylindrical shape is formed in a storage node hole provided by the capacitor oxide film 14. ) Is formed. Here, the lower electrode 15 is electrically connected to the storage node contact.
그리고, 하부전극(15) 및 캐패시터산화막(14) 상에 AHO 유전막(16)이 형성되고, AHO 유전막(16) 상에 상부전극(17)이 형성되어 콘케이브 구조의 AHO 캐패시터를 형성한다.An AHO dielectric film 16 is formed on the lower electrode 15 and the capacitor oxide film 14, and an upper electrode 17 is formed on the AHO dielectric film 16 to form an AHO capacitor having a concave structure.
도 1a와 같은 종래기술은 AHO 유전막(16) 증착후에 막내에 잔류하는 C, N, H 및 산소공공(Oxygen vacancy) 등의 불순물을 제거하여 누설전류특성을 개선시키고 있다.1A improves leakage current characteristics by removing impurities such as C, N, H, and oxygen vacancy remaining in the film after deposition of the AHO dielectric film 16.
이와 같이 불순물을 제거하기 위해 종래 기술은 도 1b와 같이, 퍼니스(Furnace) 또는 급속열처리장치(RTP)를 이용한 고온(500℃ 이상)의 열처리를 진행한다. 이때, 산소공공을 제거하기 위해서는 산소분위기의 열처리가 필요하다.As described above, in order to remove impurities, the prior art performs heat treatment at a high temperature (above 500 ° C.) using a furnace or a rapid heat treatment apparatus (RTP). At this time, in order to remove the oxygen vacancies, heat treatment of the oxygen atmosphere is required.
그러나, 종래기술은 고온에서 산소분위기로 열처리를 진행하는 경우에는 하부전극의 산화(18)가 발생하여 AHO 유전막의 유효산화막두께(effective oxide thickness, Tox)가 증가하는 문제가 발생한다. However, in the prior art, when the heat treatment is performed in an oxygen atmosphere at a high temperature, oxidation (18) of the lower electrode occurs, which causes a problem of increasing the effective oxide thickness (Tox) of the AHO dielectric film.
따라서, 충전용량 확보가 용이하고 내구성도 우수한 AHO 유전막을 이용하는 AHO 캐패시터에서 유효산화막두께의 증가없이 누설전류특성을 개선시킬 수 있는 방법이 요구되고 있다.Accordingly, there is a demand for a method of improving leakage current characteristics without increasing an effective oxide thickness in an AHO capacitor using an AHO dielectric film that is easy to secure a charging capacity and has excellent durability.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, AHO 유전막 증착후에 진행하는 고온의 산소분위기 열처리시 하부전극이 산화되는 것을 방지할 수 있는 AHO 캐패시터의 제조 방법을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above problems of the prior art, to provide a method of manufacturing an AHO capacitor that can prevent the lower electrode is oxidized during the high temperature oxygen atmosphere heat treatment after the AHO dielectric film deposition. have.
상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 알루미늄산화막과 하프늄산화막이 적층된 AHO 유전막을 형성하는 단계, 상기 AHO 유전막내에 잔류하는 불순물을 제거하기 위해, 두 번째 열처리가 첫 번째 열처리에 비해 상대적으로 낮은 온도에서 진행하는 두 번의 열처리를 진행하는 단계, 및 상기 AHO 유전막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 열처리하는 단계에서 상기 첫 번째 열처리는 500℃∼750℃ 온도에서 진행하고, 상기 두 번째 열처리는 300℃∼500℃ 온도에서 진행하는 것을 특징으로 하고, 상기 첫 번째 열처리는 퍼니스 또는 급속열처리장치를 이용하여 진행하는 것을 특징으로 하며, 상기 두 번째 열처리는 플라즈마 열처리 또는 UV/O3 열처리로 진행하는 것을 특징으로 한다.The method of manufacturing a capacitor of the present invention for achieving the above object comprises the steps of forming a lower electrode, forming an AHO dielectric film in which an aluminum oxide film and a hafnium oxide film are laminated on the lower electrode, and removing impurities remaining in the AHO dielectric film. To remove, the second heat treatment comprises the step of performing two heat treatments that proceed at a relatively lower temperature than the first heat treatment, and forming an upper electrode on the AHO dielectric film, the heat treatment In the step of the first heat treatment is carried out at a temperature of 500 ℃ to 750 ℃, the second heat treatment is characterized in that proceeds at a temperature of 300 ℃ to 500 ℃, the first heat treatment using a furnace or rapid heat treatment apparatus The second heat treatment is performed by plasma heat treatment or UV / O 3 heat treatment. It is characterized by performing.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 2a 내지 도 2e는 본 발명의 실시예에 따른 AHO 캐패시터의 제조 방법을 도시한 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method of manufacturing an AHO capacitor according to an embodiment of the present invention.
도 2a에 도시된 바와 같이, 반도체 기판(21)에 트랜지스터(도시 생략)를 형성하고, 반도체 기판(21) 상부에 비트라인(도시 생략)을 형성한 후, 전면에 제1층간절연막(22)을 증착한다.As shown in FIG. 2A, a transistor (not shown) is formed on the semiconductor substrate 21, a bit line (not shown) is formed on the semiconductor substrate 21, and then the first interlayer insulating film 22 is formed on the entire surface of the semiconductor substrate 21. Deposit.
다음으로, 제1층간절연막(22) 상에 식각배리어막(23)과 버퍼산화막(24)을 증착한 후, 버퍼산화막(24), 식각배리어막(23) 및 제1층간절연막(21)을 순차적으로 패터닝하여 반도체 기판(21)의 일부가 노출되는 스토리지노드콘택홀을 형성한다.Next, after the etching barrier film 23 and the buffer oxide film 24 are deposited on the first interlayer insulating film 22, the buffer oxide film 24, the etching barrier film 23, and the first interlayer insulating film 21 are deposited. Patterning is sequentially performed to form a storage node contact hole through which a portion of the semiconductor substrate 21 is exposed.
계속해서, 스토리지노드콘택홀에 폴리실리콘플러그(25)를 채운다. 폴리실리콘플러그(25)는 스토리지노드콘택홀을 채울때까지 버퍼산화막(24) 상에 폴리실리콘을 증착한 후 에치백하여 형성한다. Subsequently, the polysilicon plug 25 is filled in the storage node contact hole. The polysilicon plug 25 is formed by depositing polysilicon on the buffer oxide layer 24 until the storage node contact hole is filled, and then etching back.
다음으로, 폴리실리콘플러그(25)를 포함한 버퍼산화막(24) 상에 캐패시터 산화막(capacitor oxdie, 26)을 증착한다. 여기서, 캐패시터산화막(26)은 BPSG, TEOS, HDP 산화막, USG 또는 PSG를 이용한다.Next, a capacitor oxide film 26 is deposited on the buffer oxide film 24 including the polysilicon plug 25. Here, the capacitor oxide film 26 uses BPSG, TEOS, HDP oxide film, USG, or PSG.
다음으로, 캐패시터산화막(26)을 하부전극이 형성될 홈(도시 생략)을 형성한다. 이때, 캐패시터산화막(26)의 두께가 25000Å이 넘는 경우, 홈을 형성하기 위한 식각이 용이하도록 하드마스크를 도입하며, 하드마스크로는 폴리실리콘을 이용한다. 즉, 하드마스크폴리실리콘을 이용하여 캐패시터산화막(26)을 식각하여 홈을 형성하므로써 감광막만을 이용하던 것에 비해 감광막의 두께를 줄일 수 있는 장점이 있다.Next, a groove (not shown) in which the lower electrode is to be formed is formed in the capacitor oxide film 26. At this time, when the thickness of the capacitor oxide film 26 is more than 25000 GPa, a hard mask is introduced to facilitate etching for forming grooves, and polysilicon is used as the hard mask. That is, by forming the grooves by etching the capacitor oxide film 26 using hard mask polysilicon, the thickness of the photoresist film can be reduced compared to using only the photoresist film.
다음에, 홈에 실린더 형태의 하부전극(27)을 형성한다. 이때, 하부전극(27)은 홈이 형성된 캐패시터산화막(26)의 전면에 폴리실리콘을 증착한 후, 캐패시터산화막(26) 상부의 폴리실리콘을 화학적기계적 연마나 에치백 등의 방법으로 제거하여 실린더 형태로 형성한 것이다. 여기서, 폴리실리콘을 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 포토레지스트로 실린더 내부를 모두 채운 후에, 캐패시터산화막(26)의 표면이 노출될 때까지 연마 또는 에치백을 수행하고, 실린더 내부의 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다. Next, a cylindrical lower electrode 27 is formed in the groove. In this case, the lower electrode 27 is formed by depositing polysilicon on the entire surface of the capacitor oxide film 26 having grooves, and then removing the polysilicon on the capacitor oxide film 26 by chemical mechanical polishing or etch back. It is formed by. Here, when the polysilicon is removed, impurities such as abrasives and etched particles may adhere to the inside of the cylinder. Thus, the capacitor oxide film 26 is filled after the inside of the cylinder is filled with photoresist having good step coverage, for example. Polishing or etch back is performed until the surface of the surface is exposed, and it is preferable to ash by removing the photoresist inside the cylinder.
한편, 하부전극(27)의 표면적을 증가시키기 위해 MPS(Meta stable PolySilicon) 또는 HSG(Hemisperical Silicon Grain) 공정을 추가할 수 있는데, 이때에는 하부전극(27)이 도우프드 폴리실리콘과 언도우프드 폴리실리콘의 적층구조로 형성한 후에 위에서 설명한 과정을 진행하여 실린더 형태를 형성하고, MPS 또는 HSG 공정을 진행한다.Meanwhile, to increase the surface area of the lower electrode 27, a meta stable polysilicon (MPS) or hemisperical silicon grain (HSG) process may be added. In this case, the lower electrode 27 may be doped polysilicon and undoped poly. After forming a laminated structure of silicon to proceed to the above-described process to form a cylinder shape, MPS or HSG process is performed.
상기한 것처럼 하부전극(27)은 폴리실리콘으로 형성하는데, 이때 폴리실리콘은 원료물질로 SiH4 가스를 이용하고, 전도성을 갖도록 하기 위한 도핑가스로 PH3 가스를 이용하며, 이들 가스들은 각각 800sccm∼1200sccm, 500sccm∼1000sccm 유량으로 유지한다. 그리고, 폴리실리콘의 증착 두께는 100Å∼300Å으로 하고, 증착온도는 500℃∼600℃, 증착압력은 0.1∼10torr로 유지한다.As described above, the lower electrode 27 is formed of polysilicon, wherein polysilicon uses SiH 4 gas as a raw material and PH 3 gas as a doping gas for conducting, and these gases are 800 sccm ~ It is maintained at a flow rate of 1200 sccm and 500 sccm to 1000 sccm. The deposition thickness of the polysilicon was 100 kPa to 300 kPa, the deposition temperature was maintained at 500 ° C to 600 ° C, and the deposition pressure was maintained at 0.1 to 10 torr.
위와 같은 일련의 공정에 의해 하부전극(27)을 형성한 후, AHO 유전막을 증착한다.After forming the lower electrode 27 by the above series of processes, an AHO dielectric film is deposited.
도 2b에 도시된 바와 같이, 하부전극(27)을 포함한 캐패시터산화막(26) 상에 AHO 유전막(28)을 증착한다. 여기서, AHO 유전막(28)은 HfO2/Al2O3, HfO 2/Al2O3/HfO2의 삼중층 또는 Al2O3/HfO2/Al2O3의 삼중층이다.As shown in FIG. 2B, an AHO dielectric film 28 is deposited on the capacitor oxide film 26 including the lower electrode 27. Here, the AHO dielectric film 28 is a triple layer of HfO 2 / Al 2 O 3 , HfO 2 / Al 2 O 3 / HfO 2 , or a triple layer of Al 2 O 3 / HfO 2 / Al 2 O 3 .
AHO 유전막(28)이 HfO2/Al2O3/HfO2의 삼중층인 경우에, 먼저 HfO2를 증착하는 사이클을 반복하고, Al2O3를 증착하는 사이클을 반복하며, 다시 HfO2를 증착하는 사이클을 반복한다. HfO2 및 Al2O3의 원료물질로는 각각 Hf(NEtMe) 4, TMA[Al(CH3)3]를 사용하고, 원료물질의 운반 가스 및 산화제로는 각각 아르곤(Ar)과 O3를 이용하며, 퍼지가스로는 N2를 사용한다.If the AHO dielectric film 28 is a triple layer of HfO 2 / Al 2 O 3 / HfO 2 , first repeat the cycle of depositing HfO 2 , repeat the cycle of depositing Al 2 O 3 , and again form HfO 2 . Repeat the deposition cycle. As raw materials of HfO 2 and Al 2 O 3 , Hf (NEtMe) 4 and TMA [Al (CH 3 ) 3 ] were used, respectively. Argon (Ar) and O 3 were used as a carrier gas and an oxidizing agent, respectively. N 2 is used as the purge gas.
먼저, AHO 유전막(28) 중에서 하부층인 HfO2는, 기판온도를 250℃∼500℃로 유지하고 반응챔버의 압력을 0.1torr∼1torr로 유지하여 다음의 사이클을 반복하여 30Å∼40Å 두께로 증착한다. 예를 들면, 운반가스인 아르곤(Ar)의 유량을 150sccm∼250sccm으로 유지하면서 원료물질인 Hf(NEtMe)4을 0.1초∼10초동안 플로우시키는 단계, 질소(N2) 가스를 200sccm∼400sccm의 유량으로 유지하여 3초∼10초동안 퍼지시키는 단계, 산화제인 O3 가스를 200sccm∼500sccm의 유량으로 유지하여 3초∼10초동안 플로우시키는 단계, 질소(N2) 가스를 200sccm∼400sccm의 유량으로 유지하여 3초∼10초동안 퍼지시키는 단계를 하나의 사이클로 하고, 이 사이클을 반복적으로 진행하여 요구되는 두께의 HfO2를 증착한다.First, in the AHO dielectric film 28, HfO 2, which is a lower layer, is deposited to a thickness of 30 kPa to 40 kPa by maintaining the substrate temperature at 250 ° C to 500 ° C and maintaining the pressure of the reaction chamber at 0.1torr to 1torr by repeating the following cycle. . For example, while maintaining a flow rate of argon (Ar), which is a carrier gas, at 150 sccm to 250 sccm, Hf (NEtMe) 4 as a raw material is flowed for 0.1 to 10 seconds, and nitrogen (N 2 ) gas is flowed at 200 sccm to 400 sccm. Maintaining the flow rate to purge for 3 seconds to 10 seconds, maintaining the flow rate of the oxidant O 3 gas at 200 sccm to 500 sccm flow for 3 seconds to 10 seconds, nitrogen (N 2 ) gas flow of 200 sccm to 400 sccm The cycle of purging for 3 to 10 seconds is maintained as one cycle, and the cycle is repeated to deposit HfO 2 of a required thickness.
다음으로, AHO 유전막(28) 중에서 중간층인 Al2O3는, 기판온도를 250℃∼500℃로 유지하고 반응챔버의 압력을 0.1torr∼1torr로 유지하여 다음의 사이클을 반복하여 5Å∼20Å 두께로 증착한다. 예를 들면, 운반가스인 아르곤(Ar)의 유량을 20sccm∼100sccm으로 유지하면서 원료물질인 TMA[Al(CH3)3]을 0.1초∼5초동안 플로우시키는 단계, 질소(N2) 가스를 50sccm∼300sccm의 유량으로 유지하여 0.1초∼5초동안 퍼지시키는 단계, 산화제인 O3 가스를 200sccm∼500sccm의 유량으로 유지하여 3초∼10초동안 플로우시키는 단계, 질소(N2) 가스를 300sccm∼1000sccm의 유량으로 유지하여 0.1초∼5초동안 퍼지시키는 단계를 하나의 사이클로 하고, 이 사이클을 반복적으로 진행하여 요구되는 두께(5Å∼20Å)의 Al2O3를 증착한다.Next, in the AHO dielectric film 28, Al 2 O 3, which is an intermediate layer, maintains the substrate temperature at 250 ° C. to 500 ° C., maintains the pressure in the reaction chamber at 0.1 to 1 tor, and repeats the following cycle. To be deposited. For example, while maintaining a flow rate of argon (Ar), which is a carrier gas, at 20 sccm to 100 sccm, TMA [Al (CH 3 ) 3 ], which is a raw material, is flowed for 0.1 to 5 seconds, and nitrogen (N 2 ) gas is flowed. Maintaining at a flow rate of 50 sccm to 300 sccm and purging for 0.1 to 5 seconds, maintaining a flow rate of oxidant O 3 at a flow rate of 200 sccm to 500 sccm for 3 seconds to 10 seconds, and nitrogen (N 2 ) gas at 300 sccm The step of purging for 0.1 seconds to 5 seconds while maintaining the flow rate at -1000 sccm is performed as one cycle, and this cycle is repeatedly performed to deposit Al 2 O 3 having a required thickness (5 kPa to 20 kPa).
마지막으로, AHO 유전막(28) 중에서 상부층인 HfO2는, 하부층인 HfO2와 동일한 방법을 이용하여 증착하며, 30Å∼40Å 두께로 증착한다.Finally, in the AHO dielectric film 28, HfO 2, which is an upper layer, is deposited using the same method as that of HfO 2 , which is a lower layer, and is deposited to have a thickness of 30 kPa to 40 kPa.
도 2c에 도시된 바와 같이, AHO 유전막(28)을 증착한 후에, AHO 유전막(28)내에 함유되어 잔류하는 불순물들 중 C, N, H을 제거하기 위해 퍼니스 또는 급속열처리장치를 이용한 1차 열처리를 진행한다.As shown in FIG. 2C, after depositing the AHO dielectric layer 28, a primary heat treatment using a furnace or a rapid heat treatment apparatus to remove C, N, and H among impurities contained in the AHO dielectric layer 28 and remaining. Proceed.
퍼니스 또는 급속열처리를 이용한 1차 열처리 방법은 다음과 같다.The primary heat treatment method using the furnace or rapid heat treatment is as follows.
먼저, 급속열처리장치 이용시 N2, Ar 또는 He을 포함하는 비활성가스분위기에서 550℃∼750℃ 온도로 30초∼120초동안 열처리한다.First, when the rapid heat treatment apparatus is used, heat treatment is performed for 30 seconds to 120 seconds at a temperature of 550 ° C to 750 ° C in an inert gas atmosphere including N 2 , Ar, or He.
그리고, 퍼니스 열처리는, N2, Ar 또는 He을 포함하는 비활성가스분위기에서 500℃∼650℃ 온도로 10분∼30분동안 열처리한다.The furnace heat treatment is performed for 10 minutes to 30 minutes at a temperature of 500 ° C to 650 ° C in an inert gas atmosphere containing N 2 , Ar, or He.
도 2d에 도시된 바와 같이, AHO 유전막내에 잔류하는 산소공공을 제거하기 위해 저온 공정의 2차 열처리를 진행한다.As shown in FIG. 2D, a second heat treatment of a low temperature process is performed to remove oxygen pores remaining in the AHO dielectric film.
이때, 2차 열처리는 플라즈마 열처리 또는 O3 분위기의 자외선(Ultra Violet light) 조사를 이용한 열처리(UV/O3 열처리)를 이용하며, 300℃∼500℃의 저온에서 진행한다.At this time, the secondary heat treatment uses a heat treatment (UV / O 3 heat treatment) using plasma heat treatment or ultraviolet (Ultra Violet light) irradiation of O 3 atmosphere, and proceeds at a low temperature of 300 ℃ to 500 ℃.
먼저, 플라즈마 열처리시, 300℃∼500℃ 온도로 O2, O3, N2O 또는 N 2/O2 혼합가스 분위기에서 30초∼120초동안 100W∼300W의 파워로 산소 플라즈마를 발생시켜 열처리한다.First, during plasma heat treatment, an oxygen plasma is generated by generating an oxygen plasma at a power of 100 W to 300 W for 30 seconds to 120 seconds in an O 2 , O 3 , N 2 O or N 2 / O 2 mixed gas atmosphere at a temperature of 300 ° C. to 500 ° C. do.
그리고, UV/O3 열처리시, 300℃∼500℃ 온도로 2분∼10분동안 UV 램프(lamp)의 강도를 15mW/cm2 ∼30mW/cm2로 하여 열처리한다.Then, the heat treatment to the strength of the UV / O 3 upon heat treatment, a temperature of 300 ℃ ~500 ℃ 2-10 minutes UV lamp (lamp) to 15mW / cm 2 ~30mW / cm 2 .
도 2e에 도시된 바와 같이, 2차 열처리까지 완료된 AHO 유전막(28) 상에 상부전극(29)을 형성한다. 이때, 상부전극은 폴리실리콘 또는 TiN으로 형성한다.As shown in FIG. 2E, the upper electrode 29 is formed on the AHO dielectric layer 28 completed by the second heat treatment. At this time, the upper electrode is formed of polysilicon or TiN.
위와 같은 실시예는 콘케이브(Concave) 형태의 캐패시터에 대해 설명하였으나, 하부전극 형성후에 캐패시터산화막(26)을 딥아웃해내는 실린더 형태의 캐패시터에도 적용가능하고, 또한 상하부전극이 모두 폴리실리콘으로 되는 SIS 캐패시터 및 상부전극이 금속막으로 되는 MIS 캐패시터에도 적용가능하다.Although the above embodiment has described a capacitor of a concave type, it is also applicable to a capacitor of a cylindrical shape in which the capacitor oxide film 26 is dipped out after the lower electrode is formed, and both the upper and lower electrodes are made of polysilicon. The present invention is also applicable to an MIS capacitor in which the SIS capacitor and the upper electrode are made of a metal film.
상술한 바와 같이, 본 발명은 AHO 유전막(28) 형성후에 AHO 유전막(28)내에 잔류하는 불순물들 중에서 C, H, N을 제거하기 위해 고온에서 열처리한 후, 불순물들중에서 산소공공을 제거하기 위해 저온에서 열처리하는 2단계의 열처리를 진행하고 있다.As described above, the present invention, after the formation of the AHO dielectric film 28, the heat treatment at high temperature to remove C, H, N among the impurities remaining in the AHO dielectric film 28, and then to remove the oxygen vacancies from the impurities Two stages of heat treatment are performed at low temperature.
이와 같이, 산소공공을 제거하기 위한 열처리를 저온(300℃∼500℃)에서 진행하므로써 2차 열처리시 하부전극(27)의 표면이 산화되는 것을 방지한다.As such, the heat treatment for removing the oxygen voids is performed at a low temperature (300 ° C. to 500 ° C.) to prevent the surface of the lower electrode 27 from being oxidized during the second heat treatment.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 충전용량 확보가 용이하고 내구성도 우수한 AHO 유전막을 이용하는 AHO 캐패시터 제조시 AHO 유전막 형성후에 고온의 열처리를 통해 불순물들을 제거하고, 다시 저온의 열처리를 통해 산소공공을 제거하므로써 AHO 캐패시터의 전기적 특성을 향상시킬 수 있는 효과가 있다. In the present invention described above, the AHO capacitor using the AHO dielectric film, which is easy to secure a charging capacity and has excellent durability, removes impurities through high temperature heat treatment after forming the AHO dielectric film, and removes oxygen vacancies through low temperature heat treatment. There is an effect that can improve the electrical properties.
도 1a는 종래 기술에 따른 AHO 캐패시터를 구비하는 반도체 메모리 소자의 구조를 도시한 도면, 1A illustrates a structure of a semiconductor memory device having an AHO capacitor according to the prior art;
도 1b는 AHO 유전막 형성후 고온의 열처리에 따른 하부전극의 산화를 나타낸 도면,Figure 1b is a view showing the oxidation of the lower electrode according to the high temperature heat treatment after the AHO dielectric film formation,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 AHO 캐패시터의 제조 방법을 도시한 공정 단면도.2A to 2E are cross-sectional views illustrating a method of manufacturing an AHO capacitor according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 반도체 기판 22 : 제1층간절연막21 semiconductor substrate 22 first interlayer insulating film
23 : 식각배리어막 24 : 버퍼산화막23: etching barrier film 24: buffer oxide film
25 : 폴리실리콘플러그 26 : 캐패시터산화막25 polysilicon plug 26 capacitor oxide film
27 : 하부전극 28 : AHO 유전막27: lower electrode 28: AHO dielectric film
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0093770A KR100529396B1 (en) | 2003-12-19 | 2003-12-19 | Method for manufacturing capacitor having dielectric stacked aluminium oxide and hafnium oxide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0093770A KR100529396B1 (en) | 2003-12-19 | 2003-12-19 | Method for manufacturing capacitor having dielectric stacked aluminium oxide and hafnium oxide |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050062099A true KR20050062099A (en) | 2005-06-23 |
| KR100529396B1 KR100529396B1 (en) | 2005-11-17 |
Family
ID=37254345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0093770A KR100529396B1 (en) | 2003-12-19 | 2003-12-19 | Method for manufacturing capacitor having dielectric stacked aluminium oxide and hafnium oxide |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100529396B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712521B1 (en) * | 2005-07-28 | 2007-04-30 | 삼성전자주식회사 | A method for preparing metal-insulator-metal capacitor |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100968425B1 (en) | 2007-06-27 | 2010-07-07 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device |
| KR100975756B1 (en) | 2008-06-11 | 2010-08-12 | 매그나칩 반도체 유한회사 | Insulator, capacitor with the same and fabricating method thereof |
-
2003
- 2003-12-19 KR KR10-2003-0093770A patent/KR100529396B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712521B1 (en) * | 2005-07-28 | 2007-04-30 | 삼성전자주식회사 | A method for preparing metal-insulator-metal capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100529396B1 (en) | 2005-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100622609B1 (en) | Thin film deposition method | |
| US7102875B2 (en) | Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof | |
| KR100670747B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| US6340622B1 (en) | Method for fabricating capacitors of semiconductor device | |
| KR100540474B1 (en) | Capacitor with oxygen barrier and method of fabricating the same | |
| KR100507860B1 (en) | Capacitor having oxidation barrier and method for fabricating the same | |
| KR100655140B1 (en) | Capacitor and method of manufacturing the same | |
| KR100529396B1 (en) | Method for manufacturing capacitor having dielectric stacked aluminium oxide and hafnium oxide | |
| KR100818652B1 (en) | Capacitor with oxygen capture layer and method for manufacturing the same | |
| KR100717824B1 (en) | Capacitor and method for manufacturing the same | |
| KR20050056408A (en) | Method of manufacturing capacitor for semiconductor device | |
| KR20030002905A (en) | Method for fabricating capacitor | |
| KR20050067461A (en) | Method of manufacturing capacitor for semiconductor device | |
| KR100513804B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| KR100533981B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100538808B1 (en) | Method for fabricating capacitor with metal bottom electrode | |
| KR100925028B1 (en) | A dielectric layer, forming method thereof and a capacitor of semiconductor device and forming method thereof using the same | |
| KR100937988B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| KR100798735B1 (en) | Capacitor and method of manufacturing the same | |
| KR20040061278A (en) | Method for fabricating capacitor of semiconductor device | |
| KR100414868B1 (en) | Method for fabricating capacitor | |
| KR20050012638A (en) | Method for forming capacitor of semiconductor device | |
| KR100611386B1 (en) | Method For Treating The High Temperature Of Tantalium Oxide Capacitor | |
| KR20050067442A (en) | Aho capacitor and method for making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |