KR100975756B1 - Insulator, capacitor with the same and fabricating method thereof - Google Patents

Insulator, capacitor with the same and fabricating method thereof Download PDF

Info

Publication number
KR100975756B1
KR100975756B1 KR1020080054891A KR20080054891A KR100975756B1 KR 100975756 B1 KR100975756 B1 KR 100975756B1 KR 1020080054891 A KR1020080054891 A KR 1020080054891A KR 20080054891 A KR20080054891 A KR 20080054891A KR 100975756 B1 KR100975756 B1 KR 100975756B1
Authority
KR
South Korea
Prior art keywords
aluminum oxide
film
hfo
dielectric
capacitor
Prior art date
Application number
KR1020080054891A
Other languages
Korean (ko)
Other versions
KR20090128911A (en
Inventor
임정은
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020080054891A priority Critical patent/KR100975756B1/en
Publication of KR20090128911A publication Critical patent/KR20090128911A/en
Application granted granted Critical
Publication of KR100975756B1 publication Critical patent/KR100975756B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 높은 정전용량과 우수한 선형성을 얻을 수 있는 유전체를 제공하기 위한 것으로, 이를 위해 본 발명은 제1 알루미늄산화막(Al2O3), 하프늄산화막(HfO2) 및 제2 알루미늄산화막(Al2O3)이 순차적으로 적층되어 AHA(Al2O3/HfO2/Al2O3) 구조를 갖는 유전체를 제공한다.The present invention is to provide a dielectric that can obtain a high capacitance and excellent linearity, the present invention for this purpose is the first aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ) and the second aluminum oxide (Al 2 O 3 ) are sequentially stacked to provide a dielectric having an AHA (Al 2 O 3 / HfO 2 / Al 2 O 3 ) structure.

MIM, 유전체 MIM, Dielectric

Description

유전체, 이를 구비한 캐패시터 및 그의 제조방법{INSULATOR, CAPACITOR WITH THE SAME AND FABRICATING METHOD THEREOF}Dielectric, capacitor with same and manufacturing method thereof {INSULATOR, CAPACITOR WITH THE SAME AND FABRICATING METHOD THEREOF}

본 발명은 반도체 제조 기술에 관한 것으로, 특히 다층 구조의 유전체, 이를 구비한 MIM(Metal-Insulator-Metal) 구조를 갖는 캐패시터 및 그의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a capacitor having a multilayer structure, a capacitor having a metal-insulator-metal (MIM) structure having the same, and a method of manufacturing the same.

MIM 구조를 갖는 캐패시터(이하, MIM 캐패시터라 약칭함)는 아날로그 및 RF 회로에서 매우 중요하게 사용된다. 최근에는 반도체 소자의 고집적화와 제조 비용 감소를 위해서 높은 정전용량에 대한 요구가 급증하고 있다. 또한, 고감도 응용소자에 적용하기 위해서는 우수한 선형성을 갖는 캐패시터의 개발이 필수적이다. 정전용량을 높이기 위해서는 유전체의 두께를 줄이는 방법과 고유전율을 갖는 물질을 사용하는 방법이 있다. 하지만 이러한 방법들에서는 선형성이 악화될 수 있다. 이에 따라, 차세대에서는 이러한 특성들이 MIM 캐패시터 사용시 중요한 요건이 될 것이다. Capacitors having a MIM structure (hereinafter, abbreviated as MIM capacitors) are very important in analog and RF circuits. In recent years, the demand for high capacitance has been rapidly increasing for high integration of semiconductor devices and reduction of manufacturing costs. In addition, the development of a capacitor having excellent linearity is essential for application to high sensitivity applications. To increase the capacitance, there are methods of reducing the thickness of the dielectric and using a material having a high dielectric constant. In these methods, however, linearity can deteriorate. Thus, in the next generation, these characteristics will be important requirements when using MIM capacitors.

따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다. Therefore, the present invention has been proposed to solve the problems according to the prior art, and has the following objects.

첫째, 본 발명은 높은 정전용량과 우수한 선형성을 얻을 수 있는 유전체를 제공하는데 그 목적이 있다. First, it is an object of the present invention to provide a dielectric capable of obtaining high capacitance and excellent linearity.

둘째, 본 발명은 높은 정전용량을 갖는 캐패시터를 제공하는데 다른 목적이 있다. Second, another object of the present invention is to provide a capacitor having a high capacitance.

셋째, 본 발명은 공정을 단순화시킬 수 있는 캐패시터 제조방법을 제공하는데 또 다른 목적이 있다.Third, another object of the present invention is to provide a method for manufacturing a capacitor, which can simplify the process.

상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 제1 알루미늄산화막(Al2O3), 하프늄산화막(HfO2) 및 제2 알루미늄산화막(Al2O3)이 순차적으로 적층되어 AHA(Al2O3/HfO2/Al2O3) 구조를 갖는 유전체를 제공한다.In accordance with an aspect of the present invention, a first aluminum oxide layer (Al 2 O 3 ), a hafnium oxide layer (HfO 2 ), and a second aluminum oxide layer (Al 2 O 3 ) are sequentially stacked, and AHA ( An Al 2 O 3 / HfO 2 / Al 2 O 3 ) structure is provided.

또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 제1 전극과, 상기 제1 전극 상에 형성되고, 상기 유전체와, 상기 유전체 상에 형성된 제2 전극을 포함하는 캐패시터를 제공한다.In addition, the present invention according to another aspect for achieving the above object, provides a capacitor comprising a first electrode, the first electrode, the dielectric, and a second electrode formed on the dielectric. .

또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 제1 전극 상에 제1 알루미늄산화막(Al2O3)을 형성하는 단계와, 상기 제1 알루미늄산화막(Al2O3) 상에 하프늄산화막(HfO2)을 형성하는 단계와, 상기 하프늄산화막(HfO2) 상에 제2 알루미늄산화막(Al2O3)을 형성하는 단계와, 상기 제2 알루미늄산화막(Al2O3) 상에 제2 전극을 형성하는 단계를 포함하는 캐패시터 제조방법을 제공한다.In addition, the present invention according to another aspect for achieving the above object, the step of forming a first aluminum oxide film (Al 2 O 3 ) on the first electrode, and the first aluminum oxide film (Al 2 O 3 ) Forming a hafnium oxide layer (HfO 2 ) on the surface, forming a second aluminum oxide layer (Al 2 O 3 ) on the hafnium oxide layer (HfO 2 ), and forming the second aluminum oxide layer (Al 2 O 3 ) It provides a capacitor manufacturing method comprising the step of forming a second electrode on the.

상기한 구성을 구비하는 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다. According to the present invention having the above-described configuration, the following effects can be obtained.

첫째, 본 발명에 의하면, 고유전막이 순차적으로 적층된 AHA(Al2O3/HfO2/Al2O3) 구조로 유전체를 형성함으로써, 단위 면적당 높은 정전용량을 갖는 MIM 캐패시터를 구현할 수 있다. 이에 따라, 동일 정전용량에 대하여 높은 고집적화를 구현할 수 있다. 또한, 기존의 실리콘산화막(SiO2) 또는 실리콘질화막(SiN)으로 이루어진 유전체에 대비하여 누설전류 특성과 선형성을 크게 개선시킬 수 있다.First, according to the present invention, by forming a dielectric with an AHA (Al 2 O 3 / HfO 2 / Al 2 O 3 ) structure in which high dielectric films are sequentially stacked, a MIM capacitor having a high capacitance per unit area can be realized. Accordingly, high integration can be achieved for the same capacitance. In addition, the leakage current characteristics and linearity can be greatly improved in comparison with a dielectric made of a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN).

둘째, 본 발명에 의하면, 동일 챔버 내에서 인-시튜(in-situ) 공정으로 AHA(Al2O3/HfO2/Al2O3) 구조의 유전체를 형성함으로써 제조공정을 단순화시킬 수 있다. Second, according to the present invention, the manufacturing process can be simplified by forming a dielectric having an AHA (Al 2 O 3 / HfO 2 / Al 2 O 3 ) structure in an in-situ process in the same chamber.

MIM 캐패시터에서 높은 정전용량을 얻기 위해서는 고유전막을 사용해야 한다. 고유전막은 실리콘산화막(SiO2)이나 실리콘질화막(SiN)과 비교하여 두꺼운 두께를 갖더라도 정전용량을 높일 수 있는 이점은 있다. 하지만, 누설전류 특성이 떨어지며, 전압 또는 온도에 대한 선형성이 좋지 않은 단점이 있다. 특히, 선형성은 크게 두 가지로 나누어 볼 수 있는데, 1차 전압 계수와 2차 전압 계수이다. 1차 전압 계수는 주로 절연막과 전극 사이 계면의 상대적인 대칭 상태와 유전체 두께의 영향을 많이 받으며, 2차 전압 계수는 유전체 두께의 영향을 많이 받는 것으로 알려져 있다.In order to achieve high capacitance in MIM capacitors, high dielectric films must be used. The high-k dielectric has an advantage of increasing capacitance even though it has a thick thickness compared to silicon oxide (SiO 2 ) or silicon nitride (SiN). However, the leakage current characteristics are inferior, and linearity with respect to voltage or temperature is not good. In particular, linearity can be divided into two main categories: primary voltage coefficient and secondary voltage coefficient. The primary voltage coefficient is mainly influenced by the relative symmetry of the interface between the insulating film and the electrode and the dielectric thickness, and the secondary voltage coefficient is known to be affected by the dielectric thickness.

계면특성을 개선시키기 위해서는 절연막 증착 전 또는 후에 하부전극에 대해 플라즈마 처리(plasma treatment)를 진행하여 트랩(trap) 및 유전체의 불순물을 제거한다. 또한, 정전용량과 누설전류 특성을 개선시키기 위해서는 여러 종류의 막을 적층하여 사용한다. 이를 통해 인가 전압에 따른 정전용량 및 누설전류의 변화 경향을 상호 보완적으로 개선할 수 있다. 이때, 사용하는 절연막들은 서로 다른 종류의 막을 사용하거나, 한 종류의 막을 사용하여도 거의 유사한 효과를 확인할 수 있다. 이는 증착방식에 따라 소스가스(source gas) 및 반응가스(reactant gas)가 바뀌거나 증착조건이 다르기 때문에 동일 종류의 막이라도 그 특성이 다를 수 있기 때문이다. In order to improve the interfacial properties, plasma treatment is performed on the lower electrode before or after the deposition of the insulating layer to remove impurities in traps and dielectrics. In addition, in order to improve capacitance and leakage current characteristics, various kinds of films are stacked and used. Through this, it is possible to complementarily improve the tendency of capacitance and leakage current according to the applied voltage. At this time, the insulating films to be used can be confirmed to have almost similar effects by using different types of films or using only one type of film. This is because the source gas and the reactant gas are changed according to the deposition method, or because the deposition conditions are different, even the same type of film may have different characteristics.

본 출원인은 다음과 같은 실험을 하였다. 먼저, 유전체로 하나의 고유전막을 단일막으로 형성하였다. 또한, 증착방식으로는 플라즈마 원자층 증착(Plasma Enhanced Atomic Layer Deposition, 이하 PEALD라 함) 방식을 기본으로 사용하였다. 또한, 하부전극으로는 Ti/TiN, 상부전극으로는 TiN을 사용하였다. 또한, 유전체는 식각하지 않았다. Applicant conducted the following experiment. First, one high dielectric film was formed of a single film as a dielectric. In addition, as a deposition method, a plasma atomic layer deposition (Plasma Enhanced Atomic Layer Deposition) method was used as a basic method. In addition, Ti / TiN was used as the lower electrode and TiN was used as the upper electrode. In addition, the dielectric was not etched.

이렇게 구현된 MIM 캐패시터의 특성을 평가한 결과, 정전용량, 매칭(matching), 신뢰성 등의 특성은 실리콘산화막 또는 실리콘질화막을 사용한 경우와 비교하여 비슷한 수준이었으나, 누설전류 특성과 선형성은 감소하는 것을 확인하였다. As a result of evaluating the characteristics of the MIM capacitor implemented in this way, the characteristics such as capacitance, matching, and reliability were comparable with those of silicon oxide or silicon nitride, but leakage current characteristics and linearity decreased. It was.

본 발명에서는 MIM 캐패시터의 특성 평가 결과를 토대로 다음과 같은 개선방법을 제안한다. The present invention proposes the following improvement method based on the results of the evaluation of the characteristics of the MIM capacitor.

첫째, 유전체 구조로서, 유전체를 단일막이 아닌 2가지 이상의 고유전막이 적층된 라미네이트(laminate) 구조로 형성하였다. 바람직하게 유전체는 누설전류 특성이 상대적으로 우수한 알루미늄산화막(Al2O3)과 하프늄산화막(HfO2)을 사용하였으며, Al2O3/HfO2/Al2O3이 순차적으로 적층된 3층 구조(이하, AHA라 약칭함)로 형성하였다. AHA 구조에서는 누설전류 측면에서 상대적으로 특성이 우수한 Al2O3가 HfO2의 양측에서 HfO2의 항복(breakdown)으로 인한 급격한 누설전류의 발생을 막아주기 때문에 전체적인 MIM 캐패시터의 특성이 개선되었다. 또한, 동일 정전용량을 구현함에 있어 단일막을 사용할 경우보다 적층구조를 사용할 경우 전체 유전체 두께가 증가하기 때문에 선형성이 개선된다. AHA 구조에서, Al2O3의 두께보다는 HfO2의 두께의 영향을 많이 받으며, HfO2가 약 70% 이상이 될 경우 상대적으로 우수한 특성을 나타낸다. First, as a dielectric structure, a dielectric is formed into a laminate structure in which two or more high-k dielectric films are laminated instead of a single film. Preferably, the dielectric is an aluminum oxide film (Al 2 O 3 ) and a hafnium oxide film (HfO 2 ) having excellent leakage current characteristics, and a three-layer structure in which Al 2 O 3 / HfO 2 / Al 2 O 3 is sequentially stacked. (Hereinafter abbreviated as AHA). In the AHA structure, the characteristics of the overall MIM capacitors are improved because Al 2 O 3, which is relatively superior in terms of leakage current, prevents the rapid leakage current caused by the breakdown of HfO 2 on both sides of HfO 2 . In addition, in implementing the same capacitance, the linearity is improved because the overall dielectric thickness is increased when using a laminated structure than when using a single film. AHA in structure, rather than the thickness of the Al 2 O 3 receives largely upon the thickness of the HfO 2, HfO 2 that shows a relatively excellent characteristic when at least about 70%.

둘째, 플라즈마 처리방법으로서, AHA 구조에서 Al2O3(하부전극 상부에 형성되는 Al2O3)를 형성하기 전에 하부전극에 대해 실시하는 플라즈마 처리(이하, 전처리라 약칭함)와, 상부 Al2O3(상부전극 하부에 형성되는 Al2O3)를 형성한 후 실시하는 플라즈마 처리(이하, 후처리라 약칭함)를 실시하였다. 즉, 전, 후처리를 통해 전극 또는 유전체에 존재하는 불순물과 트랩 사이트(trap site)를 제거하여 전기적 특성을 개선하였다. 평가 결과 PEALD 방식으로 유전체를 증착할 경우 전처리에서는 산소(O2) 플라즈마를 사용하고, 후처리에서는 암모니아(NH3) 플라즈마를 사용하는 것이 선형성 개선에 효과적이었다. 플라즈마 처리를 진행하는 경우 대략 선형성 개선 효과는 30% 정도로 확인되었다. 하지만, 플라즈마 처리를 통해 누설전류 특성 개선은 없었다.Secondly, as a plasma treatment method, a plasma treatment (hereinafter abbreviated as pretreatment) performed on the lower electrode before forming Al 2 O 3 (Al 2 O 3 formed on the lower electrode) in the AHA structure, and the upper Al Plasma treatment (hereinafter, abbreviated as post treatment) performed after forming 2 0 3 (Al 2 O 3 formed on the upper electrode) was performed. In other words, the electrical properties were improved by removing impurities and trap sites present in the electrode or dielectric through pre and post treatment. As a result of the evaluation, when the dielectric was deposited by PEALD method, it was effective to improve the linearity by using oxygen (O 2 ) plasma in pretreatment and using ammonia (NH 3 ) plasma in post treatment. In the case of the plasma treatment, the linearity improvement effect was about 30%. However, there was no improvement in leakage current characteristics through plasma treatment.

셋째, 증착방식의 개선으로서, 하부 Al2O3을 PEALD 방식과 열적 원자층 증착(thermal ALD, 이하 열적 ALD라 약칭함) 방식을 함께 사용하여 선형성을 개선하였다. 증착방식을 달리하면, 반응가스 및 공정조건 등이 바뀌게 되면서 막질 및 특성이 바뀌게 되며, 이를 통해 유전체 양면(상면과 배면)의 계면을 비슷한 상태로 조절할 수 있다. 단, 열적 ALD 방식으로 고유전막을 증착할 시에는 PEALD 방식보다 증착속도가 감소하기 때문에 처리량(throughput) 측면에서는 열적 ALD 방식 사용이 불리할 수 있다. 따라서, 유전체의 하부 Al2O3의 일부만 열적 ALD 방식으로 진행하면 처리량에 큰 영향없이 선형성, 특히 1차 전압 계수의 개선에 효과적이다. 또한, 열적 ALD 방식으로 증착한 Al2O3의 경우 하부전극과의 계면 상태가 PEALD 방식으로 증착할 때와 다르기 때문에 O2 플라즈마 대신에 다른 플라즈마를 사용하는 것이 효과적일 수 있다. 평가 결과 유전체를 열적 ALD 방식으로 증착한 경우에는 하부전극에 질소(N2) 플라즈마를 진행할 경우 선형성 개선에 매우 효과적인 것으로 나타났다. Third, as an improvement of the deposition method, linearity was improved by using a lower Al 2 O 3 method together with a PEALD method and a thermal atomic layer deposition method (hereinafter, referred to as thermal ALD). If the deposition method is different, the film quality and characteristics are changed as the reaction gas and the process conditions are changed, and through this, the interface of both surfaces (top and back) of the dielectric can be adjusted to a similar state. However, when the high-k dielectric layer is deposited by the thermal ALD method, the deposition rate is lower than that of the PEALD method. Therefore, the thermal ALD method may be disadvantageous in terms of throughput. Therefore, if only a part of the lower Al 2 O 3 of the dielectric proceeds to the thermal ALD method, it is effective to improve the linearity, especially the primary voltage coefficient, without significantly affecting the throughput. In addition, in the case of Al 2 O 3 deposited by the thermal ALD method, since the interface state with the lower electrode is different from that of the PEALD method, it may be effective to use another plasma instead of the O 2 plasma. As a result of the evaluation, when the dielectric was deposited by the thermal ALD method, it was found that the nitrogen (N 2 ) plasma was very effective in improving the linearity of the lower electrode.

결론적으로, 8fF(2제곱 마이크로미터(㎛) 당) 이상의 정전용량을 갖는 MIM 캐패시터를 구현하기 위해서는 고유전막을 사용해야 하지만, 이 경우 선형성 악화를 가져온다. 따라서, 본 발명에서는 MIM 캐패시터의 특성을 개선하기 위해 유전체 구조개선, 전/후처리 실시, 그리고 증착방식 변경 등 3가지 조건을 제시한다. 구체적으로, 3가지 조건을 모두 적용한 경우의 공정은 O2(또는 N2) 플라즈마 처리/열적 ALD Al2O3 증착/PEALD Al2O3 증착/PEALD HfO2 증착/PEALD Al2O3 증착/NH3(또는, N2) 플라즈마 처리로 진행하였으며, 이때 결과가 VCC1<1000ppm/V, VCC2<800ppm/V의 결과를 얻을 수 있다. 여기서, VCC1은 1차 전압 계수이고, VCC2는 2차 전압 계수를 의미한다. In conclusion, a high-k dielectric film must be used to implement a MIM capacitor having a capacitance of 8 fF (per square micrometer (μm)) or more, but this leads to deterioration of linearity. Therefore, in order to improve the characteristics of the MIM capacitor, the present invention proposes three conditions: dielectric structure improvement, pre / post treatment, and deposition method change. Specifically, the process when all three conditions are applied is O 2 (or N 2 ) plasma treatment / thermal ALD Al 2 O 3 Deposition / PEALD Al 2 O 3 Deposition / PEALD HfO 2 Deposition / PEALD Al 2 O 3 The deposition / NH 3 (or N 2 ) plasma process was performed, and the results were obtained with VCC1 <1000 ppm / V and VCC2 <800 ppm / V. Here, VCC1 is a primary voltage coefficient and VCC2 is a secondary voltage coefficient.

이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설 명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층, 영역 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층, 영역 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마공정 등을 통해 일부가 변형된 것을 의미한다. Hereinafter, with reference to the accompanying drawings, the most preferred embodiment of the present invention will be described. In addition, in the drawings, the thicknesses and spacings of layers and regions are exaggerated for ease of explanation and clarity, and where layers are referred to as being on or above other layers, regions or substrates. It may be formed directly on another layer, region or substrate, or a third layer may be interposed therebetween. In addition, the parts denoted by the same reference numerals throughout the specification represent the same layer, and when the reference numerals include the English, it means that the same layer is partially modified through an etching or polishing process.

실시예Example

도 1은 본 발명의 실시예에 따른 유전체를 설명하기 위해 도시한 단면도이다. 1 is a cross-sectional view illustrating a dielectric according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 유전체(100)는 최하부층인 제1 알루미늄산화막(Al2O3)(101), 하프늄산화막(HfO2)(102) 및 최상부층인 제2 알루미늄산화막(Al2O3)(103)이 순차적으로 적층된 3층 구조의 AHA(Al2O3/HfO2/Al2O3) 구조로 형성한다. Referring to FIG. 1, the dielectric material 100 according to the embodiment of the present invention may include a first aluminum oxide layer (Al 2 O 3 ) 101, a hafnium oxide layer (HfO 2 ) 102, and a second upper layer. An aluminum oxide film (Al 2 O 3 ) 103 is formed in an AHA (Al 2 O 3 / HfO 2 / Al 2 O 3 ) structure having a three-layer structure, which is sequentially stacked.

제1 알루미늄산화막(101)은 열적 ALD 방식으로 증착된 제1 막과, 제1 막 상에 PEALD 방식으로 증착된 제2 막을 포함한다. 제1 막과 제2 막은 서로 동일 또는 다른 두께로 형성할 수 있다. 하프늄산화막(102)은 PEALD 방식으로 증착한다. 또한, 하프늄산화막(102)은 제1 및 제2 알루미늄산화막(101, 103)보다 두껍게 형성한다. 바람직하게는 제1 및 제2 알루미늄산화막(101, 103) 두께의 합보다 두껍게 형 성한다. 더욱 바람직하게는 유전체(100)의 전체 두께에서 70~95%의 두께를 차지한다. 제2 알루미늄산화막(103)은 PEALD 방식으로 증착한다. 또한, 제2 알루미늄산화막(103)은 제1 알루미늄산화막(101)과 동일 또는 다른 두께로 형성할 수 있다. 바람직하게는 제1 알루미늄산화막(101)이 제2 알루미늄산화막(103)보다 두껍게 형성한다. The first aluminum oxide film 101 includes a first film deposited by a thermal ALD method and a second film deposited by a PEALD method on the first film. The first film and the second film may be formed with the same or different thicknesses. The hafnium oxide film 102 is deposited by PEALD method. In addition, the hafnium oxide film 102 is formed thicker than the first and second aluminum oxide films 101 and 103. Preferably, it is formed thicker than the sum of the thicknesses of the first and second aluminum oxide films 101 and 103. More preferably, the thickness of the dielectric 100 is 70 to 95%. The second aluminum oxide film 103 is deposited by PEALD method. In addition, the second aluminum oxide film 103 may be formed to have the same or different thickness as the first aluminum oxide film 101. Preferably, the first aluminum oxide film 101 is formed thicker than the second aluminum oxide film 103.

도 2a 내지 도 2g는 본 발명의 실시예에 따른 유전체가 적용된 캐패시터 제조방법을 도시한 공정 단면도이다. 도 3은 ALD 방식을 설명하기 위해 도시한 도면이다. 2A to 2G are cross-sectional views illustrating a method of manufacturing a capacitor to which a dielectric according to an embodiment of the present invention is applied. 3 is a diagram illustrating an ALD scheme.

먼저, 도 2a에 도시된 바와 같이, 일련의 제조공정을 통해 구조물이 형성된 기판(10) 상에 제1 전극(11)을 형성한다. 기판(10)에는 제1 전극(11)과 연결될 구조가 형성되어 있다. 예컨대, 트랜지스터의 접합영역 또는 콘택 플러그일 수 있다. 이외에, 능동소자, 수동소자, 절연층, 도전층 등이 형성될 수 있다. 이때, 콘택 플러그는 도전층으로서, 알루미늄(Al), 구리(Cu) 또는 텅스텐(W) 중 어느 하나로 형성할 수 있다. First, as shown in FIG. 2A, a first electrode 11 is formed on a substrate 10 on which a structure is formed through a series of manufacturing processes. The substrate 10 has a structure to be connected to the first electrode 11. For example, it may be a junction region or a contact plug of a transistor. In addition, an active element, a passive element, an insulating layer, a conductive layer, and the like may be formed. In this case, the contact plug may be formed of any one of aluminum (Al), copper (Cu), and tungsten (W).

제1 전극(11)은 상기 도전층 상에 형성할 수 있다. 제1 전극(11)은 티타늄(Ti), 티타늄질화막(TiN), 티타늄/티타늄질화막(Ti/TiN), 탄탈륨(Ta), 탄탈륨질화막(TaN), 탄탈륨/탄탈륨질화막(Ta/TaN), 텅스텐(W), 텅스텐질화막(WN) 또는 텅스텐/텅스텐질화막(W/WN)으로 이루어진 그룹 중에서 선택된 어느 하나로 형성할 수 있다. The first electrode 11 may be formed on the conductive layer. The first electrode 11 includes titanium (Ti), titanium nitride (TiN), titanium / titanium nitride (Ti / TiN), tantalum (Ta), tantalum nitride (TaN), tantalum / tantalum nitride (Ta / TaN), and tungsten. (W), tungsten nitride film (WN) or tungsten / tungsten nitride film (W / WN).

이어서, 제1 전극(11)에 대해 플라즈마를 이용한 전처리 공정(12)을 실시할 수 있다. 전처리 공정(12)은 플라즈마 처리가 가능한 PEALD 장비를 이용하여 실시할 수 있다. 이때, 플라즈마로는 산소(O2), 아산화질소(N2O), 암모니아(NH3), 질소(N2) 또는 수소(H2)로 이루어진 그룹 중에서 선택된 어느 하나의 가스를 사용할 수 있다. 또한, 전처리 공정(12)시 소스 파워(source power)는 후속 유전체(100) 형성공정시 사용되는 RF 파워보다 높은 파워에서 실시한다. 바람직하게는 300~700W에서 실시한다. Subsequently, the pretreatment step 12 using plasma may be performed on the first electrode 11. The pretreatment step 12 may be performed using PEALD equipment capable of plasma treatment. In this case, any one gas selected from the group consisting of oxygen (O 2 ), nitrous oxide (N 2 O), ammonia (NH 3 ), nitrogen (N 2 ) or hydrogen (H 2 ) may be used. In addition, the source power in the pretreatment process 12 is performed at a higher power than the RF power used in the subsequent dielectric 100 formation process. Preferably it is performed at 300-700W.

이어서, 도 2b에 도시된 바와 같이, 제1 전극(11) 상에 제1 알루미늄산화막(101) 중 하부막인 제1 막(101a)을 형성한다. 제1 막(101a)은 열적 ALD 방식으로 증착한다. 예컨대, 열적 ALD 방식은 소스공급단계, 퍼지단계, 반응가스공급단계 및 퍼지단계를 한 주기(1-cycle)로 하여 5~10 주기 이내로 실시한다. 이때, 알루미늄 소스가스로는 Al(CH3)3, Al(C2H5)3 및 Al을 포함한 화합물로 이루어진 그룹 중 선택된 어느 하나를 사용한다. 또한, 반응가스로는 H2O 증기를 사용하며, 250~350℃ 온도에서, 1.5~6.0Torr의 압력으로 실시한다. Subsequently, as shown in FIG. 2B, a first film 101a which is a lower film of the first aluminum oxide film 101 is formed on the first electrode 11. The first film 101a is deposited in a thermal ALD manner. For example, the thermal ALD method is performed within 5 to 10 cycles using a source supply step, a purge step, a reaction gas supply step, and a purge step as one cycle. In this case, as the aluminum source gas, any one selected from the group consisting of Al (CH 3 ) 3 , Al (C 2 H 5 ) 3, and Al is used. In addition, H 2 O steam is used as the reaction gas, and the temperature is performed at a temperature of 1.5 to 6.0 Torr at a temperature of 250 to 350 ° C.

이어서, 도 2c에 도시된 바와 같이, 제1 막(101a) 상에 제1 알루미늄산화막(101) 중 상부막인 제2 막(101b)을 형성한다. 제2 막(101b)은 PEALD 방식으로 증착한다. 예컨대, PEALD 방식은 열적 ALD 방식과 동일 챔버 내에서 인-시튜(in-situ)로 비슷한 공정조건으로 실시한다. 예컨대, 알루미늄 소스가스로는 Al(CH3)3, Al(C2H5)3 및 Al을 포함한 화합물로 이루어진 그룹 중 선택된 어느 하나를 사용한 다. 또한, 반응가스로는 산소(O2)를 사용하며, 250~350℃ 온도에서, 1.5~6.0Torr의 압력으로 실시한다. 또한, 소스파워는 300~700W의 RF 파워를 사용하며 0.2~4초 동안 공급한다. Subsequently, as shown in FIG. 2C, a second film 101b, which is an upper film of the first aluminum oxide film 101, is formed on the first film 101a. The second film 101b is deposited by PEALD method. For example, the PEALD method is carried out under similar process conditions in-situ in the same chamber as the thermal ALD method. For example, as the aluminum source gas, any one selected from the group consisting of Al (CH 3 ) 3 , Al (C 2 H 5 ) 3, and Al may be used. In addition, oxygen (O 2 ) is used as the reaction gas, and the temperature is performed at a temperature of 1.5 to 6.0 Torr at a temperature of 250 to 350 ° C. In addition, source power uses 300-700W of RF power and supplies 0.2 to 4 seconds.

이어서, 도 2d에 도시된 바와 같이, 제1 알루미늄산화막(101) 상에 하프늄산화막(102)을 형성한다. 하프늄산화막(102)은 PEALD 방식으로 증착한다. 예컨대, PEALD 방식에서 온도, 압력, 소스파워와 같은 공정조건은 제2 막(101b) 형성공정시 공정조건과 동일하다. 다만, 소스가스로는 하프늄 소스가스를 사용하며, C16H36HfO4, TDEAHf 또는 TEMAHf 중에서 선택된 어느 하나를 사용한다. 또한, 증착되는 두께를 두껍게 제어하기 위해 반복주기는 다를 수 있다. Subsequently, as shown in FIG. 2D, a hafnium oxide film 102 is formed on the first aluminum oxide film 101. The hafnium oxide film 102 is deposited by PEALD method. For example, in the PEALD method, process conditions such as temperature, pressure, and source power are the same as process conditions in the process of forming the second film 101b. However, hafnium source gas is used as the source gas, and any one selected from C 16 H 36 HfO 4 , TDEAHf or TEMAHf is used. In addition, the repetition period may be different in order to control the thickness to be deposited thickly.

이어서, 도 2e에 도시된 바와 같이, 하프늄산화막(102) 상에 제2 알루미늄산화막(103)을 형성한다. 제2 알루미늄산화막(103)은 PEALD 방식으로 증착한다. 예컨대, PEALD 방식의 공정조건은 제2 막(101b) 형성공정시 공정조건과 동일하다. 다만, 증착두께 제어를 위해 주기는 다를 수 있다. Next, as shown in FIG. 2E, a second aluminum oxide film 103 is formed on the hafnium oxide film 102. The second aluminum oxide film 103 is deposited by PEALD method. For example, the process conditions of the PEALD method are the same as those of the process of forming the second film 101b. However, the period may be different for controlling the deposition thickness.

이어서, 도 2f에 도시된 바와 같이, 제2 알루미늄산화막(103) 상면에 대해 플라즈마를 이용한 후처리 공정(13)을 실시할 수 있다. 후처리 공정(13)은 전처리 공정(12)과 마찬가지로 플라즈마 처리가 가능한 PEALD 장비를 이용하여 실시할 수 있다. 이때, 플라즈마로는 산소(O2), 아산화질소(N2O), 암모니아(NH3), 질소(N2) 또는 수소(H2)로 이루어진 그룹 중에서 선택된 어느 하나의 가스를 사용할 수 있다. 또한, 후처리 공정(13)시 소스 파워는 후속 유전체(100) 형성공정시 사용되는 소스 파워로 사용된 RF 파워보다 높은 파워에서 실시한다. 바람직하게는 300~700W에서 실시한다.Subsequently, as shown in FIG. 2F, the post-treatment process 13 using plasma may be performed on the upper surface of the second aluminum oxide film 103. The post-treatment step 13 may be carried out using PEALD equipment capable of plasma treatment similarly to the pre-treatment step 12. In this case, any one gas selected from the group consisting of oxygen (O 2 ), nitrous oxide (N 2 O), ammonia (NH 3 ), nitrogen (N 2 ) or hydrogen (H 2 ) may be used. In addition, the source power in the post-treatment process 13 is performed at a higher power than the RF power used as the source power used in the subsequent dielectric 100 formation process. Preferably it is performed at 300-700W.

이어서, 도 2g에 도시된 바와 같이, 제2 알루미늄산화막(103) 상에 제2 전극(14)을 형성한다. 이때, 제2 전극(14)은 티타늄(Ti), 티타늄질화막(TiN), 티타늄/티타늄질화막(Ti/TiN), 탄탈륨(Ta), 탄탈륨질화막(TaN), 탄탈륨/탄탈륨질화막(Ta/TaN), 텅스텐(W), 텅스텐질화막(WN) 또는 텅스텐/텅스텐질화막(W/WN)으로 이루어진 그룹 중에서 선택된 어느 하나로 형성할 수 있다. 이외에도, 루테늄(Ru), 금(Pt)으로 형성할 수 있다. Subsequently, as shown in FIG. 2G, the second electrode 14 is formed on the second aluminum oxide film 103. In this case, the second electrode 14 includes titanium (Ti), titanium nitride (TiN), titanium / titanium nitride (Ti / TiN), tantalum (Ta), tantalum nitride (TaN), tantalum / tantalum nitride (Ta / TaN). , Tungsten (W), tungsten nitride film (WN) or tungsten / tungsten nitride film (W / WN). In addition, it may be formed of ruthenium (Ru) and gold (Pt).

이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 예를 들면, 비휘발성 메모리 소자에서 메모리 셀의 유전체에도 적용할 수 있다. 이렇듯, 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.As described above, although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not for the purpose of limitation. For example, it can be applied to the dielectric of a memory cell in a nonvolatile memory device. As such, those skilled in the art may understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 본 발명의 실시예에 따른 유전체를 도시한 단면도.1 is a cross-sectional view showing a dielectric according to an embodiment of the present invention.

도 2a 내지 도 2g는 본 발명의 실시예에 따른 캐패시터 제조방법을 도시한 공정 단면도.2A to 2G are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 기판10: substrate

11 : 제1 전극(하부전극)11: first electrode (lower electrode)

100 : 유전체100: dielectric

101 : 제1 알루미늄산화막101: first aluminum oxide film

102 : 하프늄산화막102 hafnium oxide film

103 : 제2 알루미늄산화막103: second aluminum oxide film

101a : 제1 막101a: first film

101b : 제2 막101b: the second film

14 : 제2 전극14: second electrode

Claims (33)

제1 알루미늄산화막(Al2O3), 하프늄산화막(HfO2) 및 제2 알루미늄산화막(Al2O3)이 순차적으로 적층되어 AHA(Al2O3/HfO2/Al2O3) 구조를 갖으며,The first aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ) and the second aluminum oxide (Al 2 O 3 ) are sequentially stacked to form an AHA (Al 2 O 3 / HfO 2 / Al 2 O 3 ) structure. Have 상기 제1 알루미늄산화막(Al2O3)은,The first aluminum oxide film (Al 2 O 3 ), 열적 원자층 증착(thermal ALD) 방식으로 증착된 제1 막; 및A first film deposited by thermal ALD; And 상기 제1 막 상에 플라즈마 원자층 증착(PEALD) 방식으로 증착된 제2 막A second film deposited by plasma atomic layer deposition (PEALD) on the first film 을 포함하는 유전체.Dielectric comprising a. 제 1 항에 있어서, The method of claim 1, 상기 하프늄산화막(HfO2)은 상기 제1 및 제2 알루미늄산화막(Al2O3)보다 두껍게 형성된 유전체. The hafnium oxide layer (HfO 2 ) is formed to be thicker than the first and second aluminum oxide layer (Al 2 O 3 ). 제 1 항에 있어서, The method of claim 1, 상기 하프늄산화막(HfO2)은 상기 제1 및 제2 알루미늄산화막(Al2O3) 두께의 합보다 두껍게 형성된 유전체.The hafnium oxide layer (HfO 2 ) is a dielectric formed thicker than the sum of the thickness of the first and second aluminum oxide layer (Al 2 O 3 ). 제 3 항에 있어서, The method of claim 3, wherein 상기 하프늄산화막(HfO2)은 유전체 전체 두께에서 70~95%의 두께를 차지하는 유전체.The hafnium oxide film (HfO 2 ) is a dielectric that occupies a thickness of 70 ~ 95% of the total thickness of the dielectric. 제 1 항에 있어서, The method of claim 1, 상기 제1 및 제2 알루미늄산화막(Al2O3)은 동일한 두께로 형성된 유전체.The first and second aluminum oxide films (Al 2 O 3 ) are formed of the same thickness. 제 1 항에 있어서, The method of claim 1, 상기 제1 및 제2 알루미늄산화막(Al2O3)은 서로 다른 두께로 형성된 유전체.The first and second aluminum oxide films (Al 2 O 3 ) are formed in a different thickness. 제 6 항에 있어서, The method of claim 6, 상기 제1 알루미늄산화막(Al2O3)은 상기 제2 알루미늄산화막(Al2O3)보다 두껍게 형성된 유전체.The first aluminum oxide layer (Al 2 O 3) is the second aluminum oxide layer (Al 2 O 3) is formed thicker than the dielectric. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 제2 알루미늄산화막(Al2O3)은 플라즈마 원자층 증착(PEALD) 방식으로 증착된 유전체. The second aluminum oxide layer (Al 2 O 3 ) is a dielectric deposited by a plasma atomic layer deposition (PEALD) method. 제 9 항에 있어서, The method of claim 9, 상기 하프늄산화막(HfO2)은 플라즈마 원자층 증착(PEALD) 방식으로 증착된 유전체.The hafnium oxide layer (HfO 2 ) is a dielectric deposited by plasma atomic layer deposition (PEALD) method. 제1 전극;A first electrode; 상기 제1 전극 상에 형성되고, 제 1 항 내지 제 11 항 중 어느 한 항의 유전체; 및A dielectric formed on the first electrode and comprising any one of claims 1 to 11; And 상기 유전체 상에 형성된 제2 전극A second electrode formed on the dielectric 을 포함하는 캐패시터.Capacitor comprising a. 제 11 항에 있어서, The method of claim 11, 상기 제1 및 제2 전극은 금속막, 금속질화막 또는 금속막/금속질화막 중 어느 하나로 이루어진 캐패시터.The first and second electrodes are capacitors made of any one of a metal film, a metal nitride film or a metal film / metal nitride film. 제 12 항에 있어서, 13. The method of claim 12, 상기 제1 및 제2 전극은 티타늄(Ti), 티타늄질화막(TiN), 티타늄/티타늄질화막(Ti/TiN), 탄탈륨(Ta), 탄탈륨질화막(TaN), 탄탈륨/탄탈륨질화막(Ta/TaN), 텅스텐(W), 텅스텐질화막(WN) 또는 텅스텐/텅스텐질화막(W/WN)으로 이루어진 그룹 중에서 선택된 어느 하나로 이루어진 캐패시터. The first and second electrodes include titanium (Ti), titanium nitride (TiN), titanium / titanium nitride (Ti / TiN), tantalum (Ta), tantalum nitride (TaN), tantalum / tantalum nitride (Ta / TaN), A capacitor comprising any one selected from the group consisting of tungsten (W), tungsten nitride film (WN) or tungsten / tungsten nitride film (W / WN). 제1 전극 상에 제1 알루미늄산화막(Al2O3)을 형성하는 단계;Forming a first aluminum oxide layer (Al 2 O 3 ) on the first electrode; 상기 제1 알루미늄산화막(Al2O3) 상에 하프늄산화막(HfO2)을 형성하는 단계;Forming a hafnium oxide layer (HfO 2 ) on the first aluminum oxide layer (Al 2 O 3 ); 상기 하프늄산화막(HfO2) 상에 제2 알루미늄산화막(Al2O3)을 형성하는 단계; 및Forming a second aluminum oxide layer (Al 2 O 3 ) on the hafnium oxide layer (HfO 2 ); And 상기 제2 알루미늄산화막(Al2O3) 상에 제2 전극을 형성하는 단계를 포함하고,Forming a second electrode on the second aluminum oxide layer (Al 2 O 3 ); 상기 제1 알루미늄산화막(Al2O3)을 형성하기 전에, 상기 제1 전극에 대해 플라즈마를 이용한 전처리 공정을 실시하는 단계를 더 포함하는 캐패시터 제조방법.Before forming the first aluminum oxide film (Al 2 O 3 ), the method of manufacturing a capacitor further comprising the step of performing a pre-treatment process using a plasma to the first electrode. 삭제delete 제 14 항에 있어서, The method of claim 14, 상기 플라즈마로는 산소(O2), 아산화질소(N2O), 암모니아(NH3), 질소(N2) 또는 수소(H2)로 이루어진 그룹 중에서 선택된 어느 하나의 가스를 사용하는 캐패시터 제조방법.Capacitor manufacturing method using any one gas selected from the group consisting of oxygen (O 2 ), nitrous oxide (N 2 O), ammonia (NH 3 ), nitrogen (N 2 ) or hydrogen (H 2 ) as the plasma. . 제 16 항에 있어서, The method of claim 16, 상기 전처리 공정은 300~700W의 RF 파워로 30~120초 동안 실시하는 캐패시터 제조방법.The pretreatment process is a capacitor manufacturing method performed for 30 to 120 seconds at an RF power of 300 ~ 700W. 제 14 항에 있어서, The method of claim 14, 상기 제1 알루미늄산화막(Al2O3)을 형성하는 단계는, Forming the first aluminum oxide film (Al 2 O 3 ), 상기 제1 전극 상에 열적 원자층 증착(thermal ALD) 방식으로 제1 막을 증착하는 단계; 및 Depositing a first film on the first electrode by thermal ALD; And 상기 제1 막 상에 플라즈마 원자층 증착(PEALD) 방식으로 제2 막을 증착하는 단계Depositing a second film on the first film by plasma atomic layer deposition (PEALD); 를 포함하는 캐패시터 제조방법.Capacitor manufacturing method comprising a. 제 18 항에 있어서, The method of claim 18, 상기 제1 알루미늄산화막(Al2O3)은 알루미늄 소스가스로 Al(CH3)3, Al(C2H5)3 및 Al을 포함한 화합물로 이루어진 그룹 중 선택된 어느 하나를 사용하는 캐패시터 제조방법.The first aluminum oxide film (Al 2 O 3 ) is a capacitor manufacturing method using any one selected from the group consisting of a compound containing Al (CH 3 ) 3 , Al (C 2 H 5 ) 3 and Al as an aluminum source gas. 제 18 항에 있어서,The method of claim 18, 상기 열적 원자층 증착(thermal ALD) 방식에서는 반응가스로 H2O 증기를 사용하며, 250~350℃ 온도에서, 1.5~6.0Torr의 압력으로 실시하는 캐패시터 제조방법.In the thermal atomic layer deposition (thermal ALD) method using a H 2 O vapor as a reaction gas, a capacitor manufacturing method performed at a pressure of 1.5 ~ 6.0 Torr at 250 ~ 350 ℃ temperature. 제 18 항에 있어서,The method of claim 18, 상기 플라즈마 원자층 증착(PEALD)에서는 반응가스로 산소(O2)를 사용하며, 250~350℃ 온도, 1.5~6.0Torr의 압력, 300~700W의 RF 파워에서 실시하는 캐패시터 제조방법.In the plasma atomic layer deposition (PEALD) using oxygen (O 2 ) as the reaction gas, a capacitor manufacturing method performed at 250 ~ 350 ℃ temperature, 1.5 ~ 6.0 Torr pressure, 300 ~ 700W RF power. 제 21 항에 있어서, The method of claim 21, 상기 RF 파워는 0.2~4초 동안 공급하는 캐패시터 제조방법.Capacitor manufacturing method for supplying the RF power for 0.2 ~ 4 seconds. 제 18 항에 있어서, The method of claim 18, 상기 제1 및 제2 막은 동일 챔버 내에서 인-시튜(in-situ)로 실시하는 캐패시터 제조방법.And the first and second films are performed in-situ in the same chamber. 제 14 항에 있어서, The method of claim 14, 상기 하프늄산화막(HfO2)은 플라즈마 원자층 증착(PEALD) 방식으로 증착하는 캐패시터 제조방법.The hafnium oxide film (HfO 2 ) is a capacitor manufacturing method for depositing by the plasma atomic layer deposition (PEALD) method. 제 24 항에 있어서, The method of claim 24, 상기 하프늄산화막(HfO2)은 하프늄 소스가스로 C16H36HfO4, TDEAHf 또는 TEMAHf 중에서 선택된 어느 하나를 사용하는 캐패시터 제조방법.The hafnium oxide film (HfO 2 ) is a hafnium source gas capacitor manufacturing method using any one selected from C 16 H 36 HfO 4 , TDEAHf or TEMAHf. 제 14 항에 있어서, The method of claim 14, 상기 제2 알루미늄산화막(Al2O3)은 플라즈마 원자층 증착(PEALD) 방식으로 증착하는 캐패시터 제조방법.The second aluminum oxide film (Al 2 O 3 ) is a capacitor manufacturing method for depositing by the plasma atomic layer deposition (PEALD) method. 제 26 항에 있어서, The method of claim 26, 상기 제2 알루미늄산화막(Al2O3)은 알루미늄 소스가스로 Al(CH3)3, Al(C2H5)3 및 Al을 포함한 화합물로 이루어진 그룹 중 선택된 어느 하나를 사용하는 캐패시터 제조방법.The second aluminum oxide film (Al 2 O 3 ) is a capacitor manufacturing method using any one selected from the group consisting of a compound containing Al (CH 3 ) 3 , Al (C 2 H 5 ) 3 and Al as an aluminum source gas. 제 25 항 또는 제 27 항에 있어서, The method of claim 25 or 27, 상기 플라즈마 원자층 증착(PEALD)에서는 반응가스로 산소(O2)를 사용하며, 250~350℃ 온도, 1.5~6.0Torr의 압력, 300~700W의 RF 파워에서 실시하는 캐패시터 제조방법.In the plasma atomic layer deposition (PEALD) using oxygen (O 2 ) as the reaction gas, a capacitor manufacturing method performed at 250 ~ 350 ℃ temperature, 1.5 ~ 6.0 Torr pressure, 300 ~ 700W RF power. 제 14 항에 있어서,The method of claim 14, 상기 제2 전극을 형성하기 전, Before forming the second electrode, 상기 제2 알루미늄산화막(Al2O3)에 대해 플라즈마를 이용한 후처리 공정을 실시하는 단계를 더 포함하는 캐패시터 제조방법.Capacitor manufacturing method further comprising the step of performing a post-treatment process using a plasma to the second aluminum oxide film (Al 2 O 3 ). 제 29 항에 있어서, 30. The method of claim 29, 상기 전처리 공정, 상기 제1 알루미늄산화막(Al2O3), 상기 하프늄산화막(HfO2), 상기 제2 알루미늄산화막(Al2O3) 및 상기 후처리 공정은 동일 챔버 내에서 인-시튜(in-situ)로 실시하는 캐패시터 제조방법.The pretreatment process, the first aluminum oxide film (Al 2 O 3 ), the hafnium oxide film (HfO 2 ), the second aluminum oxide film (Al 2 O 3 ) and the post-treatment process are in-situ in the same chamber (in Capacitor manufacturing method performed by -situ). 제 29 항에 있어서,30. The method of claim 29, 상기 플라즈마로는 산소(O2), 아산화질소(N2O), 암모니아(NH3), 질소(N2) 또 는 수소(H2)로 이루어진 그룹 중에서 선택된 어느 하나의 가스를 사용하는 캐패시터 제조방법.Manufacture of a capacitor using any one gas selected from the group consisting of oxygen (O 2 ), nitrous oxide (N 2 O), ammonia (NH 3 ), nitrogen (N 2 ) or hydrogen (H 2 ) as the plasma Way. 제 31 항에 있어서, The method of claim 31, wherein 상기 후처리 공정은 300~700W의 RF 파워로 30~120초 동안 실시하는 캐패시터 제조방법.The post-treatment process is a capacitor manufacturing method performed for 30 to 120 seconds at an RF power of 300 ~ 700W. 제 14 항에 있어서, The method of claim 14, 상기 제1 및 제2 전극은 티타늄(Ti), 티타늄질화막(TiN), 티타늄/티타늄질화막(Ti/TiN), 탄탈륨(Ta), 탄탈륨질화막(TaN), 탄탈륨/탄탈륨질화막(Ta/TaN), 텅스텐(W), 텅스텐질화막(WN) 또는 텅스텐/텅스텐질화막(W/WN)으로 이루어진 그룹 중에서 선택된 어느 하나로 형성하는 캐패시터 제조방법.The first and second electrodes include titanium (Ti), titanium nitride (TiN), titanium / titanium nitride (Ti / TiN), tantalum (Ta), tantalum nitride (TaN), tantalum / tantalum nitride (Ta / TaN), A method of manufacturing a capacitor formed of any one selected from the group consisting of tungsten (W), tungsten nitride film (WN) or tungsten / tungsten nitride film (W / WN).
KR1020080054891A 2008-06-11 2008-06-11 Insulator, capacitor with the same and fabricating method thereof KR100975756B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080054891A KR100975756B1 (en) 2008-06-11 2008-06-11 Insulator, capacitor with the same and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080054891A KR100975756B1 (en) 2008-06-11 2008-06-11 Insulator, capacitor with the same and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20090128911A KR20090128911A (en) 2009-12-16
KR100975756B1 true KR100975756B1 (en) 2010-08-12

Family

ID=41689059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080054891A KR100975756B1 (en) 2008-06-11 2008-06-11 Insulator, capacitor with the same and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR100975756B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332957B2 (en) 2016-06-30 2019-06-25 International Business Machines Corporation Stacked capacitor with symmetric leakage and break-down behaviors

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311120A (en) * 2013-06-03 2013-09-18 中国科学院微电子研究所 Method for growing high-dielectric constant dielectric lamination
KR102322960B1 (en) 2015-07-15 2021-11-05 삼성전자주식회사 Method for fabricating semiconductor device
US10655221B2 (en) * 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002031875A2 (en) * 2000-10-10 2002-04-18 Asm America, Inc. Dielectric interface films and methods therefor
KR100493040B1 (en) * 2002-12-30 2005-06-07 삼성전자주식회사 Capacitor of a semiconductor device and manufacturing method whereof
KR100529396B1 (en) 2003-12-19 2005-11-17 주식회사 하이닉스반도체 Method for manufacturing capacitor having dielectric stacked aluminium oxide and hafnium oxide
KR100677765B1 (en) 2003-12-29 2007-02-05 주식회사 하이닉스반도체 Method of manufacturing capacitor for semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002031875A2 (en) * 2000-10-10 2002-04-18 Asm America, Inc. Dielectric interface films and methods therefor
KR100493040B1 (en) * 2002-12-30 2005-06-07 삼성전자주식회사 Capacitor of a semiconductor device and manufacturing method whereof
KR100529396B1 (en) 2003-12-19 2005-11-17 주식회사 하이닉스반도체 Method for manufacturing capacitor having dielectric stacked aluminium oxide and hafnium oxide
KR100677765B1 (en) 2003-12-29 2007-02-05 주식회사 하이닉스반도체 Method of manufacturing capacitor for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332957B2 (en) 2016-06-30 2019-06-25 International Business Machines Corporation Stacked capacitor with symmetric leakage and break-down behaviors

Also Published As

Publication number Publication date
KR20090128911A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
US9099300B2 (en) Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semiconductor device
US7592217B2 (en) Capacitor with zirconium oxide and method for fabricating the same
KR100818058B1 (en) Method for forming mim capacitor
KR100670747B1 (en) Method for manufacturing capacitor in semiconductor device
KR100975756B1 (en) Insulator, capacitor with the same and fabricating method thereof
US20070166931A1 (en) Methods of Manufacturing A Semiconductor Device for Improving the Electrical Characteristics of A Dielectric Film
US20100164064A1 (en) Capacitor and Method for Manufacturing the Same
KR100672935B1 (en) Metal-Insulator-Metal capacitor and a method there of
KR100772099B1 (en) Method for forming capacitor of semiconductor device
KR100596805B1 (en) Method for forming capacitor of semiconductor device
KR100384851B1 (en) Method for fabricating capacitor by Atomic Layer Deposition
KR100716642B1 (en) Capacitor in dielectric and method for fabricating of the same
KR100872876B1 (en) Method for fabricating semiconductor device and semiconductor device fabricated thereby
KR100809336B1 (en) Method for fabricating semiconductor device
KR20030002905A (en) Method for fabricating capacitor
KR100507865B1 (en) Method for manufacturing capacitor in semiconductor device
KR100670671B1 (en) Method for forming hafnium oxide layer in semiconductor device
KR100772100B1 (en) Method for forming capacitor of semiconductor device
KR101061169B1 (en) Capacitor Formation Method of Semiconductor Device
KR100713922B1 (en) Method for forming capacitor of semiconductor device
KR100384868B1 (en) Method for fabricating capacitor
KR100668849B1 (en) Method for forming capacitor of semiconductor device
KR100713908B1 (en) Method for forming capacitor of semiconductor device
KR100859263B1 (en) Capacitor of semiconductor device and fabrication method thereof
KR20060076375A (en) Method for forming capacitor of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 10