KR20050060401A - 고유전물질을 포함하는 수직 핑거 커패시터 제조 방법 - Google Patents
고유전물질을 포함하는 수직 핑거 커패시터 제조 방법 Download PDFInfo
- Publication number
- KR20050060401A KR20050060401A KR1020030092011A KR20030092011A KR20050060401A KR 20050060401 A KR20050060401 A KR 20050060401A KR 1020030092011 A KR1020030092011 A KR 1020030092011A KR 20030092011 A KR20030092011 A KR 20030092011A KR 20050060401 A KR20050060401 A KR 20050060401A
- Authority
- KR
- South Korea
- Prior art keywords
- vertical finger
- capacitor
- upper electrode
- vertical
- lower electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
내부에 고유전물질이 포함되는 수직 핑거 커패시터 제조 방법을 제공한다. 수직 핑거 커패시터 제조 방법은 각각 하나 이상의 수직 핑거를 구비한 상부 전극 및 하부 전극의 형상이 패터닝된 음각 몰드를 준비하는 단계, 음각 몰드를 도전성 물질로 채워서 상부 전극 및 하부 전극을 형성하는 단계, 상부 전극의 수직 핑거와 하부 전극의 수직 핑거의 사이에 형성되어 있는 음각 몰드를 제거하여 유전체가 형성될 빈 공간을 준비하는 단계, 음각 몰드가 제거된 빈 공간에 고유전체 물질을 채움으로써 커패시터를 완성하는 단계를 포함한다.
Description
본 발명은 수직 핑거 커패시터의 제조 방법에 관한 것으로, 보다 상세하게는 상부 전극의 수직 핑거와 하부 전극의 수직 핑거 사이에 형성되어 있는 몰드를 제거하여 고유전체 물질을 채워 넣는 수직 핑거 커패시터 제조 방법에 관한 것이다.
모든 전자 소자 기판에는 여러 용도의 커패시터가 형성된다. 랜덤 액서스 메모리(Random access memory:RAM)는 물론이며, 반도체 장비의 RF 디바이스, 기타 고밀도 집적회로(Large scale integrated circuit:LSI)에도 다수의 커패시터가 장착되는데, 최근 시스템의 크기가 경박 단소해지면서 협소한 공간에 고용량의 커패시터를 구현하는 기술이 중요시되고 있다.
공지된 바와 같이, 주어진 전압에서 커패시터에 저장될 수 있는 전하량은 구비될 수 있는 커패시터 플레이트(plate)의 영역에 따라 증가한다. 모든 커패시터 구성들이 리키지(leakage) 및 다른 영향들로 인하여 전하를 잃어버리기 때문에, 가능한 많은 양의 전하를 저장하는 것이 바람직하다. 그러나, 집적도가 증가함에 따라 커패시터 플레이트를 형성하는데 사용가능한 칩 상의 공간의 양은 점점 더 제한되게 된다.
이러한 이유와 더불어 커패시터 플레이트들 사이의 간격의 감소와 플레이트들 사이에 절연 물질의 유전상수 증가에 따라서 커패시터의 전하 저장 능력이 증가될 수 있다는 이유로 인하여, 이른바 수직 스택 커패시터(Vertical stack capacitor) 또는 수직 핑거 커패시터(Vertical finger capacitor)라 불리는 다양한 구조가 발전되어 왔다. 이 중에서 수직 핑거 커패시터는 전극을 수직면으로 형성하여 정전 용량을 극대화시키는 커패시터 구조이다. 그러나, 수직 핑거 커패시터의 디자인 및 중간에 형성되는 유전체는 수직 핑거 커패시터를 구현하는 공정의 레졸루션(resolusion)에 의하여 제한되어 왔다. 기존의 수직 핑거 커패시터를 구현하는 공정에 의하면 유전체 물질이 형성되는 상부 전극과 하부 전극간의 공간이 협소하여 공정시 엄격한 기준의 스텝 커버리지(step coverage)가 요구되었으며, 따라서 유전 물질의 선택에 있어서 제한적일 수 밖에 없었다.
본 발명이 이루고자 하는 기술적 과제는 상부 전극과 하부 전극 사이의 유전체를 형성함에 있어서 기존의 공정으로는 구현하기가 곤란하였던 고유전물질이 제공되는 수직 핑거 커패시터의 제조 방법을 제시하는 것이다.
상기의 기술적 과제들을 달성하기 위한 본 발명의 일 실시예에 따른 수직 핑거 커패시터 제조 방법은 하나 이상의 수직 핑거를 구비한 상부 전극 및 상기 상부 전극의 수직 핑거와 평행한 하나 이상의 수직 핑거를 구비하는 하부 전극의 형상이 패터닝된 음각 몰드를 준비하는 단계, 상기 음각 몰드를 도전성 물질로 채워서 상부 전극 및 하부 전극을 형성하는 단계, 상기 상부 전극의 수직 핑거와 상기 하부 전극의 수직 핑거의 사이에 형성되어 있는 상기 음각 몰드를 제거하여 유전체가 형성될 빈 공간을 준비하는 단계, 및 상기 음각 몰드가 제거된 빈 공간에 고유전체 물질을 채움으로써 커패시터를 완성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 '수직 핑거 커패시터'란 상부 전극, 하부 전극, 및 유전체가 모두 수직면을 이루며 서로 대향하는 구조의 커패시터를 지칭한다. 특히, 상부 전극과 하부 전극의 대향하는 면이 다수의 핑거로 이루어진 구조를 지칭한다.
도 1은 본 발명의 일실시예에 따른 수직 핑거 커패시터 제조 방법을 나타낸 흐름도이며 도 2a내지 도 6b는 도 1의 흐름도에 따른 수직 핑거 커패시터 제조 공정 중간의 각 단계별 평면도 및 단면도이다. 도 1 내지 도 6b를 참조하여 본 발명의 일 실시예에 따른 제조 방법을 구체적으로 설명한다.
먼저 음각 몰드(200)를 제공한다(S110). 구체적으로, 상부 전극 및 하부 전극이 형성될 음각(310, 360)이 구비된 음각 몰드(100)가 제공된다. 상기 상부 전극 및 하부 전극이 형성될 음각(310, 360)은 각각 수개의 수직 핑거의 형상(312, 316)을 포함한다.
도 2a는 상기 수직 핑거 커패시터(100)를 제공하기 위한 상기 음각 몰드(200)를 도시한 평면도이며, 도 2b는 Ⅱ - Ⅱ'에 따른 단면도이다. 도 2a 및 도 2b를 참조하면, 상기 음각 몰드(200)는 수직 핑거 커패시터(100)가 형성되는 전자 소자 기판(270) 상에 형성된다. 본 실시예에서는 상기 전자 소자 기판(270)상에 산화막(260)으로 전기적 절연을 시킨뒤 곧바로 커패시터를 제공하는 경우를 예시하였지만, 상기 수직 핑거 커패시터(100)는 다른 전자 소자를 구성하는 막질 위에 형성될 수도 있으며 이는 본 발명을 한정하지 않는다. 상기 음각 몰드(200)에는 상부 전극이 형성될 음각(310)과 하부 전극이 형성될 음각(360)이 구비되어 있으며, 각각 다수의 핑거의 형상(312, 362)이 형성되어 있다.
그 다음 도 3a 및 도 3b에 도시되어 있는 바와 같이, 상기 음각 몰드(200)의 음각 부분을 도전성 물질로 채워서 상부 전극 및 하부 전극을 형성한다(S120). 상기 상부 전극(300)과 상기 하부 전극(350)은 단차 도포성이 좋은 방법으로 형성한다. 예를 들면, 화학 기상 증착 공정(Chemical vapor deposition)으로 상기 상부 전극(300)과 상기 하부 전극(350)을 동시에 형성하는 것이 바람직하다. 더욱 우수한 스텝 커버리지(Step coverage)가 요구되는 경우에는 원자층 증착 공정(Atomic layer deposition)을 사용할 수 있다. 상기 상부 전극(300)과 상기 하부 전극(350)은 음각 부분을 채우는 도전성 물질을 화학 기계적 연마 프로세스(Chemical mechanical polishing process)등에 의하여 평탄화함으로써 완성한다.
상기 상부 전극(300)은 다수의 핑거(302)를 포함하고 있으며, 이는 상기 하부 전극(350)에 형성된 다수의 핑거(352)와 수직면을 대향하는 자세로 교대로 형성된다. 상기 상부 전극(300)에 형성된 다수의 핑거(302)와 상기 하부 전극(350)에 형성된 다수의 핑거(352)는 그 사이에 존재하는 기존의 상기 몰드(200)를 유전체로 하여 면적이 극대화된 수직 핑거 커패시터(100)를 구성하게 된다. 그러나, 후술할 이후 공정에 의하여 기존의 상기 몰드(200)보다 유전율이 높은 다양한 형태의 고유전체 물질을 구비한 고용량의 커패시터를 구현할 수 있다.
계속해서, 도 4a 및 도 4b에 도시되어 있는 바와 같이, 상기 상부 전극(300)의 수직 핑거(302)와 상기 하부 전극(350)의 수직 핑거(352) 사이에 형성되어 있는 상기 음각 몰드(210)를 제거하여 유전체가 형성될 빈 공간을 준비한다(S130). 도 4b는 상기 음각 몰드(200) 상부에 식각 마스크(400)을 형성하고 패터닝하여 상기 상부 전극(300)과 상기 하부 전극(350)의 수직 핑거(302, 352)를 드러내는 공정을 수행한 단계(SS1)를 나타내는 평면도이며 도 4b는 도 4a의 Ⅳ - Ⅳ' 선에 따른 단면도이다. 상기 식각 마스크(400)는 상기 음각 몰드(200) 상부에, 상기 상부 전극(300)의 상기 수직 핑거(302)와 상기 하부 전극(350)의 상기 수직 핑거(352) 사이에 형성된 몰드(210)를 노출시키도록 형성된다. 상기 상부 전극(300)의 수직 핑거(302)와 상기 하부 전극(350)의 상기 수직 핑거(352) 사이에 형성된 상기 몰드(210)는 이후 공정에서 습식 또는 건식으로 식각될 수 있다. 바람직하게, 상기 몰드(210)는 습식 식각 공정에 의하여 제거되는데 이러한 후속 공정으로 등방성 습식 식각 공정을 수행할 경우에는 상기 수직 핑거(302, 352)의 전극으로서 정의되는 부분의 끝단(305, 355) 부분은 상기 식각 마스크(400)의 영역을 벗어나 측면으로 과도하게 식각될 우려가 있다. 이를 방지하기 위하여 상기 수직 핑거(302, 352)의 전극으로서 정의되는 부분의 끝단(305, 355) 부분은 상부의 상기 식각 마스크(400)에 의해 마스킹된다.
도 5a는 상기 상부 전극(300)의 수직 핑거(302)와 상기 하부 전극(350)의 수직 핑거(352)의 사이에 형성된 몰드(210)를 제거하여 유전체가 형성될 빈 공간(220)을 제공하는 공정을 수행한 단계(SS2)를 나타내는 평면도이며 도 5b는 도 5a의 Ⅴ - Ⅴ' 선에 따른 단면도이다. 상기 몰드(210)의 식각 공정은 전술한 바와 같이 습식 공정을 사용하는 것이 바람직하다. 상기 빈 공간(220)에는 이후 고유전체 물질이 채워지는 공정이 이루어지게 된다. 식각 공정이 행하여진 후에는 상기 식각 마스크(400)를 제거할 수 있다. 본 실시예에서는 상기 빈 공간(220)을 형성한 뒤 상기 식각 마스크(400)를 제거하는 방법을 예시하였지만, 상기 빈 공간(220)에 고유전체 물질을 채우는 공정을 수행한 뒤 최종적으로 상기 식각 마스크(400)를 제거할 수도 있으며, 이러한 순서는 본 발명을 한정하지 않는다. 또한 본 실시예에서는 상기 상부 전극(300)의 수직 핑거(302)와 상기 하부 전극(350)의 수직 핑거(352)의 사이에 형성된 몰드(210)를 완전히 제거하여 상기 빈 공간(220)을 형성하는 경우를 예시하였지만, 상기 몰드(210) 완전히 식각하지 않고 잔존하는 부분을 커패시터 유전체의 일부로 활용할 수도 있다. 이러한 방법은 이후 공정에서 채워지는 고유전체 물질이 상기 전극(300, 350)을 이루는 도전성 물질과 접촉하였을 때 화학적으로 안정하지 않은 경우나 기타 공정상의 편의를 위하여 활용되어질 수 있다.
마지막으로, 도 6a 및 도 6b에 도시되어 있는 바와 같이, 상기 음각 몰드가 제거된 빈 공간(220)에 고유전체 물질(250)을 채움으로써 커패시터를 완성한다(S140). 도 6a 및 도 6b를 참조하면, 이전 공정(S130)에서 형성된 상기 빈 공간(220)에 고유전체 물질(250)을 채우게 되는데, 상기 고유전체 물질(250)은 기체, 액체, 고체 또는 이들의 조합일 수 있다. 상기 수직 핑거 커패시터(100)는 집적 회로를 구성하는 다수의 다른 전자 소자와 함께 형성되므로, 기존에 형성되어 있던 음각 몰드(200)는 상기 다른 전자 소자를 이루는 막질과 상기 수직 핑거 커패시터(100)를 절연시키는 측면 절연막의 역할을 한다. 또한, 후속 공정으로 상기 수직 핑거 커패시터(100)의 상부에 절연막등을 형성하여 기타 다른 전자 소자와 절연시킬 수 있으며, 상기 상부 전극(300) 및 하부 전극(350)은 상기 수직 핑거 커패시터(100) 외부 다른 전자 소자와의 전기적 연결을 위해 도전성 막질이 연결될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 이루어진 본 발명에 따르면, 상부 전극과 하부 전극 사이의 유전체를 형성함에 있어서 기존의 공정으로는 구현하기가 곤란하였던 고유전물질이 제공되는 수직 핑거 커패시터를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 수직 핑거 커패시터의 제조 방법을 나타낸 흐름도이다.
도 2a 내지 도 3e는 본 발명의 일 실시예에 따른 수직 핑거 커패시터의 제조 방법을 나타내는 평면도와 단면도들이다.
(도면의 주요부분에 대한 부호의 설명)
100 : 수직 핑거 커패시터 200 : 음각 몰드
250 : 고유전체 물질 260 : 산화막
300 : 상부 전극 302 : 상부 전극 핑거
350 : 하부 전극 352 : 하부 전극 핑거
400 : 식각 마스크
Claims (3)
- (a) 하나 이상의 수직 핑거를 구비한 상부 전극 및 상기 상부 전극의 수직 핑거와 평행한 하나 이상의 수직 핑거를 구비하는 하부 전극의 형상이 패터닝된 음각 몰드를 준비하는 단계;(b) 상기 음각 몰드를 도전성 물질로 채워서 상부 전극 및 하부 전극을 형성하는 단계;(c) 상기 상부 전극의 수직 핑거와 상기 하부 전극의 수직 핑거의 사이에 형성되어 있는 상기 음각 몰드를 제거하여 유전체가 형성될 빈 공간을 준비하는 단계; 및(d) 상기 음각 몰드가 제거된 빈 공간에 고유전체 물질을 채움으로써 커패시터를 완성하는 단계를 포함하는 수직 핑거 커패시터 제조 방법.
- 제 1항에 있어서, 상기 (a) 단계시 형성되는 상기 상부 및 하부 전극의 형상은 상기 상부 전극을 이루는 다수의 상기 수직 핑거와 상기 하부 전극을 이루는 다수의 상기 수직 핑거가 교대로 형성되는 것을 특징으로 하는 수직 핑거 커패시터 제조 방법.
- 제 1 항에 있어서, 상기 (d) 단계에서 채워지는 상기 고유전체 물질은 액체, 기체, 고체 또는 이들의 혼합체인 것을 특징으로 하는 수직 핑거 커패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030092011A KR20050060401A (ko) | 2003-12-16 | 2003-12-16 | 고유전물질을 포함하는 수직 핑거 커패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030092011A KR20050060401A (ko) | 2003-12-16 | 2003-12-16 | 고유전물질을 포함하는 수직 핑거 커패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050060401A true KR20050060401A (ko) | 2005-06-22 |
Family
ID=37253109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030092011A KR20050060401A (ko) | 2003-12-16 | 2003-12-16 | 고유전물질을 포함하는 수직 핑거 커패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050060401A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100617057B1 (ko) * | 2004-12-30 | 2006-08-30 | 동부일렉트로닉스 주식회사 | 커패시터 구조 및 그 제조방법 |
| US7579643B2 (en) | 2006-02-24 | 2009-08-25 | Samsung Electronics Co., Ltd. | Capacitor having high electrostatic capacity, integrated circuit device including the capacitor and method of fabricating the same |
| KR101449883B1 (ko) * | 2010-10-28 | 2014-10-10 | 가부시키가이샤 히타치세이사쿠쇼 | 버스바간 내장 콘덴서, 전력 기기 및 전력 변환 장치 |
-
2003
- 2003-12-16 KR KR1020030092011A patent/KR20050060401A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100617057B1 (ko) * | 2004-12-30 | 2006-08-30 | 동부일렉트로닉스 주식회사 | 커패시터 구조 및 그 제조방법 |
| US7579643B2 (en) | 2006-02-24 | 2009-08-25 | Samsung Electronics Co., Ltd. | Capacitor having high electrostatic capacity, integrated circuit device including the capacitor and method of fabricating the same |
| KR101449883B1 (ko) * | 2010-10-28 | 2014-10-10 | 가부시키가이샤 히타치세이사쿠쇼 | 버스바간 내장 콘덴서, 전력 기기 및 전력 변환 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7869189B2 (en) | Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR0156646B1 (ko) | 반도체 기억소자의 캐패시터 제조방법 | |
| KR20050060401A (ko) | 고유전물질을 포함하는 수직 핑거 커패시터 제조 방법 | |
| CN114823540A (zh) | 半导体结构的制作方法及半导体结构 | |
| KR19990003904A (ko) | 반도체 장치의 전하 저장 전극 및 그 형성 방법 | |
| CN117954433A (zh) | 电容器结构及其形成方法 | |
| US11997845B2 (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
| CN118016651A (zh) | 电容器结构及其形成方法 | |
| KR100202187B1 (ko) | 반도체 장치의 캐패시터와 그 형성방법 | |
| US6146965A (en) | Methods of forming integrated circuit capacitors using mask patterns having constricted neck regions | |
| KR100487916B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR0183816B1 (ko) | 스페이서층을 이용한 반도체 장치의 커패시터 제조방법 | |
| KR100609558B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100632592B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960011662B1 (ko) | 스택캐패시터 제조방법 | |
| KR20060000485A (ko) | 반도체 캐패시터의 스토리지 노드 전극 형성방법 | |
| CN117577584A (zh) | 一种存储器的制造方法、存储器以及电子设备 | |
| KR19990004916A (ko) | 반도체 장치의 캐패시터 및 그 제조방법 | |
| KR100399945B1 (ko) | 반도체 소자의 실린더형 캐패시터 형성방법 | |
| KR100881830B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100866127B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR19980060627A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19980053653A (ko) | 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |