KR20050059785A - 구리 인덕터 형성방법 - Google Patents
구리 인덕터 형성방법 Download PDFInfo
- Publication number
- KR20050059785A KR20050059785A KR1020030091500A KR20030091500A KR20050059785A KR 20050059785 A KR20050059785 A KR 20050059785A KR 1020030091500 A KR1020030091500 A KR 1020030091500A KR 20030091500 A KR20030091500 A KR 20030091500A KR 20050059785 A KR20050059785 A KR 20050059785A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist pattern
- copper
- mechanical polishing
- chemical mechanical
- seed layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Abstract
본 발명은 초미세 가공 기술을 이용한 구리 인덕터 형성방법을 개시한다. 개시된 본 발명의 구리 인덕터 형성방법은, 반도체 기판 상에 트렌치를 구비한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴 상에 구리 씨드층을 증착하는 단계와, 상기 포토레지스트 패턴을 그의 기계적 강도가 증가되도록 냉각시키는 단계와, 상기 냉각된 포토레지스트 패턴 상부 표면 상의 구리 씨드층 부분을 화학적기계연마 공정을 통해 선택적으로 제거하는 단계와, 상기 기판 결과물을 세정하는 단계를 포함한다.
Description
본 발명은 구리 인덕터 형성방법에 관한 것으로, 보다 상세하게는, 초미세 가공 기술을 이용한 구리 인덕터 형성시 화학적기계연마 공정으로도 구리 씨드층의 선택적 제거가 가능하도록 할 수 있는 구리 인덕터 형성방법에 관한 것이다.
컴퓨터 등과 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있음은 주지의 사실이다. 그 기능면에 있어서, 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이에 따라, 반도체 장치의 제조 기술은 집적도, 신뢰도 및 응답 속도 등을 향상시키기 위해 초미세 가공 기술(MicroElectroMechanical System : MEMS)로 발전되고 있다.
또한, 고집적도의 요구에 부응하기 위한 일환으로서 낮은 비저항을 갖고, 전기적 원자 이동도(electrical migration)가 보다 낮은 구리를 상기 반도체 장치의 제조에 채택하고 있다. 즉, 구리를 금속배선 또는 인덕터 등의 제조에 사용하고 있는 것이다.
한편, 상기 구리는 건식 식각을 통한 공정의 적용이 어렵다. 이 때문에 구리는 화학적기계연마(Chemical Mechanical Polishing) 공정을 적용하여 그 패터닝을 행하고 있다.
여기서, 초미세 가공 기술을 이용한 구리 인덕터 형성방법의 예가 미합중국특허 6,083,802호에 개시되어 있다.
상기 미합중국 특허 6,083,802호에 의하면, 구리 인덕터를 형성하기 위한 희생막으로서 포토레지스트(photoresist) 패턴이 사용되며, 구리막은 수차례 화학적기계연마 된다.
자세하게, 개시된 MEMS 기술을 이용한 구리 인덕터 형성방법에 따르면, 트렌치를 갖는 포토레지스트 패턴이 마련되고, 이 패턴 상에 구리 씨드(seed)층이 증착되며, 트렌치 표면을 제외한 포토레지스트 패턴 상에 증착된 구리 씨드층 부분은 화학적계연마 공정에 의해 선택적으로 제거된다.
그러나, 포토레지스트 패턴은 기계적으로 매우 취약하다. 이에 따라, 구리막을 화학적기계연마 할 때, 상기 포토레지스트 패턴은 상당한 영향을 받는다. 즉, 통상의 포토레지스트는 구리가 제거되는 연마 압력에서 쉽게 무너지는 현상이 일어나며, 그래서, 그 패턴 형상을 유지하지 못한다.
결국, 종래에는 구리막의 화학적기계연마를 원할하게 진행하지 못하기 때문에 화학적기계연마에 의한 구리 씨드층의 선택적 제거를 신뢰성있게 수행하지 못하는 문제점이 있다.
따라서, 본 발명은 상기한 바와 같은 종래 문제점을 해결하기 위해 안출된 것으로서, 화학적기계연마 공정에 의해서도 구리 씨드층의 선택적으로 제거가 신뢰성있게 수행되도록 할 수 있는 구리 인덕터 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 트렌치를 구비한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 상에 구리 씨드층을 증착하는 단계; 상기 포토레지스트 패턴을 그의 기계적 강도가 증가되도록 냉각시키는 단계; 상기 냉각된 포토레지스트 패턴 상부 표면 상의 구리 씨드층 부분을 화학적기계연마 공정을 통해 선택적으로 제거하는 단계; 및 상기 기판 결과물을 세정하는 단계를 포함하는 구리 인덕터 형성방법을 제공한다.
여기서, 상기 포토레지스트 패턴의 냉각은 액체 질소, 액체 헬륨 또는 드라이 아이스를 사용하여 수행한다.
상기 화학적기계연마 공정은 연마제(abrasive)가 없는 슬러리 또는 케미컬을 사용하여 수행하거나, 구리 씨드층의 연마속도가 10,000Å/분 이상인 높은 제거 속도(high removal rate) 슬러리, 예컨데, 폴리카복실레이트(polycarboxylate) 계열의 슬러리를 사용하여 수행하거나, 또는, 냉각되어 고체 상태인 슬러리를 사용하여 수행한다.
상기 기판 결과물을 세정하는 단계는 건식 세정 방식, 예컨데, 크라이오제닉 (cryogenic) 건식 세정으로 수행하며, 이때, 상기 크라이오제닉 건식 세정은 기판 결과물의 재냉각 후에 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1c는 본 발명에 따른 구리 인덕터 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 소정의 하부 구조물(도시안됨)이 형성된 반도체 기판(1) 상에 초미세 가공 기술에 따라 포토레지스트를 도포한 후, 이를 노광하여 트렌치가 형성될 부분을 정의한 후, 현상을 실시하여 수 개의 트렌치(3)를 구비한 포토레지스트 패턴(2)을 형성한다.
도 1b를 참조하면, 트렌치(3) 표면을 포함한 포토레지스트 패턴(2) 상에 구리 씨드(seed)층(4)을 증착한다. 그런다음, 상기 포토레지스트 패턴(2)을 포함한 기판 결과물을 냉각시킨다. 이때, 포토레지스트 내의 솔벤트(solvent)가 냉각되는 것에 의해 상기 포토레지스트 패턴(2)의 기계적 강도가 증가된다.
여기서, 상기 포토레지스트 패턴(2)의 냉각은 기판 결과물을 액체 질소나 액체 헬륨 내에 침지시키는 방식으로 수행하거나, 또는, 드라인 아이스를 사용하여 수행한다.
도 1c를 참조하면, 화학적기계연마 공정을 진행하여 트렌치(3) 표면을 제외한 포토레지스트 패턴(2) 상부 표면 상에 증착된 구리 씨드층(4) 부분을 선택적으로 제거한다. 이때, 상기 화학적기계연마 공정은 연마제(abrasive)가 없는 슬러리 또는 케미컬을 사용하여 수행하거나, 또는, 구리 씨드층의 연마속도가 10,000Å/분 이상인 높은 제거 속도(high removal rate) 슬러리를 사용하여 수행한다. 상기 높은 제거 속도를 갖는 슬러리의 예로서는 폴리카복실레이트(polycarboxylate) 계열의 슬러리를 들 수 있다.
여기서, 상기 포토레지스트 패턴(2)은 냉각에 의해 그 기계적 강도가 증가되었으므로, 상기 화학적기계연마 공정시, 그 형상을 유지할 수 있으며, 이에 따라, 상기 화학적기계연마 의한 구리 씨드층(4)의 선택적 제거는 포토레지스트 패턴(2)이 변형이 발생됨이 없이 신뢰성있게 수행된다.
계속해서, 구리 씨드층(4)이 선택적으로 제거된 기판 결과물에 대해 세정 공정을 수행한다. 이때, 상기 세정은 바람직하게 건식 세정 방식으로 수행한다. 상기 세정은 크라이오제닉(cryogenic) 건식 세정과 같은 에어로졸(aerosol)을 분사하는 방법으로 수행할 수 있으며, 상기 크라이오제닉 건식 세정을 수행할 경우에는 기판 결과물을 재냉각시킨 상태에서 수행한다.
이후, 도시하지는 않았으나, 상기 구리 씨드층(4)이 잔류된 포토레지스트 패턴(2)의 트렌치 저부 상에 선택적으로 구리막을 도금한다. 그런다음, 일련의 후속 공정들을 진행하여 본 발명의 구리 인덕터 형성을 완성한다.
전술한 바와 같이, 본 발명은 포토레지스트 패턴을 냉각시켜 그의 기계적 강도를 증가시킨 상태로 구리 씨드층의 화학적기계연마를 수행하기 때문에, 상기 화학적기계연마시 포토레지스트 패턴의 형상을 유지시킬 수 있으며, 이에 따라, 상기 구리 씨드층의 화학적기계연마를 신뢰성있게 수행할 수 있다.
한편, 전술한 본 발명의 실시예에서는 단순히 포토레지스트 패턴을 냉각시켜 화학적기계연마를 수행하였지만, 본 발명의 다른 실시예로서 포토레지스트 패턴을 냉각시킴은 물론 냉각되어 고체 상태인 구리 제거용 슬러리를 사용하여 화학적기계연마를 수행할 수도 있다.
이 경우, 화학적기계연마는 상기한 고체 슬러리 상에서 냉각된 기판 결과물에 압력을 가하여 수행한다.
또한, 구리 씨드층의 선택적 제거 후의 구리막 도금은 전해 도금 또는 무전해 도금 방식을 이용하게 되는데, 전술한 본 발명의 실시예에서는 구조상 무전해 도금만이 가능하다. 이것은 구리 씨드층이 상호 연결됨이 없이 분리되어 있기 때문이다.
따라서, 본 발명의 다른 실시예로서 트렌치를 구비한 포토레지스트 패턴의 형성 전, 반도체 기판 상에 구리 전극층을 형성하고, 또한, 상기 트렌치를 구리 전극층을 노출시키도록 형성한다면, 상기 구리 씨드층들의 상호 연결이 이루어져 상기 구리막 도금을 전해 도금 방식으로도 수행할 수 있다.
이상에서와 같이, 본 발명은 초미세 가공 기술을 이용한 구리 인덕터 형성시 포토레지스트 패턴을 냉각시켜 그의 기계적 강도를 증가시킨 상태로 화학적기계연마 공정을 수행한다. 이에 따라, 상기 포토레지스트 패턴의 변형, 즉, 무너짐 없이 화학적기계연마를 수행할 수 있는 바, 포토레지스트를 적용한 초미세 가공 기술의 신뢰성을 확보할 수 있으며, 나아가, 소자 제조수율을 향상시킬 수 있다.
이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있으며, 그러므로, 이하 특허청구범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 구리 인덕터 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 반도체 기판 2 : 포토레지스트 패턴
3 : 트렌치 4 : 구리 씨드(seed)층
Claims (9)
- 반도체 기판 상에 트렌치를 구비한 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴 상에 구리 씨드층을 증착하는 단계;상기 포토레지스트 패턴을 그의 기계적 강도가 증가되도록 냉각시키는 단계;상기 냉각된 포토레지스트 패턴 상부 표면 상의 구리 씨드층 부분을 화학적기계연마 공정을 통해 선택적으로 제거하는 단계; 및상기 기판 결과물을 세정하는 단계를 포함하는 것을 특징으로 하는 구리 인덕터 형성방법.
- 제 1 항에 있어서, 상기 포토레지스트 패턴의 냉각은 액체 질소, 액체 헬륨 및 드라이 아이스로 구성된 그룹으로부터 선택되는 어느 하나를 사용하여 수행하는 것을 특징으로 하는 구리 인덕터 형성방법.
- 제 1 항에 있어서, 상기 화학적기계연마 공정은 연마제(abrasive)가 없는 슬러리 또는 케미컬을 사용하여 수행하는 것을 특징으로 하는 구리 인덕터 형성방법.
- 제 1 항에 있어서, 상기 화학적기계연마 공정은 구리 씨드층의 연마속도가 10,000Å/분 이상인 높은 제거 속도(high removal rate) 슬러리를 사용하여 수행하는 것을 특징으로 하는 구리 인덕터 형성방법.
- 제 4 항에 있어서, 상기 화학적계연마 공정은 높은 제거 속도를 갖는 폴리카복실레이트(polycarboxylate) 계열의 슬러리를 사용하여 수행하는 것을 특징으로 하는 구리 인덕터 형성방법.
- 제 1 항에 있어서, 상기 화학적기계연마 공정은 냉각되어 고체 상태인 슬러리를 사용하여 수행하는 것을 특징으로 하는 구리 인덕터 형성방법.
- 제 1 항에 있어서, 상기 기판 결과물을 세정하는 단계는 건식 세정 방식으로 수행하는 것을 특징으로 하는 구리 인덕터 형성방법.
- 제 7 항에 있어서, 상기 건식 세정은 크라이오제닉(cryogenic) 건식 세정 공정으로 수행하는 것을 특징으로 하는 구리 인덕터 형성방법.
- 제 8 항에 있어서, 상기 크라이오제닉 건식 세정 공정은 기판 결과물의 재냉각 후에 수행하는 것을 특징으로 하는 구리 인덕터 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030091500A KR100596750B1 (ko) | 2003-12-15 | 2003-12-15 | 구리 인덕터 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030091500A KR100596750B1 (ko) | 2003-12-15 | 2003-12-15 | 구리 인덕터 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050059785A true KR20050059785A (ko) | 2005-06-21 |
KR100596750B1 KR100596750B1 (ko) | 2006-07-04 |
Family
ID=37252649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030091500A KR100596750B1 (ko) | 2003-12-15 | 2003-12-15 | 구리 인덕터 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100596750B1 (ko) |
-
2003
- 2003-12-15 KR KR1020030091500A patent/KR100596750B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100596750B1 (ko) | 2006-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6245662B1 (en) | Method of producing an interconnect structure for an integrated circuit | |
US5187119A (en) | Multichip module and integrated circuit substrates having planarized patterned surfaces | |
CN101320706B (zh) | 形成多层半导体结构与其双层镶嵌凹陷的方法 | |
WO2007027973A2 (en) | Microfeature workpieces and methods for forming interconnects in microfeature workpieces | |
JP2001313373A (ja) | キャパシタ構造およびその製造方法 | |
US6544863B1 (en) | Method of fabricating semiconductor wafers having multiple height subsurface layers | |
US20040159629A1 (en) | MEM device processing with multiple material sacrificial layers | |
KR100596750B1 (ko) | 구리 인덕터 형성방법 | |
US7041566B2 (en) | Method for forming inductor in semiconductor device | |
US20030186536A1 (en) | Via formation in integrated circuits by use of sacrificial structures | |
KR100575618B1 (ko) | 구리막의 연마 방법 및 이를 이용한 구리막 배선의 형성방법 | |
JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
JP2008016553A (ja) | 半導体装置の製造方法 | |
KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
US6339019B1 (en) | Method of manufacturing semiconductor device having reduced connection failure between wiring layers | |
KR100545196B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100431086B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
KR100440472B1 (ko) | 반도체 소자 제조 방법 | |
US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
KR20020010937A (ko) | 함몰부 없는 구리 다마신 구조 제조 방법 | |
JP2001127062A (ja) | 配線の形成方法 | |
KR100338329B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JP2003023067A (ja) | ビアメタル層の形成方法およびビアメタル層形成基板 | |
KR100587603B1 (ko) | 반도체 장치의 제조에서의 연마 방법 | |
US20080153297A1 (en) | Fabricating Method of a Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |