KR20050058464A - Plasma processing method and plasma processing device - Google Patents
Plasma processing method and plasma processing device Download PDFInfo
- Publication number
- KR20050058464A KR20050058464A KR1020057003051A KR20057003051A KR20050058464A KR 20050058464 A KR20050058464 A KR 20050058464A KR 1020057003051 A KR1020057003051 A KR 1020057003051A KR 20057003051 A KR20057003051 A KR 20057003051A KR 20050058464 A KR20050058464 A KR 20050058464A
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- plasma processing
- electrostatic chuck
- semiconductor wafer
- processing method
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/004—Charge control of objects or beams
- H01J2237/0041—Neutralising arrangements
- H01J2237/0044—Neutralising arrangements of objects being observed or treated
Abstract
Description
본 발명은 플라즈마 처리 방법 및 플라즈마 처리 장치에 관한 것으로, 특히 반도체 웨이퍼나 LCD용 기판 등의 피처리 기판에 플라즈마 에칭 처리 등을 실시하는 플라즈마 처리 방법 및 플라즈마 처리 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma processing method and a plasma processing apparatus, and more particularly, to a plasma processing method and a plasma processing apparatus for performing a plasma etching process or the like on a substrate to be processed, such as a semiconductor wafer or an LCD substrate.
종래부터, 플라즈마에 의해, 반도체 웨이퍼나 LCD용 기판 등의 피처리 기판의 처리를 행하는 플라즈마 처리 방법이 다용되고 있다. 예컨대, 반도체 장치의 제조 공정에 있어서는, 피처리 기판, 예컨대 반도체 웨이퍼에, 미세한 전기 회로를 형성하기 위한 기술로서, 반도체 웨이퍼상에 형성된 박막 등을, 플라즈마를 이용하여 에칭하여 제거하는 플라즈마 에칭 처리가 다용되고 있다. Conventionally, the plasma processing method which processes a to-be-processed board | substrate, such as a semiconductor wafer and an LCD substrate, with plasma is used abundantly. For example, in the manufacturing process of a semiconductor device, as a technique for forming a fine electric circuit on a substrate to be processed, for example, a semiconductor wafer, a plasma etching process for etching and removing a thin film or the like formed on a semiconductor wafer using plasma is employed. It is used a lot.
이러한 플라즈마 에칭 처리를 행하는 에칭 장치에서는, 예컨대 내부를 기밀하게 폐색 가능하게 구성된 처리 챔버(에칭 챔버)내에서 플라즈마를 발생시키도록 되어 있다. 그리고, 이 에칭 챔버내에 마련한 서셉터상에 반도체 웨이퍼를 탑재하여, 에칭을 행한다.In the etching apparatus which performs such a plasma etching process, plasma is generated in the processing chamber (etching chamber) comprised so that an inside could be sealed airtight. Then, the semiconductor wafer is mounted on the susceptor provided in the etching chamber to perform etching.
또한, 상기 플라즈마를 발생시키는 수단에 대해서는, 여러 가지의 타입이 알려져 있다. 그 중, 상하로 대향하도록 마련된 한 쌍의 평행평판 전극에 고주파 전력을 공급하여 플라즈마를 발생시키는 타입의 장치에서는, 평행평판 전극중의 한쪽, 예컨대 하부 전극이 서셉터를 겸하고 있다. 그리고, 이 하부 전극상에 반도체 웨이퍼를 배치하고, 평행평판 전극간에 고주파 전압을 인가하여 플라즈마를 발생시켜, 에칭을 행한다.Moreover, various types are known about the means for generating the plasma. Among them, in an apparatus of a type that generates a plasma by supplying high frequency power to a pair of parallel plate electrodes provided to face up and down, one of the parallel plate electrodes, for example, a lower electrode serves as a susceptor. Then, the semiconductor wafer is placed on the lower electrode, plasma is generated by applying a high frequency voltage between the parallel plate electrodes, and etching is performed.
그러나, 이와 같은 에칭 장치에서는, 에칭중에, 반도체 웨이퍼의 표면에서, 천둥형상의 이상 방전이 발생하는 소위 표면 아킹이 발생하는 경우가 있다.However, in such an etching apparatus, so-called surface arcing in which thunder abnormal discharge occurs on the surface of the semiconductor wafer may occur during etching.
상기 표면 아킹은, 예컨대 도체층 위에 절연체층이 형성되고, 이러한 절연체층을 에칭하는 것과 같은 경우에 발생하는 경우가 많다. 예컨대, 실리콘 산화막으로 이루어지는 절연체층을 에칭하여, 하층의 메탈층으로 이루어지는 도체층으로 통하는 콘택트 홀을 형성하는 경우 등에, 에칭에 의해 막두께가 감소한 실리콘 산화막을 파괴하도록 발생하는 경우가 많다.The surface arcing often occurs when, for example, an insulator layer is formed on the conductor layer and such an insulator layer is etched. For example, when the insulator layer made of a silicon oxide film is etched to form a contact hole that leads to a conductor layer made of a lower metal layer, it is often caused to destroy the silicon oxide film whose film thickness is reduced by etching.
그리고, 이러한 이상 방전이 발생하면, 반도체 웨이퍼중의 실리콘 산화막의 대부분의 부분이 파괴되어 버리기 때문에, 그 반도체 웨이퍼의 대부분의 소자가 불량으로 되어 버린다. 또한, 이와 더불어, 에칭 챔버내에 금속 오염이 발생하고, 그대로 계속하여 에칭 처리를 행할 수 없어, 에칭 챔버내의 클리닝이 필요하게 된다. 이 때문에, 생산성이 현저히 저하해 버린다고 하는 문제가 있었다.When such abnormal discharge occurs, most of the silicon oxide film in the semiconductor wafer is destroyed, and most of the elements of the semiconductor wafer become defective. In addition, metal contamination occurs in the etching chamber, and the etching process cannot be continued as it is, and cleaning in the etching chamber is required. For this reason, there existed a problem that productivity fell remarkably.
도 1은 본 발명의 일 실시예에 사용하는 장치의 개략 구성을 모식적으로 도시하는 도면. BRIEF DESCRIPTION OF THE DRAWINGS The figure which shows schematic structure of the apparatus used for one Example of this invention.
도 2는 본 발명의 일 실시예에 관한 플라즈마 처리 방법을 설명하기 위한 도면.2 is a view for explaining a plasma processing method according to an embodiment of the present invention.
도 3은 본 발명의 다른 실시예에 사용하는 장치의 개략 구성을 모식적으로 도시하는 도면.3 is a diagram schematically showing a schematic configuration of an apparatus used in another embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 관한 플라즈마 처리 방법을 설명하기 위한 도면.4 is a view for explaining a plasma processing method according to another embodiment of the present invention.
도 5는 도 2에 나타내는 실시예의 변형예에 관한 플라즈마 처리 방법을 설명하기 위한 도면.FIG. 5 is a diagram for explaining a plasma processing method according to a modification of the embodiment shown in FIG. 2. FIG.
도 6은 정전척에 의한 척 방법을 설명하기 위한 도면.6 is a view for explaining a chuck method by an electrostatic chuck.
도 7은 도 6의 척 방법에 있어서의 각 부의 전위의 변화를 설명하기 위한 도면.FIG. 7 is a view for explaining a change in the potential of each part in the chucking method of FIG. 6. FIG.
도 8은 다른 척 방법에 있어서의 각 부의 전위의 변화를 설명하기 위한 도면.8 is a view for explaining a change in potential of each part in another chucking method.
도 9는 정전척에 의한 척 방법의 비교예를 설명하기 위한 도면.9 is a view for explaining a comparative example of a chuck method by an electrostatic chuck.
도 10은 도 9의 척 방법에 있어서의 각 부의 전위의 변화를 설명하기 위한 도면.FIG. 10 is a view for explaining a change in potential of each part in the chucking method of FIG. 9. FIG.
도 11은 정전척의 인가 전압과 파티클의 수와의 관계를 나타내는 도면.11 is a diagram showing a relationship between the applied voltage of an electrostatic chuck and the number of particles.
도 12는 시퀀스의 상위에 의한 파티클 수의 상위를 도시하는 도면.Fig. 12 is a diagram illustrating the difference in the number of particles by the difference in sequence.
따라서, 본 발명의 목적은, 피처리 기판에 발생하는 표면 아킹의 발생을 방지하여, 종래와 비교하여 생산성의 향상을 도모할 수 있는 플라즈마 처리 방법 및 플라즈마 처리 장치를 제공하고자 하는 것이다. Accordingly, it is an object of the present invention to provide a plasma processing method and a plasma processing apparatus which can prevent the occurrence of surface arcing occurring on a substrate to be treated and can improve productivity in comparison with the prior art.
본 발명의 플라즈마 처리 방법은, 피처리 기판에 플라즈마를 작용시켜 플라즈마 처리를 행함에 있어서, 상기 플라즈마 처리를 행하기 전에, 해당 플라즈마 처리에 사용하는 플라즈마보다 약한 플라즈마를 상기 피처리 기판에 작용시켜, 해당 피처리 기판의 전하의 상태를 일정한 상태로 하고, 이 후, 상기 플라즈마 처리를 행하는 것을 특징으로 한다.In the plasma processing method of the present invention, in performing a plasma treatment by applying a plasma to a target substrate, a plasma weaker than the plasma used for the plasma processing is applied to the target substrate before the plasma processing is performed. The state of the electric charge of the said to-be-processed substrate is made into the constant state, and the said plasma process is performed after that.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 약한 플라즈마를 상기 피처리 기판에 소정 시간 작용시키고, 이 후, 상기 피처리 기판을 흡착 유지하기 위한 정전척에 직류 전압을 인가하는 것을 특징으로 한다.In the plasma processing method of the present invention, in the plasma processing method, the weak plasma is applied to the substrate for a predetermined time, and then a DC voltage is applied to an electrostatic chuck for adsorbing and holding the substrate. Characterized in that.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 약한 플라즈마를 제거하기 전에, 상기 정전척에 대한 직류 전압의 인가를 개시하는 것을 특징으로 한다.The plasma processing method of the present invention is further characterized in that, in the plasma processing method, application of a DC voltage to the electrostatic chuck is started before the weak plasma is removed.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 약한 플라즈마가, Ar 가스, 또는 O2 가스, 또는 CF4 가스, 또는 N2 가스에 의해 형성된 플라즈마인 것을 특징으로 한다.The plasma processing method of the present invention is also characterized in that in the plasma processing method, the weak plasma is a plasma formed by Ar gas, O 2 gas, CF 4 gas, or N 2 gas.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 약한 플라즈마가, 0.15∼1.0W/㎠의 고주파 전력에 의해 형성되는 것을 특징으로 한다.The plasma processing method of the present invention is further characterized in that in the plasma processing method, the weak plasma is formed by a high frequency power of 0.15 to 1.0 W / cm 2.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 약한 플라즈마를, 5∼20초 동안 상기 피처리 기판에 작용시키는 것을 특징으로 하는 플라즈마 처리 방법.The plasma processing method of the present invention is the plasma processing method wherein the weak plasma is applied to the substrate to be processed for 5 to 20 seconds.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 플라즈마 처리의 개시시에, 플라즈마를 발생시키기 위한 고주파 전력의 인가를 개시한 후, 상기 정전척에 대한 직류 전압의 인가를 개시하고, 상기 플라즈마 처리의 종료시에, 상기 정전척에 대한 직류 전압의 인가를 정지한 후, 상기 고주파 전력의 인가를 정지하는 것을 특징으로 한다.Further, the plasma processing method of the present invention, in the plasma processing method, starts the application of a high voltage power for generating a plasma at the start of the plasma processing, and then the application of a DC voltage to the electrostatic chuck. At the end of the plasma processing, the application of the high-frequency power is stopped after the application of the DC voltage to the electrostatic chuck is stopped.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 피처리 기판을 상기 정전척의 위쪽에 도체로 접지된 지지 막대에 의해 지지한 상태로, 상기 정전척에 대한 직류 전압의 인가를 개시하고, 이 후, 상기 피처리 기판을 하강시켜 상기 정전척 위에 탑재하는 것을 특징으로 한다.Further, in the plasma processing method of the present invention, in the plasma processing method, application of a DC voltage to the electrostatic chuck is performed while the substrate to be processed is supported by a support bar grounded by a conductor above the electrostatic chuck. It starts, and after that, the said to-be-processed substrate is lowered and mounted on the said electrostatic chuck.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 플라즈마 처리가 에칭 처리이고, 해당 에칭 처리를 행하는 처리 챔버내에서, 상기 피처리 기판에 상기 약한 플라즈마를 작용시키는 것을 특징으로 한다.The plasma processing method of the present invention is characterized in that in the plasma processing method, the plasma processing is an etching process and the weak plasma is applied to the substrate to be treated in the processing chamber in which the etching process is performed. .
또한, 본 발명의 플라즈마 처리 장치는, 피처리 기판에 플라즈마 처리를 실시하는 플라즈마 처리 기구를 구비한 플라즈마 처리 장치에 있어서, 상기 플라즈마 처리 기구를 제어하고, 상기 플라즈마 처리 방법을 행하는 제어부를 구비한 것을 특징으로 한다.Moreover, the plasma processing apparatus of this invention WHEREIN: The plasma processing apparatus provided with the plasma processing mechanism which performs a plasma processing on a to-be-processed substrate WHEREIN: The plasma processing apparatus provided with the control part which controls the said plasma processing mechanism, and performs the said plasma processing method. It features.
이하, 본 발명의 상세를 도면을 참조하여 실시예에 대하여 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, the Example is described with reference to drawings for the detail of this invention.
도 1은 본 발명의 실시예에 사용하는 플라즈마 처리 장치(에칭 장치) 전체의 개략 구성을 모식적으로 도시하는 것이다. 동 도면에 있어서, 부호(1)는 재질이 예컨대 알루미늄 등으로 이루어지고, 내부를 기밀하게 폐색 가능하게 구성되고, 처리 챔버를 구성하는 원통형의 진공 챔버를 도시하고 있다.1 schematically shows a schematic configuration of an entire plasma processing apparatus (etching apparatus) used in an embodiment of the present invention. In the same figure, reference numeral 1 denotes a cylindrical vacuum chamber whose material is made of, for example, aluminum, which is configured to be hermetically closed inside, and which constitutes a processing chamber.
상기 진공 챔버(1)는 접지 전위에 접속되어 있다. 진공 챔버(1)의 내부에는 도전성재료, 예컨대 알루미늄 등으로 블럭형상으로 구성되고, 하부 전극을 겸한 탑재대(2)가 설치되어 있다.The vacuum chamber 1 is connected to a ground potential. Inside the vacuum chamber 1, a mounting table 2 composed of a conductive material, such as aluminum, in the shape of a block and serving as a lower electrode is provided.
이 탑재대(2)는 세라믹 등의 절연판(3)을 거쳐서 진공 챔버(1)내에 지지되어 있다. 탑재대(2)의 반도체 웨이퍼(W) 탑재면에는 정전척(4)이 설치되어 있다. 이 정전척(4)은, 정전척용 전극(4a)을, 절연성재료로 이루어지는 절연막(4b)중에 개재시킨 구성으로 되어 있고, 정전척용 전극(4a)에는 직류 전원(5)이 접속되어 있다. 정전척용 전극(4a)은, 예컨대 동 등으로 구성되어 있고, 절연막(4b)은 폴리이미드 등으로 구성되어 있다.The mounting table 2 is supported in the vacuum chamber 1 via an insulating plate 3 such as ceramic. The electrostatic chuck 4 is provided on the mounting surface of the semiconductor wafer W of the mounting table 2. The electrostatic chuck 4 has a structure in which the electrode 4a for the electrostatic chuck is interposed in the insulating film 4b made of an insulating material, and the DC power supply 5 is connected to the electrode 4a for the electrostatic chuck. The electrostatic chuck electrode 4a is made of copper or the like, for example, and the insulating film 4b is made of polyimide or the like.
또한, 탑재대(2)의 내부에는, 온도 제어를 위한 열매체로서의 절연성 유체를 순환시키기 위한 열매체 유로(6)와, 헬륨 가스 등의 온도 제어용 가스를 반도체 웨이퍼(W)의 이면에 공급하기 위한 가스 유로(7)가 마련되어 있다.In addition, inside the mounting table 2, a gas for supplying a heat medium flow path 6 for circulating an insulating fluid as a heat medium for temperature control and a gas for temperature control, such as helium gas, to the back surface of the semiconductor wafer W. The flow path 7 is provided.
그리고, 열매체 유로(6)내에 소정 온도로 제어된 절연성 유체를 순환시킴으로써, 탑재대(2)를 소정 온도로 제어하고, 또한 이 탑재대(2)와 반도체 웨이퍼(W)의 이면과의 사이에 가스 유로(7)를 거쳐서 온도 제어용 가스를 공급하여 이들간의 열교환을 촉진하고, 반도체 웨이퍼(W)를 정밀도 양호하게 그리고 효율적으로 소정 온도로 제어할 수 있도록 되어 있다.Then, the insulating fluid controlled at a predetermined temperature is circulated in the heat medium flow path 6 to control the mounting table 2 at a predetermined temperature, and between the mounting table 2 and the back surface of the semiconductor wafer W. The gas for temperature control is supplied through the gas flow path 7 to promote heat exchange therebetween, and the semiconductor wafer W can be controlled at a predetermined temperature with high accuracy and efficiency.
또한, 탑재대(2) 위쪽의 외주에는 도전성재료 또는 절연성재료로 형성된 포커스 링(8)이 마련되어 있고, 또한 탑재대(2)의 거의 중앙에는, 고주파 전력을 공급하기 위한 급전선(9)이 접속되어 있다. 이 급전선(9)에는 정합기(10)를 거쳐서 고주파 전원(RF 전원)(11)이 접속되고, 고주파 전원(11)으로부터는 소정의 주파수의 고주파 전력이 공급되도록 되어 있다.In addition, a focus ring 8 formed of a conductive material or an insulating material is provided on the outer periphery above the mounting table 2, and a feed line 9 for supplying high frequency power is connected to the center of the mounting table 2. It is. The power supply line 9 is connected to a high frequency power supply (RF power supply) 11 via a matching unit 10, and a high frequency power of a predetermined frequency is supplied from the high frequency power supply 11.
또한, 전술한 포커스 링(8)의 외측에는, 환상으로 구성되고, 다수의 배기 구멍이 형성된 배기 링(12)이 마련되어 있고, 이 배기 링(12)을 거쳐서, 배기 포트(13)에 접속된 배기계(14)의 진공 펌프 등에 의해, 진공 챔버(1)내의 처리 공간의 진공 배기가 행해지도록 구성되어 있다.In addition, the outer side of the focus ring 8 described above is provided with an exhaust ring 12 that is formed in an annular shape and has a plurality of exhaust holes, and is connected to the exhaust port 13 via the exhaust ring 12. The vacuum pump of the exhaust system 14 is configured such that vacuum evacuation of the processing space in the vacuum chamber 1 is performed.
한편, 탑재대(2) 위쪽의 진공 챔버(1)의 천벽(天壁) 부분에는, 샤워헤드(15)가 탑재대(2)와 평행하게 대향하도록 마련되어 있고, 이 샤워헤드(15)는 접지되어 있다. 따라서, 이들 샤워헤드(15)와 탑재대(2)는 한쌍의 전극(상부 전극과 하부 전극)으로서 기능하도록 되어 있다.On the other hand, in the ceiling wall part of the vacuum chamber 1 above the mounting table 2, the shower head 15 is provided so as to face in parallel with the mounting table 2, and this shower head 15 is grounded. It is. Therefore, these showerheads 15 and the mounting table 2 function as a pair of electrodes (upper electrode and lower electrode).
상기 샤워헤드(15)는 그 하면에 다수의 가스 토출 구멍(16)이 마련되어 있고, 또한 그 상부에 가스 도입부(17)를 갖고 있다. 그리고, 샤워헤드(15)의 내부에는 가스 확산용 공간(18)이 형성되어 있다. 가스 도입부(17)에는 가스 공급 배관(19)이 접속되어 있고, 이 가스 공급 배관(19)의 타 단부에는 가스 공급계(20)가 접속되어 있다. 이 가스 공급계(20)는, 가스 유량을 제어하기 위한 매스 플로우 컨트롤러(MFC)(21)와, 예컨대 에칭용 처리 가스 등을 공급하기 위한 처리 가스 공급원(22), 및 Ar 가스를 공급하기 위한 Ar 가스 공급원(23) 등으로 구성되어 있다.The shower head 15 is provided with a plurality of gas discharge holes 16 in its lower surface, and has a gas introduction portion 17 thereon. In the shower head 15, a gas diffusion space 18 is formed. A gas supply pipe 19 is connected to the gas inlet 17, and a gas supply system 20 is connected to the other end of the gas supply pipe 19. The gas supply system 20 includes a mass flow controller (MFC) 21 for controlling a gas flow rate, a processing gas supply source 22 for supplying an etching process gas, and the like, and an Ar gas for supplying, for example. Ar gas supply source 23 etc. are comprised.
한편, 진공 챔버(1)의 외측 주위에는 진공 챔버(1)와 동심형상으로 환상의 자장 형성기구(링 자석)(24)가 배치되어 있고, 탑재대(2)와 샤워헤드(15)와의 사이의 처리 공간에 자장을 형성하도록 되어 있다. 이 자장 형성기구(24)는, 회전기구(25)에 의해, 그 전체가, 진공 챔버(1)의 주위를 소정의 회전 속도로 회전 가능하게 되어 있다.On the other hand, an annular magnetic field forming mechanism (ring magnet) 24 is disposed around the outer side of the vacuum chamber 1 concentrically with the vacuum chamber 1, and between the mounting table 2 and the shower head 15. The magnetic field is formed in the processing space. The magnetic field forming mechanism 24 is rotatable by the rotating mechanism 25 so that the whole thereof can rotate around the vacuum chamber 1 at a predetermined rotational speed.
또한, 반도체 웨이퍼(W)에 플라즈마 처리를 실시하기 위한 상기 직류 전원(5), 고주파 전원(11), 가스 공급계(20) 등의 플라즈마 처리기구는 제어부(40)에 의해 제어되도록 구성되어 있다.In addition, plasma processing mechanisms such as the DC power supply 5, the high frequency power supply 11, and the gas supply system 20 for performing plasma processing on the semiconductor wafer W are configured to be controlled by the control unit 40. .
다음에, 상기한 바와 같이 구성된 에칭 장치에 의한 에칭 처리의 순서에 대하여 설명한다.Next, the procedure of the etching process by the etching apparatus comprised as mentioned above is demonstrated.
<제 1 실시예><First Embodiment>
우선, 진공 챔버(1)에 마련된 도시하지 않은 게이트 밸브를 개방하고, 이 게이트 밸브에 인접하여 배치된 로드록실(도시하지 않음)을 거쳐서, 반송기구(도시하지 않음)에 의해 반도체 웨이퍼(W)를 진공 챔버(1)내에 반입하고, 탑재대(2)상에 탑재한다. 그리고, 반송기구를 진공 챔버(1) 외부로 후퇴시킨 후, 게이트 밸브를 닫는다. 또, 이 시점에서는, 정전척(4)의 정전척용 전극(4a)에의 직류 전원(5)으로부터의 직류 전압(HV)의 인가는 행해지지 않는다.First, a gate valve (not shown) provided in the vacuum chamber 1 is opened, and the semiconductor wafer W is opened by a transfer mechanism (not shown) via a load lock chamber (not shown) disposed adjacent to the gate valve. Is carried into the vacuum chamber 1 and mounted on the mounting table 2. After the conveyance mechanism is retracted to the outside of the vacuum chamber 1, the gate valve is closed. At this time, the application of the DC voltage HV from the DC power supply 5 to the electrode 4A for the electrostatic chuck 4 is not performed.
이 후, 배기계(14)의 진공 펌프에 의해 배기 포트(13)를 통하여 진공 챔버(1)내를 소정의 진공도로 배기하면서, 우선 Ar 가스 공급원(23)으로부터 진공 챔버(1)내에 Ar 가스를 공급한다. 그리고, 이 상태에서, 도 2에 도시하는 바와 같이, 우선 고주파 전원(11)으로부터 하부 전극으로서의 탑재대(2)에, 예컨대 300 W 등의 비교적 파워가 낮은 고주파 전력(주파수 예컨대 13.56 MHz)을 공급하여, 약한 플라즈마를 발생시키고, 이 약한 플라즈마를 반도체 웨이퍼(W)에 작용시킨다.Thereafter, while the vacuum pump of the exhaust system 14 exhausts the inside of the vacuum chamber 1 through the exhaust port 13 to a predetermined degree of vacuum, Ar gas is first introduced from the Ar gas supply source 23 into the vacuum chamber 1. Supply. In this state, as shown in Fig. 2, first, a relatively low-frequency high-frequency power (frequency, for example, 13.56 MHz), such as 300 W, is supplied from the high-frequency power supply 11 to the mounting table 2 serving as the lower electrode. Thus, a weak plasma is generated, and the weak plasma is applied to the semiconductor wafer (W).
이와 같이, 약한 플라즈마를 반도체 웨이퍼(W)에 작용시키는 것은, 이하와 같은 이유에 의한다.In this way, the weak plasma is applied to the semiconductor wafer W for the following reasons.
즉, 처리를 행하는 반도체 웨이퍼(W)는, 이전 공정(예컨대 CVD 등의 성막공정)에 있어서의 처리의 상태 등에 의해, 그 상태가 한결같지 않고, 예컨대 반도체 웨이퍼(W)의 내부에 전하가 축적되어 있는 경우가 있다. 그리고, 이와 같이 반도체 웨이퍼(W)의 내부에 전하가 축적된 상태에서, 강한 플라즈마를 작용시키면, 표면 아킹 등을 발생시킬 가능성이 높기 때문에, 이러한 강한 플라즈마를 작용시키기 전에, 약한 플라즈마를 작용시켜, 반도체 웨이퍼(W)의 내부에 축적된 전하의 상태 등을 한결같이 조정하기(초기화하기) 위함이다.That is, the semiconductor wafer W to be processed is not uniform due to the state of the processing in the previous step (e.g., film forming step such as CVD) and the like, and charges are accumulated in the semiconductor wafer W, for example. There may be. If a strong plasma is applied in the state where charges are accumulated inside the semiconductor wafer W in this manner, there is a high possibility of generating surface arcing or the like. Thus, a weak plasma is applied before the strong plasma is applied. This is to uniformly adjust (initialize) the state of electric charges accumulated in the semiconductor wafer W and the like.
그리고, 이러한 반도체 웨이퍼(W)의 내부에 축적된 전하의 상태를 조정함에 있어서, 반도체 웨이퍼(W)의 내부로부터 전하가 이동하기 쉽게 하기 위해, 정전척(4)의 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 행하지 않는 상태로, 이러한 약한 플라즈마에 의해 반도체 웨이퍼의 조정(초기화)을 행한다.And in adjusting the state of the electric charge accumulated in the inside of this semiconductor wafer W, in order to make it easy to move an electric charge from the inside of the semiconductor wafer W, the electrostatic chuck 4 to the electrode for electrostatic chuck 4a is carried out. The semiconductor wafer is adjusted (initialized) by the weak plasma without applying the DC voltage HV.
또, 이러한 약한 플라즈마를 발생시키기 위한 고주파 인가 전력은 0.15 W/㎠∼1.0 W/㎠ 정도, 예컨대 100∼500 W 정도이고, 약한 플라즈마를 반도체 웨이퍼(W)에 작용시키는 시간은, 예컨대 5∼20 초 정도이다.The high frequency applied power for generating such a weak plasma is about 0.15 W / cm 2 to about 1.0 W / cm 2, for example, about 100 to 500 W, and the time for applying the weak plasma to the semiconductor wafer W is, for example, about 5 to 20. Seconds.
또한, 상기에서는 Ar 가스를 이용하고, Ar 가스의 플라즈마를 작용시키는 경우에 대하여 설명하고 있지만, 가스종은 이것에 한정하는 것은 아니고, 예컨대 O2 가스, CF4 가스, N2 가스 등의 가스도 사용할 수 있다. 단지, 이 가스종의 선택에 있어서는, 발생시키는 가스의 플라즈마가, 반도체 웨이퍼(W)에 대하여 및 진공 챔버(1)의 내벽에 대하여, 에칭 등의 소망하지 않는 작용을 일으킬 정도가 적은 것을 선택해야 하고, 또한 플라즈마가 착화하기 쉬운 것을 선택할 필요가 있다. 또한, 처리를 행하는 반도체 웨이퍼(W)가, 이전 공정에서 어떠한 처리가 실시되었던 것인가에 의해서도, 최적의 가스종이 변하는 경우가 있고, 이들을 고려하여 적절히 선택하는 것이 바람직하다.Further, in the above but using the Ar gas, and explains the case where the action of the plasma of the Ar gas, the gas species is not limited to this, for example, O 2 gas and CF 4 gas in the gas, N 2 gas, etc. In FIG. Can be used. However, in the selection of these gas species, it is necessary to select ones in which the plasma of the gas to be generated is small enough to cause undesirable effects such as etching on the semiconductor wafer W and on the inner wall of the vacuum chamber 1. In addition, it is necessary to select the one in which plasma is easily ignited. In addition, the optimum gas species may change depending on what kind of processing has been performed in the previous step, and the semiconductor wafer W to be processed may be appropriately selected in consideration of these.
그리고, 상기한 바와 같이 하여 반도체 웨이퍼(W)에 약한 플라즈마를 작용시킨 후, 도 2에 도시하는 바와 같이, 정전척용 전극(4a)에의 직류 전원(5)으로부터의 직류 전압(HV)의 인가를 행한다. 이 후, 처리 가스 공급원(22)으로부터 진공 챔버(1)내에 소정의 처리 가스(에칭 가스)를 공급하고, 고주파 전원(11)으로부터 하부 전극으로서의 탑재대(2)에, 예컨대 2000 W 등의 통상의 처리용의 파워가 높은 고주파 전력(주파수 예컨대 13.56MHz)을 공급하여, 강한 플라즈마를 발생시키고, 통상의 플라즈마 처리(에칭 처리)를 행한다. 또, 도 2에 있어서, 가로축은 시간을 나타내고, 세로축은 정전척 HV의 경우에는 전압값, RF 출력의 경우에는 전력값을 나타낸다.After the weak plasma is applied to the semiconductor wafer W as described above, as shown in FIG. 2, the application of the DC voltage HV from the DC power supply 5 to the electrode 4a for the electrostatic chuck is applied. Do it. Thereafter, a predetermined processing gas (etching gas) is supplied from the processing gas supply source 22 into the vacuum chamber 1, and from the high frequency power supply 11 to the mounting table 2 serving as the lower electrode, for example, 2000 W or the like. A high-frequency power (frequency, for example, 13.56 MHz) for power of processing is supplied to generate a strong plasma, and normal plasma processing (etching processing) is performed. 2, the horizontal axis represents time, and the vertical axis represents a voltage value in the case of the electrostatic chuck HV, and a power value in the case of the RF output.
이 때, 하부 전극인 탑재대(2)에 고주파 전력이 인가됨으로써, 상부 전극인 샤워헤드(15)와 하부 전극인 탑재대(2)와의 사이의 처리 공간에는 고주파 전계가 형성됨과 더불어, 자장 형성기구(24)에 의한 자장이 형성되고, 이 상태에서 플라즈마에 의한 에칭이 행해진다.At this time, high frequency electric power is applied to the mounting table 2 serving as the lower electrode, thereby forming a high frequency electric field in the processing space between the showerhead 15 serving as the upper electrode and the mounting table serving as the lower electrode, and forming a magnetic field. The magnetic field by the mechanism 24 is formed, and etching by a plasma is performed in this state.
그리고, 소정의 에칭 처리가 실행되면, 고주파 전원(11)으로부터의 고주파 전력의 공급을 정지함으로써, 에칭 처리를 정지하고, 전술한 순서와는 반대 순서로, 반도체 웨이퍼(W)를 진공 챔버(1) 밖으로 반출한다.Then, when the predetermined etching process is performed, the supply of the high frequency power from the high frequency power supply 11 is stopped to stop the etching process, and the semiconductor wafer W is placed in the vacuum chamber 1 in the reverse order to that described above. Take out).
상기한 바와 같이 하여, 우선 반도체 웨이퍼(W)에 약한 플라즈마를 작용시키고, 이 후, 반도체 웨이퍼(W)의 에칭 처리를 행한 바, 반도체 웨이퍼(W)에 표면 아킹이 발생하는 비율을, 로트에 상관없이, 대략 제로(1% 이하)로 할 수 있었다. 한편, 상기한 바와 같은 약한 플라즈마를 작용시키지 않고서 처리를 개시한 경우에는, 반도체 웨이퍼(W)에 표면 아킹이 발생하는 비율이 로트에 따라서는, 80% 정도로 되는 경우가 있었다. 에칭보다 이전의 공정에 있어서, 반도체 웨이퍼(W)가 대전해 버린 것이 원인이며, 이러한 표면 아킹은, 이전 공정이, CVD에 의해 소위 Low-K막을 형성하는 공정의 경우에, 특히 발생할 확률이 높았다.As described above, a weak plasma is first applied to the semiconductor wafer W, and then the etching process of the semiconductor wafer W is performed. As a result, a ratio of surface arcing to the semiconductor wafer W is generated in the lot. Regardless, it could be set to approximately zero (1% or less). On the other hand, in the case where the treatment is started without applying the weak plasma as described above, the rate at which surface arcing occurs in the semiconductor wafer W may be about 80% depending on the lot. The reason is that the semiconductor wafer W is charged in the process before etching, and such surface arcing was more likely to occur especially in the case of the process in which the previous process forms a so-called Low-K film by CVD. .
따라서, 통상의 처리를 개시하기 전에, 상기한 바와 같이 반도체 웨이퍼(W)에 약한 플라즈마를 작용시킴으로써, 반도체 웨이퍼(W)에 표면 아킹이 발생하는 비율을 대폭으로 저하할 수 있는 것을 확인할 수 있었다.Therefore, before starting normal processing, it was confirmed that the weak plasma is applied to the semiconductor wafer W as described above, thereby significantly reducing the rate at which surface arcing occurs in the semiconductor wafer W.
그런데, 상기의 실시예에서는, 도 1에 도시하는 바와 같이, 하부 전극인 탑재대(2)에만 고주파 전력이 인가되는 구성의 장치를 사용한 경우에 대하여 설명했지만, 예컨대 도 3에 도시하는 바와 같이, 상부 전극으로서의 샤워헤드(15)에도, 정합기(30)를 거쳐서 고주파 전원(31)으로부터 고주파 전력을 인가하도록 구성된 소위 상하부 인가형 플라즈마 처리 장치에 대해서도 적용할 수 있다.Incidentally, in the above embodiment, as shown in FIG. 1, the case where a device having a configuration in which high frequency power is applied only to the mounting table 2 serving as the lower electrode has been described. However, as shown in FIG. 3, for example, The shower head 15 serving as the upper electrode can also be applied to a so-called top and bottom application type plasma processing apparatus configured to apply high frequency power from the high frequency power supply 31 via the matching unit 30.
이 경우, 예컨대 도 4에 도시하는 바와 같이, 우선 하부 전극인 탑재대(2)에, 낮은 파워의 고주파 전력의 인가를 개시하고, 그 후에 상부 전극인 샤워헤드(15)에 낮은 파워의 고주파 전력의 인가를 개시하며, 여기서 일단 하부 전극인 탑재대(2)에 대한 고주파 전력의 인가를 정지한다. 그리고, 이 상태에서 소정 기간 반도체 웨이퍼(W)에 약한 플라즈마를 작용시킨 후, 상부 전극인 샤워헤드(15)에 대한 고주파 전력의 인가도 정지하여, 일단 플라즈마를 제거한다.In this case, for example, as shown in FIG. 4, the application of low power high frequency power is first started to the mounting table 2 serving as the lower electrode, and thereafter, the high frequency power of low power is applied to the showerhead 15 as the upper electrode. Is started, where the application of the high frequency power to the mounting table 2, which is the lower electrode, is stopped. In this state, after a weak plasma is applied to the semiconductor wafer W for a predetermined period of time, the application of the high frequency power to the showerhead 15 as the upper electrode is also stopped to remove the plasma once.
그 후, 정전척(4)의 정전척용 전극(4a)에의 직류 전압(HV)의 인가, 하부 전극인 탑재대(2)에 대한 처리용의 통상의 고주파 전력(고파워의 고주파 전력)의 인가, 상부 전극인 샤워헤드(15)에 대한 처리용의 통상의 고주파 전력(고파워의 고주파 전력)의 인가를, 이 순서로 개시하고, 반도체 웨이퍼(W)의 통상의 처리를 개시한다.Thereafter, application of direct current voltage HV to the electrostatic chuck electrode 4a of the electrostatic chuck 4 and application of normal high frequency power (high power high frequency power) for processing to the mounting table 2 serving as the lower electrode. Application of normal high frequency power (high power high frequency power) for processing to the showerhead 15 which is the upper electrode is started in this order, and normal processing of the semiconductor wafer W is started.
이와 같이 하여, 상하부 인가형 플라즈마 처리 장치에 대해서도, 본 발명은 적용할 수 있다.In this manner, the present invention can also be applied to the upper and lower applied plasma processing apparatuses.
또, 상기한 바와 같이 약한 플라즈마를 작용시키는 것에 부가하여, 또는 단독으로, 처리를 개시하기 전에, 반도체 웨이퍼(W)에 예컨대, 이오나이저(ionizer)를 작용시켜, 그 내부의 전하를 저감시키는 것도 바람직하다. 이와 같은 이오나이저의 작용에 의해, 표면 아킹의 발생을 억제할 수도 있다. 이 이오나이저는 챔버내에 설치하여도 무방하고, 또는 챔버 외부의 별도의 장소에 설치하여도 무방하다.In addition to acting on a weak plasma as described above, or alone, for example, an ionizer is applied to the semiconductor wafer W before the processing is started to reduce the electric charge therein. desirable. By the action of such an ionizer, generation of surface arcing can also be suppressed. The ionizer may be installed in the chamber or may be installed in a separate place outside the chamber.
그런데, 도 2에 나타낸 플라즈마 처리 방법에서는, 하부 전극인 탑재대(2)에 약한 고주파 전력을 인가하여 약한 플라즈마를 일으킨 후의 고주파 전력이 인가되지 않은 상태에서, 정전척(4)의 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 개시하고 있다. 이와 같이, 약한 고주파 전력을 인가하여 약한 플라즈마를 일으킨 후의 고주파 전력이 인가되지 않은 상태에서, 척용 전극(4a)에의 직류 전압(HV)의 인가를 개시하면, 이 직류 전압(HV)의 인가를 개시했을 때에, 천둥형상의 방전을 발생시키고 기판에 손상을 줄 가능성이 있다. 이와 같은 경우에는, 도 5에 도시하는 바와 같이, 탑재대(2)에 고주파 전력이 인가된 상태(약한 플라즈마가 발생된 상태)에서, 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 개시하면, 방전의 발생을 억제할 수 있다.By the way, in the plasma processing method shown in FIG. 2, the electrode for electrostatic chucks of the electrostatic chuck 4 is applied in the state where the high frequency power after the weak plasma is applied by applying the weak high frequency power to the mounting table 2 serving as the lower electrode. Application of the DC voltage HV to 4a) is started. As described above, when the high frequency power after applying the weak high frequency power to generate the weak plasma is not applied, the application of the DC voltage HV to the chuck electrode 4a is started. In doing so, there is a possibility of generating a thunder discharge and damaging the substrate. In this case, as shown in FIG. 5, the application of the DC voltage HV to the electrode 4a for the electrostatic chuck is applied in a state where high frequency power is applied to the mounting table 2 (a weak plasma is generated). When it starts, generation | occurrence | production of a discharge can be suppressed.
이상, 제 1 실시예에 있어서, 에칭 등의 플라즈마 처리전에 Ar 가스를 이용하여 약한 플라즈마를 일으키는 방법, 및 그 때의 정전척용 전극(4a)에의 직류 전압 인가의 타이밍에 대하여 설명했다.In the first embodiment, the method of generating a weak plasma using Ar gas before plasma processing such as etching and the timing of applying a DC voltage to the electrode 4a for electrostatic chuck at that time have been described.
<제 2 실시예>Second Embodiment
다음에 에칭 처리 등의 플라즈마 처리를 행할 때의 고주파 전력 인가의 타이밍 및 정전척용 전극(4a)에의 직류 전압 인가의 타이밍과의 관계에 대하여, 바람직한 예를 설명한다.Next, a preferable example is demonstrated about the relationship between the timing of high frequency electric power application and the timing of the direct current voltage application to the electrostatic chuck electrode 4a at the time of performing plasma processing, such as an etching process.
또, 상기의 정전척(4)에는 쌍극형과 단극형이 있고, 또한 이들의 타입에 각각 쿨롬(Coulomb)형과 죤슨라베크(Johnson-Rahbek)형이 있다. 이 중, 단극형이고 쿨롬형인 정전척(4)을 사용한 경우, 다음과 같은 시퀀스로 반도체 웨이퍼(W)의 흡착을 행하는 것이 바람직하다. 도 6에 그 시퀀스를 나타낸다. 가로축은 시간, 세로축은 점선은 인가 고주파 전력값(W), 실선은 인가 직류 전압값(V)을 표시하고 있다.In addition, the electrostatic chuck 4 has a dipole type and a monopole type, and these types include a Coulomb type and a Johnson-Rahbek type, respectively. Among these, when the monopolar and coulomb electrostatic chuck 4 is used, it is preferable to adsorb the semiconductor wafer W in the following sequence. The sequence is shown in FIG. The horizontal axis represents time, the dotted line represents the applied high frequency power value (W), and the solid line represents the applied DC voltage value (V).
즉, 반도체 웨이퍼(W)를 탑재대(2)(정전척(4))상에 탑재한 후, 진공 챔버(1)내에 가스의 도입을 개시한다. 그리고, 이 후, 도 6에 점선으로 도시하는 바와 같이, 우선 탑재대(2)에 고주파 전력의 인가를 개시하여 플라즈마를 발생시키고, 이 후, 동 도면에 실선으로 도시하는 바와 같이, 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 행한다.That is, after mounting the semiconductor wafer W on the mounting table 2 (electrostatic chuck 4), introduction of gas into the vacuum chamber 1 is started. Then, as shown by the dotted line in FIG. 6, first, the application of the high frequency power is started to the mounting table 2 to generate a plasma, and thereafter, as shown by the solid line in the figure, the electrode for the electrostatic chuck. The DC voltage HV is applied to (4a).
또, 정전척용 전극(4a)에의 직류 전압(HV)의 인가 개시 전에는, 반도체 웨이퍼(W)가 정전척(4)에 흡착되어 있지 않기 때문에, 그 온도 제어가 충분히 행해지지는 않는다. 이 때문에, 최초로 플라즈마를 발생시킬 때에 탑재대(2)에 인가하는 고주파 전력은, 처리를 행할 때에 비해서 낮은 파워의 고주파 전력(예컨대 500W 정도)으로 하고, 플라즈마의 작용에 의해, 반도체 웨이퍼(W)의 온도가 상승하지 않도록 하는 것이 바람직하다.Moreover, since the semiconductor wafer W is not adsorb | sucked by the electrostatic chuck 4 before the application of the direct current voltage HV to the electrostatic chuck electrode 4a, the temperature control is not performed sufficiently. For this reason, the high frequency electric power applied to the mounting table 2 when generating a plasma for the first time is made into the high frequency electric power of low power (for example, about 500 W) compared with the case of performing a process, and a semiconductor wafer W acts by the action of a plasma. It is preferable not to raise the temperature of.
그리고, 반도체 웨이퍼(W)를 정전척(4)으로부터 분리할 때에도, 동 도면에 도시하는 바와 같이, 플라즈마 처리가 종료된 후, 우선 인가 고주파 전력값을, 처리를 행할 때에 비해서 낮은 파워의 전력값(0W가 아님)으로 내린다. 이 후, 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 정지하고, 그 후, 고주파 전력의 인가를 정지하여 플라즈마를 제거한다. 또, 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 정지할 때에, 일단 흡착시와는 역극성의 전압(예컨대 -2000V 정도)을 정전척용 전극(4a)에 인가하여, 전하를 제거하고, 반도체 웨이퍼(W)를 분리하기 쉽게 한다. 이와 같은 역극성의 전압의 인가는, 필요에 따라서 행해지고, 이와 같은 역극성의 전압의 인가를 행하지 않더라도 반도체 웨이퍼(W)를 정전척(4)으로부터 간단히 분리할 수 있는 경우에는, 역극성의 전압의 인가는 행하지 않는다.Also, when the semiconductor wafer W is separated from the electrostatic chuck 4, as shown in the figure, after the plasma processing is completed, first, the applied high frequency power value is lower than the power value at the time of performing the process. To (not 0W). Thereafter, the application of the DC voltage HV to the electrostatic chuck electrode 4a is stopped, and then the application of the high frequency power is stopped to remove the plasma. When the application of the DC voltage HV to the electrostatic chuck electrode 4a is stopped, a reverse polarity voltage (e.g., about -2000V) is applied to the electrostatic chuck electrode 4a at the time of adsorption to remove the charge. The semiconductor wafer W can be easily separated. Such application of the reverse polarity voltage is performed as necessary, and in the case where the semiconductor wafer W can be easily separated from the electrostatic chuck 4 even without applying such reverse polarity voltage, the reverse polarity voltage is applied. Is not applied.
도 7은, 상기한 바와 같은 정전척(4)에 의한 반도체 웨이퍼(W)의 흡착의 시퀀스시의, 정전척(ESC)의 동제의 전극부(Cu) 및 폴리이미드제의 절연막부(PI)와, 다층 반도체 웨이퍼(Multi Layer Wafer)의 이면 산화막부(B.S. Ox) 및 실리콘 기판부(Si sub) 및 산화막부(Ox)와, 진공 챔버내의 처리 공간부(Space) 및 상부 전극부(Wall)의 각 부의 전위의 변화를 나타내는 것이다.FIG. 7 shows the copper electrode portion Cu of the electrostatic chuck ESC and the insulating film portion PI made of polyimide during the sequence of adsorption of the semiconductor wafer W by the electrostatic chuck 4 as described above. The back oxide layer BS Ox and the silicon substrate Si sub and the oxide layer Ox of the multi-layer semiconductor wafer, the processing space and the upper electrode portion Wall in the vacuum chamber. The change of the potential of each part of is shown.
동 도면에 도시하는 바와 같이, 우선 탑재대(2)에 마련된 웨이퍼 지지용 핀을 강하시켜 반도체 웨이퍼(W)를 탑재대(2)상에 탑재하면, 도면에서 ①로 나타내는 바와 같이, 각 부의 전위는 제로의 상태이고, 이 후, 진공 챔버(1)내에 가스의 도입을 개시했을 때에도 도면에서 ②로 나타내는 바와 같이, 각 부의 전위는 제로의 상태이다.As shown in the figure, first, when the wafer support pin provided on the mounting table 2 is lowered and the semiconductor wafer W is mounted on the mounting table 2, as shown by? Is in a zero state, and then, even when the gas is introduced into the vacuum chamber 1, as indicated by? In the drawing, the potential of each part is in a zero state.
이 후, 고주파 전력의 인가를 개시하여 플라즈마를 발생시키면, 도면에서 ③으로 나타내는 바와 같이, 반도체 웨이퍼(W)의 전위가, 플라즈마의 상태에서 결정되는 마이너스 수100V 정도의 전위로 된다.Subsequently, when the application of the high frequency power is started to generate the plasma, as shown by 3 in the figure, the potential of the semiconductor wafer W becomes a potential of about 100V, which is determined in the plasma state.
그리고, 이 상태에서, 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 개시하면, 도면에서 ④로 나타내는 바와 같이, 정전척용 전극(4a)의 전위가, 인가한 직류 전압(HV)의 전위(예컨대, 1.5KV 정도)로 되고, 절연막부(PI)에 전위차가 발생하여 반도체 웨이퍼(W)의 흡착이 행해진다.In this state, when application of the DC voltage HV to the electrode 4a for electrostatic chuck is started, as indicated by? In the figure, the potential of the electrode 4a for electrostatic chuck is applied to the voltage of the applied DC voltage HV. It becomes potential (for example, about 1.5 KV), a potential difference generate | occur | produces in the insulating film part PI, and adsorption | suction of the semiconductor wafer W is performed.
이와 같이, 상기한 바와 같은 정전척(4)에 의한 반도체 웨이퍼(W)의 흡착의 시퀀스에 의하면, 반도체 웨이퍼(W)의 표면에, 정전척용 전극(4a)에의 직류 전압(HV)의 인가에 수반하는 높은 전압이 인가되지 않기 때문에, 반도체 웨이퍼(W)의 표면에 소망하지 않는 이상 방전이 발생하는 것을 방지할 수 있다.As described above, according to the sequence of adsorption of the semiconductor wafer W by the electrostatic chuck 4 as described above, the surface of the semiconductor wafer W is applied to the application of the DC voltage HV to the electrode 4a for the electrostatic chuck. Since the accompanying high voltage is not applied, discharge can be prevented from occurring unless it is desired to the surface of the semiconductor wafer W.
또, 제 2 실시예에 있어서 설명한, 고주파 전력을 인가한 후에 직류 전압을 인가하는 시퀀스에 대하여, 이하에 설명하는 것과 같은 효과가 있다.In addition, the sequence described in the second embodiment after applying high frequency power has a similar effect as described below.
도 9에 도시하는 바와 같은 시퀀스, 즉 플라즈마 처리 개시시에 있어서의 정전척용 전극(4a)에의 직류 전압 인가후의 하부 전극(또는 상부 전극)에의 고주파 전력 인가, 및 플라즈마 처리 종료후에 있어서의 고주파 전력 OFF 후의 직류 전압 OFF를 행하면, 반도체 웨이퍼(W)를 흡착 또는 이탈시킬 때에, 도 10에 도시하는 바와 같이 반도체 웨이퍼(W)에 큰 전압이 인가된다. 그것에 의해, 반도체 웨이퍼(W) 표면에 손상, 구체적으로는 직경 수십 ㎛ 정도의 흠이 발생할 가능성이 있고, 그 흠이 발생하는 장소에 따라서는 에칭중에 아킹을 야기하여, 제품 불량을 일으키게 되어 버린다. 또한, 흠진 것이 파티클로 되고, 반도체 웨이퍼(W) 표면에 부착해 버리는 경우도 있다.9, that is, high frequency power is applied to the lower electrode (or upper electrode) after the direct current voltage is applied to the electrostatic chuck electrode 4a at the start of the plasma processing, and the high frequency power is turned off after the plasma processing is finished. When the subsequent DC voltage OFF is performed, a large voltage is applied to the semiconductor wafer W as shown in FIG. 10 when the semiconductor wafer W is attracted or detached. As a result, damage to the surface of the semiconductor wafer W, specifically, a defect of about several tens of micrometers in diameter, may occur, and depending on the place where the defect occurs, arcing may occur during etching, resulting in product defects. Moreover, a flaw becomes a particle and may adhere to the surface of the semiconductor wafer W in some cases.
그러나, 본 실시예에 있어서 설명한, 처리 개시시에 RF ON → HV ON, 처리 종료시에 HV OFF → RF OFF라고 하는 시퀀스의 경우에는, 반도체 웨이퍼(W)에 고전압이 인가되지 않기 때문에, 반도체 웨이퍼(W)에의 손상이 없어짐과 더불어, 반도체 웨이퍼(W) 표면의 파티클을 막을 수 있다.However, in the case of the sequence of RF ON-> HV ON at the start of the processing and HV OFF-> RF OFF at the end of the processing described in this embodiment, since the high voltage is not applied to the semiconductor wafer W, the semiconductor wafer ( The damage to W) is eliminated, and particles on the surface of the semiconductor wafer W can be prevented.
또한, 도 9와 같은 시퀀스로, 반도체 웨이퍼(W) 표면에 손상이 일어나지 않는 경우에도, 정전척용 전극(4a)에의 직류 전압의 인가에 의해 반도체 웨이퍼(W)가 대전해 버리기 때문에, 그 정전기력에 의해 처리실내에 통상 부유하고 있는 대전 파티클이 반도체 웨이퍼(W)에 부착해 버릴 가능성이 있다.In the sequence as shown in Fig. 9, even when no damage occurs on the surface of the semiconductor wafer W, the semiconductor wafer W is charged by the application of a DC voltage to the electrode 4a for the electrostatic chuck. Thereby, there exists a possibility that the charging particle normally floating in a process chamber may adhere to the semiconductor wafer W. As shown in FIG.
그러나, 처리 개시시에 RF ON → HV ON, 처리 종료시에 HV OFF → RF OFF라고 하는 시퀀스의 경우에는, 정전척에의 직류 전압의 인가전에 고주파 방전이 유지되고 있기 때문에, 부유하고 있는 대전 파티클은 이온 시스중에 트랩되게 되고, 결과적으로 파티클의 반도체 웨이퍼(W) 표면에의 부착을 감소시키는 효과도 있다.However, in the case of a sequence such as RF ON → HV ON at the start of processing and HV OFF → RF OFF at the end of processing, the high-frequency discharge is maintained before the DC voltage is applied to the electrostatic chuck. It is trapped in the ionic sheath, and consequently has an effect of reducing the adhesion of particles to the surface of the semiconductor wafer (W).
이하에, 이온 시스중 트랩의 효과를 검증한 결과를 나타낸다.Below, the result of having verified the effect of the trap in an ion sheath is shown.
도 11은, 반도체 웨이퍼(W)를 흡착하기 위한 정전척의 직류 인가 전압의 크기의 상위에 의한 부착 파티클수의 상위를 조사한 결과를 나타내는 것이다.FIG. 11 shows a result of examining the difference in the number of adhered particles due to the difference in the magnitude of the DC applied voltage of the electrostatic chuck for attracting the semiconductor wafer W. FIG.
즉, 우선 플라즈마 처리 장치의 처리 챔버내에 파티클 발생원으로 되는 CF계의 반응물을 부착시키고(시즈닝), 이 후, 처리 챔버내에 반도체 웨이퍼(W)를 반입하여 정전척상에 탑재하여 일정 시간 처리 가스를 유통시키고, 그 후, 반도체 웨이퍼(W)의 제전(除電)을 행하여 처리 챔버내로부터 반출하고, 반도체 웨이퍼(W)에 부착한 파티클 수를, 파티클의 크기를 3종류로 나누어, 이 3종류의 크기마다 카운트한 것이며, 정전척의 직류 전압을 0V, 1.5kV, 2.0kV, 2.5kV로 하여, 각각의 경우에 대하여 조사한 결과를 나타내는 것이다.That is, first, the CF-based reactant that is the particle generation source is attached to the processing chamber of the plasma processing apparatus (seasoning), and then the semiconductor wafer W is loaded into the processing chamber and mounted on the electrostatic chuck to distribute the processing gas for a predetermined time. After that, the semiconductor wafer W is discharged and carried out from the inside of the processing chamber, and the number of particles attached to the semiconductor wafer W is divided into three types of particles, and these three types of sizes are obtained. It counts every time, and the DC voltage of the electrostatic chuck is 0V, 1.5kV, 2.0kV, 2.5kV, and the result which investigated about each case is shown.
동 도면에 나타내는 바와 같이, 정전척의 직류 인가 전압을 높이면, 반도체 웨이퍼(W)에 부착하는 파티클의 수가 증가하는 것을 알 수 있다. 즉, 정전척에의 직류 전압의 인가가 반도체 웨이퍼(W)에 대한 파티클의 부착에 영향을 주는 것을 알 수 있다.As shown in the figure, it can be seen that when the DC applied voltage of the electrostatic chuck is increased, the number of particles adhering to the semiconductor wafer W increases. In other words, it can be seen that the application of a direct current voltage to the electrostatic chuck affects the adhesion of particles to the semiconductor wafer (W).
또, 상기 시즈닝 공정의 처리 조건은, 압력: 6.65 Pa, 고주파 전력: 3500 W, 사용 가스: C4F8/Ar/CH2F2 = 13/600/5sccm, 웨이퍼 이면 압력(중앙/주연): 1330/3990 Pa, 온도(천장/측벽/바닥부): 60/60/60 ℃, 고주파 인가 시간: 3분이다.In addition, the processing conditions of the seasoning process are pressure: 6.65 Pa, high frequency power: 3500 W, working gas: C 4 F 8 / Ar / CH 2 F 2 = 13/600 / 5sccm, wafer backside pressure (center / periphery) : 1330/3990 Pa, temperature (ceiling / side wall / bottom): 60/60/60 ° C., high frequency application time: 3 minutes.
또한, 반도체 웨이퍼(W)를 정전척상에 배치하여 가스를 유통시킬 때의 압력, 사용 가스, 웨이퍼 이면 압력, 온도의 조건은 상기와 동일하고, 고주파 전력= 0, 가스 유통 시간은 60 초이다.In addition, the conditions of the pressure, the gas used, the back pressure of the wafer, and the temperature for distributing the gas by arranging the semiconductor wafer W on the electrostatic chuck are the same as above.
또한, 상기 제전 공정은, 반도체 웨이퍼(W)의 제전을, 압력: 26.6 Pa, 인가 전력: -1.5 kV, 전압 인가 시간: 1초, 및 압력: 53.2 Pa, N2: 1000 sccm, 시간: 15초의 조건으로 실행하고, 정전척의 제전을, 인가 전압: -2.0 kV, 전압 인가 시간: 1초로 행하였다. 또, 이와 같이 제전을 행하는 것은, 프로세스 종료후의 반도체 웨이퍼(W)를 반송할 때에 반도체 웨이퍼(W)가 튀어 버리면 불필요한 파티클의 재부착을 초래할 우려가 있기 때문에, 즉 제전에 의해, 이와 같은 반도체 웨이퍼(W)의 튐이 일어나지 않도록 하기 위함이다.In addition, the antistatic step is the antistatic of the semiconductor wafer W, pressure: 26.6 Pa, applied power: -1.5 kV, voltage application time: 1 second, and pressure: 53.2 Pa, N 2 : 1000 sccm, time: 15 It carried out on the conditions of the second, and static electricity removal of the electrostatic chuck was performed by applied voltage: -2.0 kV and voltage application time: 1 second. In this way, the static elimination may cause unnecessary reattachment of the particles when the semiconductor wafer W is ejected when the semiconductor wafer W is transported after the end of the process. This is to prevent (W) from happening.
또한, 도 12는, 상기의 시즈닝 공정후, 반도체 웨이퍼(W)를 처리 챔버내에 배치하고, 이 상태에서 O2 드라이 클리닝을 행하여 시즈닝 공정에서 부착한 반응물로부터 다수의 파티클을 발생시키고, 반도체 웨이퍼(W)에 부착한 파티클의 수를, 처리 개시시에 RF ON → HV ON, 처리 종료시에 HV OFF → RF OFF라고 하는 시퀀스의 경우와, 처리 개시시에 HV ON → RF ON, 처리 종료시에 RF OFF → HV OFF라고 하는 시퀀스의 경우에 대하여 측정한 결과를 나타내는 것이다. 또, 이러한 측정에 있어서, 시즈닝 공정 및 제전 공정은, 전술한 경우와 마찬가지이고, O2 드라이 클리닝 공정은, 압력: 13.3 Pa, 고주파 전력: 1000 W, 사용 가스: O2=1000 sccm, 웨이퍼 이면 압력(중앙/주연): 1330/3990Pa, 온도(천장/측벽/바닥부): 60/60/60℃, 고주파 인가 시간: 30초이다.12 shows that after the seasoning process, the semiconductor wafer W is placed in a processing chamber, and O 2 dry cleaning is performed in this state to generate a large number of particles from the reactants attached in the seasoning process. The number of particles attached to W) is set in the sequence of RF ON → HV ON at the start of processing, HV OFF → RF OFF at the end of processing, HV ON → RF ON at the start of processing, and RF OFF at the end of processing. ¡Æ the measurement results for the sequence HV OFF are shown. In this measurement, the seasoning process and the static elimination process were the same as those described above, and the O 2 dry cleaning process was pressure: 13.3 Pa, high frequency power: 1000 W, use gas: O 2 = 1000 sccm, and the back surface of the wafer. Pressure (center / periphery): 1330/3990 Pa, temperature (ceiling / side wall / bottom): 60/60/60 ° C., high frequency application time: 30 seconds.
동 도면에 나타내는 바와 같이, 처리 개시시에 RF ON → HV ON, 처리 종료시에 HV OFF → RF OFF라고 하는 시퀀스를 채용함으로써, 부착하는 파티클의 수를 대폭으로 감소시킬 수 있다.As shown in the figure, the number of particles to be attached can be drastically reduced by employing a sequence such as RF ON-> HV ON at the start of processing and HV OFF-> RF OFF at the end of the processing.
또, 도 8에 나타내는 시퀀스와 같이, 반도체 웨이퍼(W)를 탑재대(2)에 마련된 웨이퍼 지지용 핀(지지 막대)으로 지지한 상태(①)로 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 개시하고(②), 이 후, 웨이퍼 지지용 핀을 하강시켜 반도체 웨이퍼(W)를 탑재대(2)상에 탑재하고(③, ④), 반도체 웨이퍼(W)를 흡착시키는 경우에도, 반도체 웨이퍼(W)의 표면이 인가한 직류 전압(HV)의 전위로 되는 경우는 없다. 따라서, 이와 같은 흡착 시퀀스에 의해서도, 반도체 웨이퍼(W)의 표면에 소망하지 않는 이상 방전이 발생하는 것을 방지할 수 있다. 단지, 이와 같은 시퀀스는, 웨이퍼 지지용 핀이 도전성이고, 이 핀으로부터 반도체 웨이퍼(W)에 전하가 공급되는 구성으로 되어 있지 않으면 실행할 수 없다.Moreover, as shown in the sequence shown in FIG. 8, the direct current voltage HV to the electrode 4a for electrostatic chucks in the state (1) supported by the semiconductor wafer W by the wafer support pin (support rod) provided in the mounting table 2 is shown. ), Then the wafer support pin is lowered to mount the semiconductor wafer W on the mounting table 2 (③, ④), and the semiconductor wafer W is sucked. In addition, the surface of the semiconductor wafer W does not become a potential of the applied DC voltage HV. Therefore, even with such an adsorption sequence, it is possible to prevent the occurrence of discharge unless it is desired on the surface of the semiconductor wafer W. However, such a sequence cannot be executed unless the wafer support pin is conductive and electric charge is supplied from the pin to the semiconductor wafer W.
또한, 상기한 바와 같은 정전척에 의한 흡착시에 발생하는 이상 방전은, 동일한 쿨롬형 정전척이어도, 쌍극형의 정전척을 사용하면, 방지할 수 있다.In addition, the abnormal discharge generated at the time of the adsorption by the electrostatic chuck as described above can be prevented by using a bipolar electrostatic chuck even with the same coulomb type electrostatic chuck.
또, 이상의 예에서는, 평행평판형의 에칭 장치를 사용한 에칭 처리의 실시예에 대하여 설명했지만, 본 발명은 이러한 실시예에 한정되는 것은 아니고, 모든 플라즈마 처리에 사용할 수 있는 것은 물론이다. 또한, 상기의 실시예에서는, 에칭 처리를 행하는 에칭 장치의 진공 챔버내에서 약한 플라즈마를 작용시키는 경우에 대하여 설명했지만, 처리를 행하는 장치란 별도의 장소에서 약한 플라즈마를 작용시키고, 반도체 웨이퍼(W)를 초기화할 수도 있다.In addition, in the above example, although the Example of the etching process using the parallel plate type etching apparatus was described, this invention is not limited to this Example, Of course, it can be used for all the plasma processes. In the above embodiment, the case where the weak plasma is applied in the vacuum chamber of the etching apparatus for performing the etching process has been described. However, the apparatus for performing the treatment causes the weak plasma to act in a separate place, and the semiconductor wafer W You can also initialize
이상 상세히 설명한 바와 같이, 본 발명에 의하면, 피처리 기판에 발생하는 표면 아킹의 발생을 방지하여, 종래와 비교하여 생산성의 향상을 도모할 수 있다.As described above in detail, according to the present invention, it is possible to prevent the occurrence of surface arcing occurring on the substrate to be processed, and to improve productivity in comparison with the prior art.
본 발명에 관한 플라즈마 처리 방법 및 플라즈마 처리 장치는, 반도체 장치의 제조를 행하는 반도체 제조 산업 등에 있어서 사용하는 것이 가능하다. The plasma processing method and the plasma processing apparatus according to the present invention can be used in the semiconductor manufacturing industry or the like which manufactures semiconductor devices.
따라서, 산업상의 이용 가능성을 갖는다.Thus, it has industrial applicability.
Claims (10)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002256096A JP4322484B2 (en) | 2002-08-30 | 2002-08-30 | Plasma processing method and plasma processing apparatus |
| JPJP-P-2002-00256096 | 2002-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050058464A true KR20050058464A (en) | 2005-06-16 |
| KR100782621B1 KR100782621B1 (en) | 2007-12-06 |
Family
ID=31972935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057003051A KR100782621B1 (en) | 2002-08-30 | 2003-08-28 | Plasma processing method and plasma processing device |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP4322484B2 (en) |
| KR (1) | KR100782621B1 (en) |
| CN (1) | CN100414672C (en) |
| AU (1) | AU2003261790A1 (en) |
| TW (1) | TW200410332A (en) |
| WO (1) | WO2004021427A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160084802A (en) * | 2015-01-06 | 2016-07-14 | 도쿄엘렉트론가부시키가이샤 | Plasma processing method |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205250B2 (en) * | 2003-03-18 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Plasma processing method and apparatus |
| US7316785B2 (en) * | 2004-06-30 | 2008-01-08 | Lam Research Corporation | Methods and apparatus for the optimization of etch resistance in a plasma processing system |
| JP4704087B2 (en) * | 2005-03-31 | 2011-06-15 | 東京エレクトロン株式会社 | Plasma processing apparatus and plasma processing method |
| CN100416758C (en) * | 2005-12-09 | 2008-09-03 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Method for releasing chip static electricity thoroughly in chip etching equipment |
| CN101740340B (en) * | 2008-11-25 | 2011-12-21 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Reaction chamber and semiconductor processing device |
| JP2010199310A (en) * | 2009-02-25 | 2010-09-09 | Sharp Corp | Plasma etching method |
| JP5835985B2 (en) * | 2010-09-16 | 2015-12-24 | 東京エレクトロン株式会社 | Plasma processing apparatus and plasma processing method |
| US20120154974A1 (en) * | 2010-12-16 | 2012-06-21 | Applied Materials, Inc. | High efficiency electrostatic chuck assembly for semiconductor wafer processing |
| WO2014049915A1 (en) * | 2012-09-26 | 2014-04-03 | シャープ株式会社 | Substrate treatment device, substrate treatment method, and production method for semiconductor device |
| EP2950333B1 (en) * | 2014-02-28 | 2018-01-31 | ULVAC, Inc. | Plasma etching method, plasma etching device, plasma processing method, and plasma processing device |
| JP6595334B2 (en) * | 2015-12-28 | 2019-10-23 | 株式会社日立ハイテクノロジーズ | Plasma processing apparatus and plasma processing method |
| CN108701586B (en) * | 2016-02-26 | 2022-09-30 | 玛特森技术公司 | Stripping treatment method for implanted photoresist |
| US10535505B2 (en) * | 2016-11-11 | 2020-01-14 | Lam Research Corporation | Plasma light up suppression |
| US20190119815A1 (en) * | 2017-10-24 | 2019-04-25 | Applied Materials, Inc. | Systems and processes for plasma filtering |
| JP2021147635A (en) * | 2020-03-17 | 2021-09-27 | 東京エレクトロン株式会社 | Cleaning method, and manufacturing method of semiconductor device |
| CN113154610A (en) * | 2021-05-31 | 2021-07-23 | 北京十三和科技发展有限公司 | Air purifier with temperature adjusting function |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318552A (en) * | 1993-05-10 | 1994-11-15 | Nissin Electric Co Ltd | Plasma processing and its apparatus |
| JPH1027780A (en) * | 1996-07-10 | 1998-01-27 | Nec Corp | Plasma treating method |
| JP3907256B2 (en) * | 1997-01-10 | 2007-04-18 | 芝浦メカトロニクス株式会社 | Electrostatic chuck device for vacuum processing equipment |
| KR100635975B1 (en) * | 2000-02-14 | 2006-10-20 | 동경 엘렉트론 주식회사 | Apparatus and method for plasma treatment |
-
2002
- 2002-08-30 JP JP2002256096A patent/JP4322484B2/en not_active Expired - Fee Related
-
2003
- 2003-08-28 WO PCT/JP2003/010937 patent/WO2004021427A1/en active Application Filing
- 2003-08-28 KR KR1020057003051A patent/KR100782621B1/en active IP Right Grant
- 2003-08-28 AU AU2003261790A patent/AU2003261790A1/en not_active Abandoned
- 2003-08-28 CN CNB038206455A patent/CN100414672C/en not_active Expired - Lifetime
- 2003-08-29 TW TW092123978A patent/TW200410332A/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160084802A (en) * | 2015-01-06 | 2016-07-14 | 도쿄엘렉트론가부시키가이샤 | Plasma processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004021427A1 (en) | 2004-03-11 |
| JP4322484B2 (en) | 2009-09-02 |
| JP2004095909A (en) | 2004-03-25 |
| AU2003261790A1 (en) | 2004-03-19 |
| CN100414672C (en) | 2008-08-27 |
| CN1679148A (en) | 2005-10-05 |
| KR100782621B1 (en) | 2007-12-06 |
| TWI324361B (en) | 2010-05-01 |
| TW200410332A (en) | 2004-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799238B2 (en) | Plasma processing method and plasma processing apparatus | |
| KR100782621B1 (en) | Plasma processing method and plasma processing device | |
| TWI460786B (en) | A plasma processing apparatus, a plasma processing method, and a memory medium | |
| KR101957911B1 (en) | Plasma processing apparatus | |
| JP4992389B2 (en) | Mounting apparatus, plasma processing apparatus, and plasma processing method | |
| US20150170879A1 (en) | Semiconductor system assemblies and methods of operation | |
| US9011635B2 (en) | Plasma processing apparatus | |
| JP4642809B2 (en) | Plasma processing method and plasma processing apparatus | |
| JP2008244103A (en) | Plasma processing apparatus | |
| JP2879887B2 (en) | Plasma processing method | |
| TW201001530A (en) | Electrode structure and substrate processing apparatus | |
| TW201401425A (en) | Method for control of adherence of microparticles to base material to be processed, and processing device | |
| KR20140116811A (en) | Plasma etching method and plasma etching apparatus | |
| TW201534762A (en) | Plasma processing method and plasma processing apparatus | |
| JPH0974129A (en) | Plasma processing method | |
| JPH1027780A (en) | Plasma treating method | |
| JPH06124998A (en) | Plasma process equipment | |
| TWI698928B (en) | Plasma processing method | |
| US20070221332A1 (en) | Plasma processing apparatus | |
| JPH11111830A (en) | Electrostatic sucking device and method, and method and device for treatment apparatus using them | |
| KR100319468B1 (en) | Plasma Treatment Method | |
| TWI431681B (en) | Cleaning method and a vacuum processing device | |
| US20120298302A1 (en) | Vacuum plasma pprocessing chamber with a wafer chuck facing downward above the plasma | |
| JPH0547713A (en) | Apparatus for plasma processing | |
| JPH0855902A (en) | Semiconductor wafer treatment method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121114 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141103 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151102 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161028 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171030 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181119 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191118 Year of fee payment: 13 |