KR20050055280A - 회전 큐피에스케이 신호를 이용한 프레임 동기 방법 및 그장치 - Google Patents

회전 큐피에스케이 신호를 이용한 프레임 동기 방법 및 그장치 Download PDF

Info

Publication number
KR20050055280A
KR20050055280A KR1020030088355A KR20030088355A KR20050055280A KR 20050055280 A KR20050055280 A KR 20050055280A KR 1020030088355 A KR1020030088355 A KR 1020030088355A KR 20030088355 A KR20030088355 A KR 20030088355A KR 20050055280 A KR20050055280 A KR 20050055280A
Authority
KR
South Korea
Prior art keywords
frame synchronization
symbol
phase
value
rotated
Prior art date
Application number
KR1020030088355A
Other languages
English (en)
Other versions
KR100569831B1 (ko
Inventor
임용곤
김승근
Original Assignee
한국해양연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국해양연구원 filed Critical 한국해양연구원
Priority to KR1020030088355A priority Critical patent/KR100569831B1/ko
Publication of KR20050055280A publication Critical patent/KR20050055280A/ko
Application granted granted Critical
Publication of KR100569831B1 publication Critical patent/KR100569831B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2656Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 종래의 QPSK 신호를 이용하는 버스트 통신시스템의 수신부에서 매 프레임마다 수행하는 프레임 동기 검출을 위하여 전송 프레임 중 미리 정의된 심벌열을 직접 이용하여 수신 샘플과의 상관값의 에너지를 계산하여 프레임 동기 검출을 하는 기존방법을 대신하여 미리 알려진 전송 심벌열을 회전위상량 θ R = Rπ/4 (R∈{1,3,5,7}) 만큼 반시계방향으로 위상회전시킨 심벌열과 수신 샘플과의 상관값의 에너지를 계산하여 프레임 동기를 검출하기 위한 방법 및 그 장치에 관한 것이다.
이를 위한 본 발명은, 심벌당 N(N은 1 이상의 정수)번으로 과샘플된 QPSK 수신 신호의 현재 샘플을 포함한 M심벌구간의 샘플 중 현재 샘플을 포함하여 시간축상에서 현재 샘플시간으로부터 심벌간격으로 떨어진 M개의 샘플들과 길이 M인 미리 프레임 동기 검출용으로 정해진 심벌열을 회전위상량 θ R = Rπ/4 (R∈{1,3,5,7}) 만큼 반시계방향으로 위상 회전시킨 QPSK 심벌열의 공액복소수를 곱한 후 더하여 상관값을 계산한 후 상관값의 에너지값을 프레임 동기 검출을 위한 문턱값과 비교하여 문턱값 이상이면 프레임 동기 검출로 결정하고, 문턱값보다 작을 경우 다음 샘플에 대하여 앞의 과정을 반복하는 것을 특징으로 한다.
본 발명에 의하면, 버스트 전송에서 필요한 프레임 동기 검출기를 구현함에 있어 회전 QPSK 신호를 이용함으로써 반복적인 상관값 계산시 필요한 복소곱셈을 제거할 수 있어 프레임 동기 검출시 필요한 계산량을 크게 줄일 수 있다.

Description

회전 큐피에스케이 신호를 이용한 프레임 동기 방법 및 그 장치 {Method and Apparatus for Frame Synchronization Using Rotated QPSK Symbols}
디지털 전송기술은 크게 전송하려는 데이터가 존재할 때만 전송을 하는 버스트(burst) 전송과 전송 데이터의 유무에 관계없이 항상 데이터 전송을 하는 연속(continuous) 전송으로 나눌 수 있다. 이중 버스트 전송에서는 프레임(frame)이라는 일정길이를 갖는 정형화된 데이터 형식을 이용하여 데이터를 전송하게 된다. 이 프레임의 구성은 미리 송신기와 수신기에서 약속된 신호인 프리앰블 부분과 전송하려는 정보 데이터 부분으로 나눌 수 있다.
버스트 전송을 하는 전송시스템의 수신기에서는 먼저 채널상에 전송신호가 존재하는지 여부를 판단하고, 채널상에 전송신호가 존재한다고 판단되었을 경우 한 프레임중 미리 알려진 심벌열인 프리앰블 부분을 이용하여 프레임의 시작을 찾는 프레임 동기를 수행하게 된다. 프레임동기 검출을 위해 일반적으로 자기상관 특성이 좋은 BARKER 부호열이나 CAZAC 심벌열 등이 일반적으로 사용되고 있다.
프레임 동기는 매 프레임마다 시간축상에서 수신되는 신호로부터 프레임의 시작시점을 찾는 것을 그 목적으로 한다. 프레임동기가 맞지 않았을 경우 한 프레임에서 수신한 모든 데이터가 오류신호가 되기 때문에 프레임 검출은 매우 중요한 수신기 신호처리 알고리듬이다.
본 발명은 버스트 전송 방식을 사용하는 QPSK(Quadri-Phase Shift Keying) 전송에서 각 버스트 전송 시작부분 앞에 프리앰블을 붙여서 전송하는 경우, 수신기에서 미리 알려진 QPSK 심벌열을 회전시킨 신호열을 이용하여 프레임 동기를 검출하는 방법 및 그 장치를 제공함에 그 목적이 있다.
본 발명에서는 심벌시간을 T라 하고, 한 심벌기간동안 N(N은 정수)번의 과샘플을 한다고 가정하고, 샘플간 시간 간격을 Ts로 나타낸다. 즉, N = T/TS 의 관계가 있다고 가정한다. 위와 같은 가정을 사용하는 경우, 수신기에서 수신 신호를 샘플링하는 경우 k번째 샘플은 다음과 같이 나타낼 수 있다.
여기서, c(i)는 i번째 심벌구간에서 전송하는 알려진 QPSK 심벌이고, 도 1에 나타낸 QPSK 성상도와 같이 중 하나이며, 로 정규화 되어 있고, g(t)는 펄스성형필터의 임펄스 응답이고, θ 0 는 송신기와 수신기의 국부발진기의 기준위상차에 의해서 발생하는 위상편이이고, n(kTS)는 K번째 샘플에 해당하는 시간의 가산성 백색 가우시안 잡음(additive white Gaussian noise)이고, 신호성분과 잡음성분은 서로 통계적으로 독립이고, 잡음 성분 각각은 통계적으로 서로 독립이다. 수학식 1에서 본 발명의 원리를 간략히 설명하기 위하여 주파수편이와 심벌시간편이는 없다고 가정한다.
상기 수신기에서 각 프레임의 시작을 검출하기 위하여 사용하는 길이 M인 프리앰블 심벌열을 {p(1),p(2),p(3),…,p(M)}라고 나타낸다. 여기서 p(i)는 c(i)와 마찬가지로 QPSK 심벌이다.
본 발명에서는 기존에 {p(i);i=1,…,M}를 직접 이용하는 방법을 대신하여 p(i)를 회전위상량 θ R = Rπ/4 (R∈{1,3,5,7}) 만큼 반시계방향으로 위상회전시킨 QPSK 심벌인 을 이용하여 프레임동기검출을 하는 방법 및 그 장치로서, pR(i)는 도 2와 같은 성상을 갖는다. 도 1과 도 2에 나타낸 두 성상도를 비교하여 보면, 도 1의 성상도는 한 심벌을 나타내기 위해 실수와 허수가 동시에 사용되면서 각각의 크기는 이지만 도 2의 성상은 실수나 허수 하나만 필요하고 그 크기 또한 1이 되는 특징이 있다.
먼저, 프레임동기검출을 위하여 수신신호의 현재 샘플과 이전 M심벌 구간의 샘플들중 현재 샘플과 심벌간격으로 떨어져 있는 (M-1)개의 샘플들을 수학식 2와 같이 샘플시간 kTS 에서의 상관값 C(k)를 계산한다.
계산한 C(k)의 에너지 크기 z(k)를 수학식 3과 같이 구한다.
상관값의 에너지 크기 z(k)를 미리 정해진 임의의 문턱값 Th와 비교하여 상관값의 에너지 크기가 문턱값 이상이면 프레임이 시작되었다고 판단하고, 문턱값보다 작으면 프레임 동기가 맞지 않았다고 판단한다.
프레임 동기가 맞았다고 판단하였을 경우 프레임 동기 검출신호 SF를 설정하고, 후단으로 수신 샘플들을 보내 수신 심벌을 결정하기 위한 통신신호처리를 한다. 설정한 동기검출신호 SF는 한 프레임길이 동안 유지한다. 프레임이 끝났을 때 다시 프레임 동기가 맞지 않았다고 판단하였을 경우 다음 샘플에 대하여 앞의 과정을 프레임 동기가 맞았다고 판단될 때까지 반복적으로 수행하여 프레임 동기를 찾는다. 위와 같은 과정의 프레임 동기검출의 순서가 도 3 나타나 있다.
프레임 동기를 찾는 과정중 가장 많은 계산을 필요로 하는 부분은 수학식 2에 나타낸 프리앰블 심벌의 공액복소수와 수신신호의 샘플들을 복소곱셈을 한 후 더하는 상관값 C(k)를 구하는 계산이다. 이때, 기존의 방법인 수신신호 r(kTS)와 프리앰블 심벌의 공액복소수 를 곱하는 방법에서는 한번의 복소곱셈연산을 위해 4번의 실수곱셈과 2번의 덧셈(뺄셈의 복잡도는 덧셈과 같으므로 덧셈의 연산횟수와 동일 취급함)이 필요하다. 그러나 본 발명에서 제안하는 위상회전된 프리앰블 심벌의 공액복소수 를 이용하여 수신신호 r(kTS)와 곱하는 복소곱셈연산에서는 회전된 프리앰플 심벌의 공액복소수의 실수부와 허수부 중 어느 하나는 반드시 0이 되므로 덧셈연산이 없어지고, 그 크기가 1이므로 곱셈연산 또한 필요없이 에 따라 수신신호의 부호를 바꾼다든지 실수부와 허수부를 바꾸는 연산으로 복소곱셈을 대체할 수 있어 시스템 구현시 곱셈기와 덧셈기가 필요없이 복소 곱셈을 구현할 수 있어 구현 시스템의 복잡도가 줄어든다.
본 발명에서 제안하는 회전위상을 이용한 QPSK 프레임 동기방법의 실시예가 도 4에 있다. 도 4에서 보듯이 수신신호의 현재 샘플과 심벌간격으로 떨어져 있는 연속된 과거 (M-1)샘플들과 프레임 동기검출을 위한 위상회전된 프리앰블 심벌과의 복소곱셈을 하는 복소곱셈기; 복소곱셈기 M개의 결과를 더하여 상관값을 더하는 상관기; 상관기 출력의 에너지를 계산하는 에너지 계산기; 프레임 동기 결정을 위한 문턱값과 비교하여 문턱값 이상이면 프레임 동기임을 결정하고 문턱값보다 작으면 프레임 동기가 맞지 않았다고 결정하는 비교기; 프레임 동기가 맞았다고 판단되면 전송심벌을 판단하기 위한 통신 신호처리를 위해 수신기의 후단으로 수신 샘플들을 보내기 위한 스위치로 구성된다. 상기 실시예에서 수신 샘플과 위상회전된 프리앰블을 곱하는 복소 곱셈기는 앞에서 기술한 바와 같이 실제 구현에 있어서는 곱셈기가 필요없이 제어신호가 2개이고 입력이 2개 출력이 2개인 스위치 블록으로 대체할 수 있다. 제어신호 2개는 가 가질 수 있는 4가지 값의 값을 표현하고, 2 개의 입력은 수신샘플의 실수부값과 허수부값이고, 2개의 출력은 의 곱셈결과의 실수부와 허수부의 값으로 제어신호인 위상회전된 프리앰블 심벌의 공액복소수 의 값에 따라
위상회전된 프리앰블 심벌의 공액복소수 가 1인 경우,
;
위상회전된 프리앰블 심벌의 공액복소수 가 -1인 경우,
;
위상회전된 프리앰블 심벌의 공액복소수 가 j인 경우,
;
위상회전된 프리앰블 심벌의 공액복소수 가 -j인 경우,
가 된다.
또한, 앞에서 설명한 프레임 동기 검출 방법은 과샘플율 N이 1보다 큰 경우에 해당하지만 N이 1이 되어도 아무런 알고리듬의 변화없이 프레임 동기 검출에 사용할 수 있기 때문에 과샘플율 N이 1이상 되면 본 발명에서 제안하는 프레임 동기 검출 알고리듬을 사용할 수 있다.
이상 설명한 바와 같이 본 발명의 방법은 QPSK 변조방식을 사용하는 버스트 전송방식에서 반드시 필요한 프레임 동기검출을 위한 방법을 구현함에 있어 회전된 QPSK심벌을 이용함으로써 기존의 프레임 동기 검출시 필요한 복소곱셈을 제거할 수 있어 반복적이고 많은 계산량을 필요로하는 복소곱셈을 곱셈연산이 필요 없이 구현할 수 있어 DSP(Digital Signal Processor)를 이용한 소프트웨어 기반의 수신기 구현을 하는 경우 프레임 동기 검출을 위한 계산량을 크게 줄일 수 있을 뿐만아니라 ASIC으로 구현하는 경우에도 복소곱셈기가 필요없이 위상회전된 프리앰블 신호에 따라 복소 곱셈결과를 출력하는 선택기로 대체할 수 있어 구현에 필요한 소자수를 크게 줄일 수 있는 효과가 있다.
도 1 은 QPSK 신호 성상도,
도 2 는 본 발명에 따른 회전 QPSK 신호 성상도,
도 3 은 본 발명에 따른 회전 QPSK 심벌을 이용하는 프레임 동기 검출을 위한 순서도,
도 4 는 본 발명에 따른 회전 QPSK 심벌을 이용하는 프레임 동기 검출을 위한 기능블럭도이다.

Claims (4)

  1. 심벌당 N(N은 1 이상의 정수)번으로 과샘플된 QPSK 수신신호의 현재 샘플을 포함한 M심벌구간의 샘플 중 현재 샘플을 포함하여 현재 샘플과 시간축상에서 심벌간격으로 떨어진 M개의 샘플들과 길이 M인 프레임 동기 검출용으로 정해진 심벌열을 회전위상량 θ R = Rπ/4 (R∈{1,3,5,7}) 만큼 반시계방향으로 위상회전시킨 QPSK 심벌열의 공액복소수를 곱한 후 더하여 상관값을 계산하는 단계;
    상기 상관값의 에너지값을 계산하는 단계;
    상기 에너지 값을 프레임 동기 검출을 위한 문턱값과 비교하여 문턱값 이상이면 프레임 동기 검출로 결정하고, 문턱값보다 작을 경우 다음 샘플에 대하여 앞의 과정을 반복하는 단계로 이루어진 것을 특징으로 하는 회전 큐피에스케이 신호를 이용한 프레임 동기 방법.
  2. 제1항에 있어서,
    상기 회전위상량 θ R = Rπ/4 (R∈{1,3,5,7}) 만큼 반시계반향으로 회전시킨 프래앰블 심벌열 {pR(i),i=1,…,M}을 이용함에 따라 프리앰블 심벌은 {1,j,-1,-j}중 하나가 되어 수신신호의 샘플 r(kTS - iT)과 위상회전된 프리앰블 심벌의 공액복소수 과의 복소곱셈 에 있어 상기 위상회전된 프리앰블 심벌의 공액복소수 의 값에 따라
    위상회전된 프리앰블 심벌의 공액복소수 가 1인 경우,
    ;
    위상회전된 프리앰블 심벌의 공액복소수 가 -1인 경우,
    ;
    위상회전된 프리앰블 심벌의 공액복소수 가 j인 경우,
    ;
    위상회전된 프리앰블 심벌의 공액복소수 가 -j인 경우,
    가 되어 곱셈연산이 필요 없이 복소 곱셈계산을 할 수 있는 것을 특징으로 하는 회전 큐피에스케이 신호를 이용한 프레임 동기 방법.
  3. 수신신호의 현재 샘플과 심벌간격으로 떨어져 있는 연속된 과거 (M-1)샘플들과 프레임 동기검출을 위한 위상회전된 프리앰블 심벌과의 복소곱셈을 하는 복소곱셈기;
    복소곱셈기 M개의 결과를 더하여 상관값을 더하는 상관기;
    상관기 출력의 에너지를 계산하는 에너지 계산기;
    프레임 동기 결정을 위한 문턱값과 비교하여 문턱값 이상이면 프레임 동기임을 결정하고 문턱값보다 작으면 프레임 동기가 맞지 않았다고 결정하는 비교기;
    프레임 동기가 맞았다고 판단되면 전송심벌을 판단하기 위한 통신 신호처리를 위해 수신기의 후단으로 수신 샘플들을 보내기 위한 스위치로 구성되는 회전 큐피에스케이 신호를 이용한 프레임 동기 검출장치.
  4. 제3항에 있어서,
    상기 복소곱셈기는 수신 샘플과 위상회전된 프리앰블 심벌을 곱하되, 제어신호가 2개이고 입력이 2개 출력이 2개인 스위치 장치로서,
    상기 제어신호 2개는 위상회전된 프리앰블 심벌의 공액복소수 가 가질 수 있는 4가지 값을 표현하고, 상기 2개의 입력은 수신샘플 r(kTS - iT)의 실수부값과 허수부값이고, 상기 2개의 출력은 의 복소 곱셈결과의 실수부값과 허수부값으로 나타난 결과값을 제어값인 위상회전된 프리앰블 심벌의 공액복소수 에 따라 복소 곱셈결과를 출력하도록 된 것을 특징으로 하는 회전 큐피에스케이 신호를 이용한 프레임 동기 검출장치.
KR1020030088355A 2003-12-06 2003-12-06 회전 큐피에스케이 신호를 이용한 프레임 동기 방법 및 그장치 KR100569831B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030088355A KR100569831B1 (ko) 2003-12-06 2003-12-06 회전 큐피에스케이 신호를 이용한 프레임 동기 방법 및 그장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030088355A KR100569831B1 (ko) 2003-12-06 2003-12-06 회전 큐피에스케이 신호를 이용한 프레임 동기 방법 및 그장치

Publications (2)

Publication Number Publication Date
KR20050055280A true KR20050055280A (ko) 2005-06-13
KR100569831B1 KR100569831B1 (ko) 2006-04-11

Family

ID=37250277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030088355A KR100569831B1 (ko) 2003-12-06 2003-12-06 회전 큐피에스케이 신호를 이용한 프레임 동기 방법 및 그장치

Country Status (1)

Country Link
KR (1) KR100569831B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113890812A (zh) * 2021-10-26 2022-01-04 武汉邮电科学研究院有限公司 一种基于dqpsk同步序列的帧同步方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113890812A (zh) * 2021-10-26 2022-01-04 武汉邮电科学研究院有限公司 一种基于dqpsk同步序列的帧同步方法及系统
CN113890812B (zh) * 2021-10-26 2023-07-07 武汉邮电科学研究院有限公司 一种基于dqpsk同步序列的帧同步方法及系统

Also Published As

Publication number Publication date
KR100569831B1 (ko) 2006-04-11

Similar Documents

Publication Publication Date Title
US7027429B2 (en) Method and apparatus for time and frequency synchronization of OFDM communication systems
EP2782307B1 (en) Synchronisation of digital communication systems
KR101092557B1 (ko) 동기신호 검출장치 및 이를 이용한 vsb 수신기 그리고그 방법
KR101608530B1 (ko) 디지털 신호 수신기 및 방법
JP2006211671A (ja) 反復的なプリアンブル信号を有する直交周波数の分割多重伝送方式信号の受信方法
EP2842283B1 (en) Method and Apparatus for frequency error estimation in a wireless communications
SE516144C2 (sv) Tidssynkronisering av en mottagare i ett digitalt radiotelefonsystem
JP3160517B2 (ja) 同期装置
EP1487165A1 (en) TD-SCDMA channel estimation method and apparatus
JP2008523748A (ja) 相関値を決定するための装置および方法
EP1079579A1 (en) OFDM frame synchronisation
WO2004049611A1 (ja) 遅延プロファイル推定装置及び相関器
KR100569831B1 (ko) 회전 큐피에스케이 신호를 이용한 프레임 동기 방법 및 그장치
US6618453B1 (en) Estimating interference in a communication system
US7130363B2 (en) Apparatus for estimating phase information using matched filter in communication system and method thereof
JP2005151396A (ja) 受信装置および受信制御方法
JP2003110523A (ja) Ofdm受信装置
EP1337083A1 (en) DC offset and channel impulse response estimation
KR100556890B1 (ko) 시분할 동기 코드 분할 방식의 프레임 동기 방법
JP2003188846A (ja) 通信装置および周波数偏差推定方法
KR100569830B1 (ko) 회전 큐피에스케이 신호를 이용한 위상편이 추정 및 보상방법 및 그 장치
KR20040107561A (ko) 다중 반송파 수신 시스템의 주파수 옵셋 추정장치 및 그의추정방법
JP2963431B1 (ja) Ofdm信号同期装置
JP2006093755A (ja) フレーム同期方式
JPH11261441A (ja) 周波数制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140313

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 14