KR20050055121A - 반도체소자의 층간절연막 형성방법 - Google Patents

반도체소자의 층간절연막 형성방법 Download PDF

Info

Publication number
KR20050055121A
KR20050055121A KR1020030088052A KR20030088052A KR20050055121A KR 20050055121 A KR20050055121 A KR 20050055121A KR 1020030088052 A KR1020030088052 A KR 1020030088052A KR 20030088052 A KR20030088052 A KR 20030088052A KR 20050055121 A KR20050055121 A KR 20050055121A
Authority
KR
South Korea
Prior art keywords
film
pecvd
insulating film
temperature
forming
Prior art date
Application number
KR1020030088052A
Other languages
English (en)
Inventor
정승만
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030088052A priority Critical patent/KR20050055121A/ko
Publication of KR20050055121A publication Critical patent/KR20050055121A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 소정의 금속배선이 형성된 반도체기판을 준비하는 단계와, 상기 반도체기판의 상부에 알킬기를 갖는 유기실리콘 화합물을 전구체로 사용하여 100 내지 150℃의 온도에서 플라즈마 인핸스드 화학기상증착 공정을 수행함으로써 PECVD막을 형성하는 단계와, 상기 PECVD막의 온도를 30 내지 50℃로 조절하는 단계와, 상기 PECVD막에 300 내지 500℃의 온도에서 (ⅰ) H2 플라즈마 처리하는 공정, (ⅱ) 어닐링(annealing)하는 공정, (ⅲ) He 플라즈마 처리하는 공정 및 (ⅳ) 적외선 광으로 처리하는 공정으로 이루어진 군으로부터 선택되는 하나 이상의 공정을 수행하는 단계를 포함하는 반도체소자의 층간절연막 형성방법을 개시한다.

Description

반도체소자의 층간절연막 형성방법{Method for Forming Interlayer Insulating Film of Semiconductor Device}
본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 더욱 상세하게는 저온에서 플라즈마 인핸스드 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, 이하 "PECVD"라 약칭함)공정을 수행하여 저 유전상수(low-k)를 갖는 반도체소자용 금속 배선의 층간절연막을 형성하는 방법에 관한 것이다.
일반적으로 반도체소자가 고집적화 됨에 따라 기판 상에 형성되는 패턴들의 단차가 커지고 패턴들 간의 간격도 매우 좁아진다. 이에 따라 패턴 사이에 절연막을 채우는 과정에서, 절연막 내에 보이드(void)가 형성되는 등 미세 간격 내에 절연막을 채우는데 있어서 상당한 문제점이 나타난다.
이러한 문제점을 해결하기 위해 절연막 형성방식으로 고밀도 플라즈마를 이용한 화학기상증착 방법이 개발되었고, 이러한 방법을 이용할 경우 미세패턴 사이에서 절연막을 채우는 공간 매립 특성이 향상되고, 패턴 의존성이 강한 프로파일을 형성하여 결과적으로 고 단차를 감소시키는 이점이 있다.
그러나, 미세패턴 사이에 절연막을 채우는 공정에서 고려해야 할 점은 절연막을 채우는 방식 외에도 패턴 사이에서 어떤 절연막을 채워야 하는가 하는 점이다. 물론, 미세 간격을 채우는 능력이 우수해야 하지만 반도체 장치를 정확하게 고속으로 동작시키기 위해서는 패턴 간의 기생 캐패시터의 형성을 최소화해야 한다. 이에 따라 소자의 RC 지연 면에서 저 유전상수(low-k)를 갖는 물질이 요구되고 있는 바, 공간 매립 능력이 뛰어나고 낮은 유전율을 갖는 절연막이 필요하였다.
종래에 이러한 저 유전상수를 갖는 절연막을 형성하기 위하여 크게 PECVD공정을 이용하거나, 회전코팅(Spin On) 공정을 이용하였다.
이때, 상기 종래의 PECVD 공정을 이용하는 경우에는 그 공정을 약 400℃ 의 온도에서 수행하여 절연막을 형성하였으나 k값이 2.5 이하인 막을 형성하기가 어려웠다. 그 이유는 순수한 물질만 가지고는 k값이 낮은 물질을 만드는 것이 불가능하였기 때문이다. 따라서, 진공상태의 k값이 1인 점을 감안하여 막내에 기공을 형성시켜 줌으로써 더 낮은 k값을 갖는 물질을 만들 수 있었는데, 이처럼 막내에 기공을 형성시키는 것은 회전코팅 방식을 이용하는 것에 의해 시도됨으로써 k값이 2.5 이하인 막을 형성할 수는 있었지만, 그 공정이 복잡하고 시간이 오래 걸리는 문제점이 있었다.
본 발명은 상기 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 공정이 간단한 PECVD 공정을 이용하여 막내에 기공을 형성시키기 위하여 저온에서 PECVD 공정을 수행함으로써 k값이 2.5 이하인 저 유전상수(low-k)를 갖는 반도체소자용 금속 배선의 층간절연막 형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는
(a) 소정의 금속배선이 형성된 반도체기판을 준비하는 단계;
(b) 상기 반도체기판 상부에 알킬기를 갖는 유기실리콘 화합물을 전구체로 사용하여 100 내지 150℃의 온도에서 PECVD 공정을 수행함으로써 PECVD막을 형성하는 단계;
(c) 상기 PECVD막의 온도를 30 내지 50℃로 조절하는 단계; 및
(d) 상기 PECVD막에 300 내지 500℃에서 (ⅰ) H2 플라즈마 처리하는 공정, (ⅱ) 어닐링(annealing)하는 공정, (ⅲ) He 플라즈마 처리하는 공정 및 (ⅳ) 적외선 광으로 처리하는 공정으로 이루어진 군으로부터 선택되는 하나 이상의 공정을 수행하는 단계를 포함하는 반도체소자의 층간절연막 형성방법을 제공한다.
이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
본 발명에 따른 반도체소자의 층간절연막 형성방법의 실시예를 단계별로 보면, 먼저 알킬기를 갖는 유기실리콘 화합물을 전구체(precursor)로 사용하여 100 내지 150℃의 온도에서 플라즈마 인핸스드 화학기상증착(Plasma Enhanced Chemical Vapor Deposition) 공정을 수행함으로써 PECVD막을 형성한다.
이때, 상기 알킬기는 메틸기 또는 에틸기인 것이 바람직하고, 전구체의 구체적인 예로서는 하기 화학식 1의 테트라에틸 오르토실리케이트(tetraethylortho silicate, C8H20O4Si), 하기 화학식 2의 테트라메틸사이클로테트라실록산 (tetramethyl cyclotetrasiloxane, C4H16O4Si4) 또는 이들의 혼합물을 들 수 있다.
[화학식 1]
[화학식 2]
본 발명에 따른 PECVD 공정에서는 원료 분자들이 플라즈마 내에서 운동하는 전자들과의 충돌에 의해 분해되어 박막을 형성하는 반응에 참여하므로 플라즈마의 활성화 정도는 박막의 증착에서 매우 중요한 역할을 차지한다. 따라서, PECVD 공정에서 플라즈마 밀도에 큰 영향을 주는 변수들 중의 하나가 외부에서 인가되는 RF(radio frequency) 전력이다. 본 발명에서는 PECVD 공정시 외부로부터 인가되는 RF 전력을 300 내지 1000W로 하는 것이 바람직하다.
도 1은 상기의 공정으로부터 형성되는 PECVD막의 상태를 나타내는 구조도로서, 전구체로서 상기 화학식 1의 테트라에틸 오르토실리케이트를 사용하고 외부로부터 인가되는 RF 전력을 300W로 하여, 100℃의 온도에서 PECVD 공정을 수행하였을 때 형성된 PECVD막이 성긴 구조를 가지며, PECVD막에 말단 종들과 올리고머 (oligomer) 형태의 구조가 많이 형성된 것을 도시한다.
다음, 상기 PECVD막의 온도를 30 내지 50℃의 상온으로 조절하는데, 이는 PECVD막이 100 내지 150℃의 온도의 저온에서 형성되긴 하였으나, 막 형성 직후에는 온도가 높은 상태이며, 막의 구조가 열적으로 불안정하기 때문에 막의 구조를 안정화시키기 위하여 행하는 공정이다.
다음, 상기 PECVD막에 300 내지 500℃, 바람직하게는 350 내지 400℃에서 H2 플라즈마 처리를 한다. 이때, H2 플라즈마 처리를 하는 대신, 동일한 온도 범위에서 어닐링(annealing)을 하거나, He 플라즈마 처리를 하거나, 적외선 광을 이용하여 처리할 수 있고, 상기의 공정을 둘 이상 혼합하여 수행할 수도 있다.
이는 고온의 플라즈마, 열 또는 적외선 광을 이용하여 처리함으로써 말단 종 및 올리고머(oligomer)를 분해하여 CH4 또는 C2H6과 같은 작은 분자를 형성함과 동시에, 분해된 CH4 또는 C2H6 분자들을 쉽게 탈리시켜 빠져 나오도록 하기 위한 것이다. 본 발명에서는 이러한 작용기전에 의해 막의 다공성(porosity)이 증가하는 것이고, 그 결과 막의 k값이 2.5 이하로 낮아진다.
도 2는 도 1에서의 결과물에 400℃의 온도에서 H2 플라즈마 처리를 하였을 때의 상태를 나타내는 구조도로서, 테트라에틸 오르토실리케이트를 전구체로 사용하여 형성한 PECVD막에 형성된 말단 종 및 올리고머가 H2 플라즈마에 의해 분해되어 CH4 분자를 형성함과 동시에, CH4 분자가 쉽게 탈리되어 빠져 나오는 것을 도시한다.
일반적으로 화합물 내에 포함되는 메틸기 또는 에틸기는 온도에 대해 민감하기 때문에 쉽게 분해되어 막내에서 빠져 나온다. 따라서, 본 발명에서는 종래에 400℃의 온도에서 PECVD 공정을 수행하였던 것과는 달리, 막내에 메틸기 또는 에틸기와 같은 탄소 화합물이 많이 존재하도록 하기 위하여 저온인 100 내지 150℃의 온도에서 PECVD 공정을 수행하는 것이고, 후속공정으로 고온인 300 내지 500℃에서 플라즈마, 열 또는 적외선 광을 이용하여 처리하는 방법으로 메틸기 또는 에틸기를 탈리시킴으로써 막내에 기공을 만들어 최종적으로 생성되는 PECVD막의 다공성을 증가시키는 것이다.
이상에서 살펴본 바와 같이, 본 발명에서는 메틸기 또는 에틸기를 갖는 유기실리콘 화합물을 전구체로 사용하여 100 내지 150℃의 저온에서 PECVD막을 형성하고, 상온에서 안정화시킨 다음, 300 내지 500℃의 고온에서 플라즈마, 열 또는 적외선 광을 이용하여 상기 안정화된 PECVD막을 처리함으로써, 막의 다공성을 증가시킬 수 있어, 이로 인해 막의 k값을 2.5 이하로 낮춤으로써, 저 유전상수(low-k)를 갖는 반도체소자용 금속 배선의 층간절연막을 단순한 공정으로 형성할 수 있다.
도 1은 본 발명에 따라 100℃의 온도에서 PECVD 공정을 수행하였을 때 형성되는 PECVD막 상태를 나타내는 구조도.
도 2는 도 1에서의 결과물에 400℃의 온도에서 H2 플라즈마 처리를 하였을 때의 PECVD막 상태를 나타내는 구조도.

Claims (5)

  1. (a) 소정의 금속배선이 형성된 반도체기판을 준비하는 단계;
    (b) 상기 반도체기판 상부에 알킬기를 갖는 유기실리콘 화합물을 전구체로 사용하여 100 내지 150℃의 온도에서 플라즈마 인핸스드 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 공정을 수행함으로써 PECVD막을 형성하는 단계;
    (c) 상기 PECVD막의 온도를 30 내지 50℃로 조절하는 단계; 및
    (d) 상기 PECVD막에 300 내지 500℃에서 (ⅰ) H2 플라즈마 처리하는 공정, (ⅱ) 어닐링(annealing)하는 공정, (ⅲ) He 플라즈마 처리하는 공정 및 (ⅳ) 적외선 광으로 처리하는 공정으로 이루어진 군으로부터 선택되는 하나 이상의 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 알킬기는 메틸기 또는 에틸기인 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 전구체는 하기 화학식 1의 테트라에틸 오르토실리케이트(tetraethyl orthosilicate), 하기 화학식 2의 테트라메틸사이클로테트라실록산(tetramethyl cyclotetrasiloxane) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
    [화학식 1]
    [화학식 2]
  4. 제 1 항에 있어서,
    상기 (b) 단계에서 외부로부터 인가되는 RF(radio frequency) 전력은 300 내지 1000W인 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  5. 제 1 항에 있어서,
    상기 (d) 단계는 350 내지 400℃의 온도에서 수행하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
KR1020030088052A 2003-12-05 2003-12-05 반도체소자의 층간절연막 형성방법 KR20050055121A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030088052A KR20050055121A (ko) 2003-12-05 2003-12-05 반도체소자의 층간절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030088052A KR20050055121A (ko) 2003-12-05 2003-12-05 반도체소자의 층간절연막 형성방법

Publications (1)

Publication Number Publication Date
KR20050055121A true KR20050055121A (ko) 2005-06-13

Family

ID=37250143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030088052A KR20050055121A (ko) 2003-12-05 2003-12-05 반도체소자의 층간절연막 형성방법

Country Status (1)

Country Link
KR (1) KR20050055121A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952243B1 (ko) * 2007-12-26 2010-04-09 주식회사 동부하이텍 반도체 소자의 금속전 층간 절연막 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952243B1 (ko) * 2007-12-26 2010-04-09 주식회사 동부하이텍 반도체 소자의 금속전 층간 절연막 제조 방법

Similar Documents

Publication Publication Date Title
JP5342140B2 (ja) 多孔質膜の堆積方法
US6770573B2 (en) Method for fabricating an ultralow dielectric constant material
US6756323B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US7790633B1 (en) Sequential deposition/anneal film densification method
JP4723565B2 (ja) 低誘電率ナノ細孔性膜の多段階硬化
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
CN101595559B (zh) 形成镶嵌结构的方法
KR100730844B1 (ko) 유전 상수가 극히 낮은 플라즈마 강화 ｃｖｄ 막
US7485582B2 (en) Hardmask for improved reliability of silicon based dielectrics
TWI535882B (zh) 使用非碳可流動ｃｖｄ製程形成氧化矽的方法
US7923385B2 (en) Methods for producing low stress porous and CDO low-K dielectric materials using precursors with organic functional groups
JP2000216153A (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
JP2008520100A (ja) 多孔性低ｋ誘電体フィルムの紫外線に補助された細孔シーリング
US6790789B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
JPH04360533A (ja) 化学気相成長法
JP2004193622A (ja) 多孔誘電体材料のｃｖｄ法
KR100441836B1 (ko) 성막 방법
KR20050010867A (ko) 유전 물질 및 ｂｅｏｌ 상호 접속 구조체
KR20160003226A (ko) 응력 조절을 위한 저온 유동성 경화
WO2001059825A1 (en) Method for removing photoresist and residues from semiconductor device surfaces
KR20040029108A (ko) 성막 방법 및 성막 장치
EP1420439A2 (en) Non-thermal process for forming porous low dielectric constant films
US20040266216A1 (en) Method for improving uniformity in deposited low k dielectric material
JPH1092804A (ja) 多孔質誘電体膜の製造方法
KR20050055121A (ko) 반도체소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination