KR20160003226A - 응력 조절을 위한 저온 유동성 경화 - Google Patents

응력 조절을 위한 저온 유동성 경화 Download PDF

Info

Publication number
KR20160003226A
KR20160003226A KR1020157034174A KR20157034174A KR20160003226A KR 20160003226 A KR20160003226 A KR 20160003226A KR 1020157034174 A KR1020157034174 A KR 1020157034174A KR 20157034174 A KR20157034174 A KR 20157034174A KR 20160003226 A KR20160003226 A KR 20160003226A
Authority
KR
South Korea
Prior art keywords
silicon
containing layer
substrate
hydrogen
oxygen
Prior art date
Application number
KR1020157034174A
Other languages
English (en)
Inventor
징메이 리앙
니틴 케이. 잉글
숙원 홍
아비세크 두베
동큉 리
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160003226A publication Critical patent/KR20160003226A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • H01L21/205

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

갭필 실리콘-함유 층들을 형성하는 방법들이 설명된다. 방법들은, 패터닝된 기판 상에 실리콘-및-수소-함유 층을 제공하거나 또는 형성하는 단계를 포함할 수 있다. 방법들은, 실리콘-및-수소-함유 층이 연성(soft)으로 유지되면서, Si-Si 결합들의 농도를 증가시키기 위해, 낮은 기판 온도에서 실리콘-및-수소-함유 층을 비-열적으로 처리하는 단계를 포함한다. 연약한(flaccid) 층은, 막으로부터의 수소의 이탈에 대해 적응할 수 있고, 응력을 발생시키지 않으면서 높은 밀도를 보유할 수 있다. 그 후에, 트렌치들에서 막을 팽창시키도록 Si-Si 결합들 사이에 O를 삽입하여, 실리콘-및-수소-함유 층을 실리콘-및-산소-함유 층으로 변환(converting)시킴으로써, 막 품질이 더 개선된다.

Description

응력 조절을 위한 저온 유동성 경화{LOW TEMPERATURE FLOWABLE CURING FOR STRESS ACCOMMODATION}
관련 출원들에 대한 상호-참조
[0001] 본원은, 2013년 5월 2일자로 출원된 미국 가 특허 출원 번호 제 61/818,707 호를 우선권으로 주장하는 2013년 6월 31일자로 출원된 미국 정식 특허 출원 번호 제 13/955,640 호를 우선권으로 주장하며, 이들 특허 출원들은, 리앙 등(Liang et al)에 의한 것이고, 양자 모두, 발명의 명칭이 "응력 조절을 위한 저온 유동성 경화(LOW TEMPERATURE FLOWABLE CURING FOR STRESS ACCOMMODATION)"이며, 이로써, 모든 목적들에 대해 그 전체가 인용에 의해 본원에 포함된다.
[0002] 반도체 디바이스의 기하형상들은 수십년전 그들의 도입 이래로 사이즈가 극적으로 감소되어 왔다. 현대의 반도체 제조 장비는 일상적으로, 32 nm, 28 nm, 및 22 nm의 피처 사이즈(feature size)들을 갖는 디바이스들을 생산하고, 한층 더 작은 기하형상들을 갖는 디바이스들을 제조하기 위해, 새로운 장비가 개발 및 구현되고 있다. 감소되는 피처 사이즈들은, 감소된 공간 치수들을 갖는, 디바이스 상의 구조적인 피처들을 발생시킨다. 디바이스 상의 갭들 및 트렌치들의 폭들은, 갭 깊이 대 그 갭의 폭의 종횡비가 유전체 재료로 갭을 충전(fill)하는 것을 어렵게 만들 정도로 충분히 높게 되는 지점까지 좁아진다. 증착되는 유전체 재료는 갭이 완전히 충전되기 전에 상단에서 막히는(clog) 경향이 있어서, 갭의 중간에서 공극(void) 또는 시임(seam)을 생성한다.
[0003] 수년 간, 유전체 재료가 갭의 상단을 막게 하는 것을 피하거나, 또는 형성된 공극 또는 시임을 "치유(heal)"하기 위해, 다수의 기법들이 개발되어 왔다. 우선, 하나의 접근법은, 스핀하는(spinning) 기판 표면에 액상으로 도포될 수 있는 고도로 유동적인 전구체 재료들이었다(예컨대, SOG 증착 기법들). 이러한 유동성 전구체들은, 공극들 또는 약한 시임들을 형성하지 않으면서, 매우 작은 기판 갭들 내로 유동할 수 있고, 그 매우 작은 기판 갭들을 충전할 수 있다. 그러나, 이러한 고도로 유동적인 재료들이 증착되면, 이들은 고체 유전체 재료로 하드닝(harden)되어야만 한다.
[0004] 다수의 경우들에서, 하드닝 프로세스는, 실리콘 산화물과 같은 고체 유전체를 남기도록, 증착된 재료에 유동성을 부여하였던 화학물질 그룹들을 제거하기 위해, 열 또는 조사 처리를 포함한다. 불행하게도, 이탈되는 재료는 종종, 하드닝된 유전체에 세공들을 남기거나, 또는 하드닝된 유전체의 수축을 야기하며, 이들 모두는 처리된 재료의 품질을 감소시킬 수 있다.
[0005] 따라서, 처리된 재료들의 무결성을 손상시키지 않으면서, 구조화된 기판들 상의 트렌치들에 고체 유전체 갭필(gapfill) 재료를 형성하기 위한 새로운 증착 및 처리 프로세스들에 대한 필요성이 존재한다. 본원에서, 이러한 그리고 다른 필요성들이 해소된다.
[0006] 갭필 실리콘-함유 층들을 형성하는 방법들이 설명된다. 방법들은, 패터닝된 기판 상에 실리콘-및-수소-함유 층을 제공하거나 또는 형성하는 단계를 포함할 수 있다. 방법들은, 실리콘-및-수소-함유 층이 연성(soft)으로 유지되면서, Si-Si 결합들의 농도를 증가시키기 위해, 낮은 기판 온도에서 실리콘-및-수소-함유 층을 비-열적으로 처리하는 단계를 포함한다. 연약한(flaccid) 층은, 막으로부터의 수소의 이탈에 대해 적응할 수 있고, 응력을 발생시키지 않으면서 높은 밀도를 보유할 수 있다. 그 후에, 트렌치들에서 막을 팽창시키도록 Si-Si 결합들 사이에 O를 삽입하여, 실리콘-및-수소-함유 층을 실리콘-및-산소-함유 층으로 변환(converting)시킴으로써, 막 품질이 더 개선된다.
[0007] 본 발명의 실시예들은 기판 상에 실리콘-및-산소-함유 층을 형성하는 방법들을 포함한다. 방법들은 다음의 순차적인 단계들을 포함한다: (1) 기판 증착 온도에서, 기판 상에 실리콘-및-수소-함유 층을 증착하는 단계. 실리콘-및-수소-함유 층은 증착 동안에 유동성이다. (2) 150 ℃ 미만의 비-열적 처리 온도에서, 실리콘-및-수소-함유 층의 비-열적 처리를 수행하는 단계. 비-열적 처리 및 비-열적 처리 온도는, 비-열적 처리 동안에, 막으로부터 수소를 제거하기에 충분할 뿐만 아니라, 실리콘-및-수소-함유 층의 유동성을 보유하기에 충분하다. 비-열적 처리는 실리콘-및-수소-함유 층을 실리콘-함유 층으로 변형시킨다. (3) 실리콘-함유 층을 실리콘-및-산소-함유 층으로 변환시키기에 충분한 스팀 어닐링 온도에서, 실리콘-함유 층을 스팀 어닐링하는 단계.
[0008] 부가적인 실시예들 및 피처들이 하기의 설명에서 일부 설명되며, 일부는 본 발명의 실시에 의해 학습될 수 있거나 또는 본 명세서의 검토 시에 당업자에게 명백하게 될 것이다. 본 발명의 피처들 및 이점들은 본 명세서에 설명된 수단들(instrumentalities), 조합들, 및 방법들에 의해 실현 및 달성될 수 있다.
[0009] 본 명세서의 나머지 부분들 및 도면들을 참조함으로써, 본 발명의 성질 및 이점들의 추가의 이해가 실현될 수 있으며, 그 도면들에서는, 유사한 컴포넌트들을 지칭하기 위해 수개의 도면들 전반에 걸쳐 동일한 참조 번호들이 사용된다. 몇몇 경우들에서, 다수의 유사한 컴포넌트들 중 하나를 표시하기 위해, 서브라벨(sublabel)이 참조 번호와 연관되고 하이픈에 뒤따른다. 기존 서브라벨에 대한 상술 없이 참조 번호를 참조하는 경우에, 이는 모든 그러한 다수의 유사한 컴포넌트들을 지칭하도록 의도된다.
[0010] 도 1은, 본 발명의 실시예들에 따른, 실리콘 산화물 막을 제조하기 위한 선택된 단계들을 예시하는 흐름도이다.
[0011] 도 2는, 본 발명의 실시예들에 따른 기판 프로세싱 시스템을 도시한다.
[0012] 도 3a는, 본 발명의 실시예들에 따른 기판 프로세싱 챔버를 도시한다.
[0013] 도 3b는, 본 발명의 실시예들에 따른 가스 분배 샤워헤드를 도시한다.
[0014] 갭필 실리콘-함유 층들을 형성하는 방법들이 설명된다. 방법들은, 패터닝된 기판 상에 실리콘-및-수소-함유 층을 제공하거나 또는 형성하는 단계를 포함할 수 있다. 방법들은, 실리콘-및-수소-함유 층이 연성으로 유지되면서, Si-Si 결합들의 농도를 증가시키기 위해, 낮은 기판 온도에서 실리콘-및-수소-함유 층을 비-열적으로 처리하는 단계를 포함한다. 연약한 층은, 막으로부터의 수소의 이탈에 대해 적응할 수 있고, 응력을 발생시키지 않으면서 높은 밀도를 보유할 수 있다. 그 후에, 트렌치들에서 막을 팽창시키도록 Si-Si 결합들 사이에 O를 삽입하여, 실리콘-및-수소-함유 층을 실리콘-및-산소-함유 층으로 변환시킴으로써, 막 품질이 더 개선된다.
[0015] 본 발명을 더 잘 이해하고 인식하기 위해, 본 발명의 실시예들에 따른, 실리콘 산화물 막들을 제조하는 방법들에서의 선택된 단계들을 도시하는 흐름도인 도 1이 이제 참조된다. 이러한 프로세스들이 다양한 표면 토폴로지들(topologies)에 대해 유용하지만, 예시적인 방법은, 기판 프로세싱 구역 내로 좁은 갭을 포함하는 기판을 제공하는 단계를 포함한다. 기판은, 기판 상에 형성된 디바이스 컴포넌트들(예컨대, 트랜지스터들)의 구조 및 간격을 위한 복수의 갭들을 가질 수 있다. 갭들은, 1:1 보다 상당히 더 큰(예컨대, 5:1 또는 그 초과, 6:1 또는 그 초과, 7:1 또는 그 초과, 8:1 또는 그 초과, 9:1 또는 그 초과, 10:1 또는 그 초과, 11:1 또는 그 초과, 12:1 또는 그 초과 등), 높이 대 폭(즉, H/W)의 종횡비(AR)를 정의하는, 높이 및 폭을 가질 수 있다. 다수의 경우들에서, 높은 AR은, 개시된 실시예들에서, 32 nm 미만, 28 nm 미만, 22 nm 미만, 또는 16 nm 미만인 작은 갭 폭들로 인한 것이다.
[0016] 예시적인 방법은, 기판 상에 그리고 좁은 갭들에 실리콘-및-수소-함유 층을 형성하는 단계를 포함한다. 몇몇 화학 기상 증착 기법들뿐만 아니라, SOD(Spin-on dielectric) 막들이 이러한 카테고리 하에 속한다. 실리콘-및-수소-함유 층들은 좁은 갭 내로 유동하고 그 좁은 갭을 충전하도록 증착될 수 있고, 그 후에, 본원에서 설명되는 후속 단계들에서, 실리콘 산화물로 변환될 수 있다.
[0017] 실리콘-및-수소-함유 층의 증착 후에, 증착 기판은, 오존-함유 분위기에서 비-열적 처리된다(104). 비-열적 처리는, 트렌치에서의 막을 포함하여 막에서 Si-Si 결합들의 농도를 증가시키면서, 수소의 농도를 감소시킨다(106). 증착 기판은, 비-열적 처리를 위해, 증착을 위해 사용되었던 기판 프로세싱 구역과 동일한 기판 프로세싱 구역에서 유지될 수 있거나, 또는 기판은 비-열적 처리를 위해 상이한 챔버로 이송될 수 있다. 본 발명의 실시예들에서, 기판 증착 온도는 200 ℃ 미만일 수 있다. 일반적으로, 동작들의 세트(예컨대, 102 내지 106)는, 더 높은 농도의 Si-Si 결합들을 획득하도록 변환 효율을 더 개선하기 위해, 정수 횟수(integral number of times)만큼 반복될 수 있다.
[0018] 비-열적 처리들은 e-빔 노출 또는 UV 노출을 수반할 수 있다. 개시된 실시예들에서, 적합한 UV 광의 파장들은, 100 nm 내지 450 nm일 수 있거나, 또는 100 nm 내지 400 nm일 수 있다. 본 발명자들은, 비-열적 처리 온도를 종래 기술 레벨들보다 더 낮게 유지하는 것이, 막으로 하여금, 비-열적 처리 동안에, 유동성, 연성, 또는 가단성(malleable)으로 유지될 수 있게 한다는 것을 발견하였다. 이러한 것의 이익들은, 막으로부터 수소가 제거됨과 동시에 발생하는, 실리콘-및-수소-함유 막의 재배열에 있다. 동시에 발생하는 재배열은, 기판 상의 트렌치들 내의 세틀링(settling) 막의 밀도를 증가시킨다. e-빔 노출, UV 노출, 또는 다른 비-열적 처리들을 수반하는 종래 기술 기법들은 필연적으로, 기판 온도를 증가시켰고, 트렌치들 내에서의 Si-Si 결합들의 형성 전에 막을 응고시켰다. 종래 기술 프로세스들에서 증명되는 바와 같이, 조기 응고는, 수소가 제거되고 기판 프로세싱 구역으로부터 배기될 때, 부가적인 재료가 트렌치 내로 들어가게 허용하지 않는다. 결과로서, 조기 응고는, 후속 프로세싱 동안에, 공극들을 발생시킨다. 증착 단계 직후에, 실리콘-및-수소-함유 층은 Si-H 결합들을 포함하고, 비-열적 처리 단계는 Si-H 결합들을 제거하고, Si-Si 결합들을 형성한다.
[0019] 본 발명자들은, 기판을 냉각시키고, 본원에서 설명되는 비-열적 처리들의 자연적인 가열 효과들에 대항하기 위해, 프로세싱 챔버들에 부가적인 냉각 능력들을 포함시킴으로써, 이러한 신규한 현상을 증명하였다. 비-열적 처리 온도는, 약 150 ℃ 또는 그 미만, 약 100 ℃ 또는 그 미만, 약 75 ℃ 또는 그 미만, 약 50 ℃ 또는 그 미만이다. 예컨대, 비-열적 처리의 유효성은, 50 ℃보다 10 ℃에서 더 확연한 것으로 발견되었다. 본 발명의 실시예들에서, 비-열적 처리 온도는, 실리콘-및-수소-함유 층의 증착 동안의 패터닝된 기판의 기판 증착 온도 미만일 수 있다.
[0020] 실리콘-및-수소-함유 막을 조사하는 것은, 조사의 양이, Si-Si 결합들이 형성되게 하기에는 충분하지만, 막이 조기에 고체가 되는 지점까지는 아니도록, 제어되어야만 한다. 본 발명자들은, 성공적인 프로세싱 윈도우에서 유지되기 위해, 큰 도징 크기(dosing magnitude)들의 비-열적 처리에 대해, 지속기간이 단축될 수 있다는 것을 발견하였다. 이는, 단순히, 비-열적 처리 지속기간을 조정함으로써, 매우 다양한 복사성 처리 소스들 및 특성들을 허용한다. 개시된 실시예들에서, 비-열적 처리 지속기간들은 약 1 초 내지 약 5 분일 수 있다. 유효 도즈(dose)는, 비-열적 처리 후에 굴절률을 측정함으로써 결정될 수 있고 ― 굴절률은, 프로세싱된 막에서의 Si-Si 결합들의 가교 동안의 지속적인 유동성의 결과로서, 처리 후에, 상승되어야 한다. 대안적으로, 막 응력은, 개시된 실시예들에서, 막 응력이 약 100 MPa 또는 50 MPa 미만으로 유지되는 것을 보장하기 위해, 측정될 수 있다. 비-열적 처리 후의 막 응력은 압축성(compressive) 또는 인장성(tensile)일 수 있다. 막은 또한, 기판 표면에 걸친 막 두께가, 실시예들에서, 15 % 또는 그 초과, 20 % 또는 그 초과, 또는 25 % 또는 그 초과만큼 감소되는 것을 보장하기 위해 측정될 수 있다. 막 두께는, 비-열적 처리 동안에 갭을 동시에 재충전(refill)하기 위해 얼마나 많은 재료가 요구되었었는지의 측정이다.
[0021] 실리콘-및-수소-함유 층의 비-열적 처리 및 Si-Si 결합들의 형성 후에, 실리콘-및-산소-함유 층을 형성하기 위해, 증착 기판이 물-함유 분위기에서 스팀 어닐링될 수 있다(108). 물-함유 분위기는, 본원에서 스팀이라고 지칭될 수 있는 수증기(H2O)를 포함한다. 비-열적 처리 단계 직후에, 실리콘-및-수소-함유 층은 Si-Si 결합들을 포함하고, 스팀 어닐링 단계는 Si-Si 결합들을 제거하고, Si-O-Si 결합들을 형성한다. 스팀은 Si-Si 결합들 내에 산소 원자들을 삽입하고, 막을 팽창시켜서, 유동성 막들이 수축되는, 종래 기술의 경향에 대항한다. 다시, 물-함유 분위기가 도입되는 경우에, 증착 기판은 비-열적 처리를 위해 사용된 기판 프로세싱 구역과 동일한 기판 프로세싱 구역에서 유지될 수 있거나, 또는 기판은 스팀 어닐링(108)을 위해 상이한 챔버로 이송될 수 있다. 일반적으로, 동작들의 세트(예시적인 102 내지 108)는, 더 높은 농도의 Si-Si 결합들을 획득하도록, 변환 효율을 더 개선하기 위해, 정수 횟수만큼 반복될 수 있다.
[0022] 개시된 실시예들에서, 기판의 스팀 어닐링 온도는, 150 ℃ 내지 550 ℃, 또는 200 ℃ 내지 500 ℃, 또는 250 ℃ 내지 400 ℃일 수 있다. 실시예들에서, 스팀 어닐링의 지속기간은, 약 5 초 초과 또는 약 10 초 초과일 수 있다. 실시예들에서, 스팀 어닐링의 지속기간은, 약 60 초 미만, 또는 약 45 초 또는 그 미만일 수 있다. 부가적인 개시된 실시예들에 따라, 스팀 어닐링의 지속기간에 대한 부가적인 범위들을 형성하기 위해, 상한들이 하한들과 조합될 수 있다.
[0023] 실시예들에서, 표면 근처(near surface) 네트워크를 변형시킬 수 있고, Si-O-Si 결합들을 형성하기 위한 Si-Si 내로의 O의 삽입의 표면하 침투(penetration)를 방해할 수 있는 하이퍼(hyper)-반응성 산소를 생성하는 것을 피하기 위해, 기판 프로세싱 구역에 플라즈마가 존재하지 않는다. 개시된 실시예들에서, 스팀 어닐링 단계 동안의 기판 프로세싱 구역 내로의 스팀의 유량은, 약 1 slm 또는 그 초과, 약 2 slm 또는 그 초과, 약 5 slm 또는 그 초과, 또는 약 10 slm 또는 그 초과일 수 있다. 개시된 실시예들에서, 스팀 어닐링 단계 동안의 스팀의 부분 압력은, 약 10 Torr 또는 그 초과, 약 20 Torr 또는 그 초과, 약 40 Torr 또는 그 초과, 또는 약 50 Torr 또는 그 초과일 수 있다.
[0024] 스팀 어닐링 후에, 실리콘 산화물 막의 형성을 완료하기 위해, 변환된 실리콘-및-산소-함유 층이 높은 온도로 건조 환경에서 건조 어닐링될 수 있다(110). 건조 분위기는 본질적으로 진공일 수 있거나, 또는 건조 분위기는 노블(noble) 가스 또는 다른 비활성 가스, 즉, 변환 막에 많이 혼합되지 않는 임의의 화학물질을 포함할 수 있다. 개시된 실시예들에서, 기판의 건조 어닐링 온도는, 약 1100 ℃ 또는 그 미만, 약 1000 ℃ 또는 그 미만, 약 900 ℃ 또는 그 미만, 또는 약 800 ℃ 또는 그 미만일 수 있다. 개시된 실시예들에서, 기판의 온도는, 약 500 ℃ 또는 그 초과, 약 600 ℃ 또는 그 초과, 약 700 ℃ 또는 그 초과, 또는 약 800 ℃ 또는 그 초과일 수 있다. 건조 어닐링은, 인-시튜로, 또는 다른 프로세싱 구역/시스템에서 이루어질 수 있고, 배치(batch) 또는 단일 웨이퍼 프로세스로서 발생할 수 있다. 종래 기술 기법들은, 갭필 실리콘-및-산소-함유 막들에서 인장 응력을 야기하였고, 이는 건조 어닐링에 의해 악화되었다. 본원에서 설명되는 실리콘-및-산소-함유 막들은, 실리콘-실리콘 결합들 사이의 산소 원자의 삽입으로 인해, 스팀 어닐링 동안에 팽창되었고, 이는, 개시된 실시예들에서, 압축 응력을 생성하는 것을 돕는다. 갭필 실리콘-및-산소-함유 층의 압축 응력은 건조 어닐링에 의해 완화되고, 이는, 프로세스의 종료 시에, 훨씬 더 낮은 응력의 실리콘 산화물 갭필 층을 생성한다. 스팀 어닐링 후에, 막은, 단면 뷰(cross-sectional view)에서 브레이크 오프닝(breaking open)한 후에, SEM을 사용하여 검사될 수 있다. 임의의 결함들은 플루오르화 수소산 처리에 대한 노출에 의해 데코레이팅될 수 있고, 후속 SEM은, 다른 방식으로-유사한(otherwise-similar) 프로세스에서의 유사한 스테이지에서 동일한 방식으로 데코레이팅된 종래 기술의 갭필 유전체들과 비교하여, 더 평활하고 더 피처가 없는 갭필 재료를 나타내야 한다.
[0025] 스팀 어닐링의 스팀은, 실리콘-및-수소-함유 막을 실리콘-및-산소-함유 막으로 그리고 후속하여 실리콘 산화물 막으로 변환시키기 위해 산소를 제공한다. 본 발명의 실시예들에서, 탄소가 실리콘-및-수소-함유 막에 존재할 수 있거나 또는 존재하지 않을 수 있다. 존재하지 않는 경우에, 실리콘-및-수소-함유 막에서의 탄소의 부재는 더 적은 세공들이 최종 실리콘 산화물 막에 형성되게 한다. 이는 또한, 실리콘 산화물로의 변환 동안에, 막의 더 적은 볼륨 감소(즉, 수축)를 발생시킨다. 예컨대, 탄소-함유 실리콘 전구체들로부터 형성된 실리콘-탄소 층이, 실리콘 산화물로 변환되는 경우, 40 부피% 또는 그 초과만큼 수축될 수 있는 경우에, 실질적인 무-탄소 실리콘-및-수소-함유 막들은 약 15 부피% 또는 그 미만만큼 수축될 수 있다. 심지어, 이러한 수축은, 스팀 어닐링 동안의 인접한 실리콘 원자들 사이의 산소 원자들의 삽입의 결과로서, 훨씬 더 작을 수 있거나 또는 존재하지 않을 수 있다. 실리콘-및-수소-함유 막의 유동성, 및 수축의 부재의 결과로서, 본원에서 설명되는 방법들에 따라 생성된 실리콘-및-산소-함유 막은, 공극들이 없도록, 좁은 트렌치를 충전할 수 있다.
[0026] 본원에서의 막들은 형용사 "유동성"으로 설명될 수 있다. 본원에서 사용되는 바와 같은 유동성 막은, 이러한 형용사의 사용과 연관되어, 기판의 표면 상에 존재하고 동작(증착, 열적 처리, 비-열적 처리) 동안에 유동하는 막을 설명한다. 예로서, 위에서 설명된 유동성 실리콘-및-수소-함유 막들은 실리콘-질소-및-수소-함유 막들을 포함할 수 있다. 개시된 실시예들에서, 실리콘-및-수소-함유 층은 또한, 무-탄소 실리콘-및-수소-함유 층을 포함할 수 있다. 유사하게, 실리콘-및-수소-함유 층은 무-질소 실리콘-및-수소-함유 층일 수 있다.
[0027] 실리콘-질소-및-수소-함유 층을 증착하는 예시적인 동작은, 기판 프로세싱 구역에 무-탄소 실리콘 전구체를 제공함으로써 시작되는 화학 기상 증착 프로세스를 수반할 수 있다. 무-탄소 실리콘-함유 전구체는, 예컨대, 다른 종류들의 실리콘 전구체들 중에서, 실리콘-및-질소-함유 전구체, 실리콘-및-수소 전구체, 또는 실리콘-질소-및-수소-함유 전구체일 수 있다. 실리콘-전구체는 무-탄소인 것에 더하여 무-산소일 수 있다. 산소의 부재는, 전구체들로부터 형성되는 실리콘-및-질소-함유 층에서 실라놀(Si-OH) 기들의 농도를 더 낮춘다. 증착된 막에서의 과도한 실라놀 모이어티들(moieties)은 또한, 증착된 층으로부터 수산기(-OH) 모이어티들을 제거하는 증착 후 단계들 동안에, 다공도(porosity) 및 수축을 증가시킬 수 있다.
[0028] 무-탄소 실리콘 전구체들의 특정 예들은, 다른 실릴-아민들 중에서, H2N(SiH3), HN(SiH3)2, 및 N(SiH3)3와 같은 실릴-아민들을 포함할 수 있다. 개시된 실시예들에서, 실릴-아민의 유량들은, 약 200 sccm 또는 그 초과, 약 300 sccm 또는 그 초과, 또는 약 500 sccm 또는 그 초과일 수 있다. 본원에서 주어지는 모든 유량들은 듀얼 챔버 기판 프로세싱 시스템과 관련된다. 단일 웨이퍼 시스템들은, 이러한 유량들의 절반을 요구할 것이고, 다른 웨이퍼 사이즈들은, 프로세싱되는 면적에 의해 스케일링된(scaled) 유량들을 요구할 것이다. 이러한 실릴-아민들은, 캐리어 가스들, 반응성 가스들, 또는 양자 모두로서 작용할 수 있는 부가적인 가스들과 혼합될 수 있다. 예시적인 부가적인 가스들은, 다른 가스들 중에서, H2, N2, NH3, He, 및 Ar을 포함한다. 무-탄소 실리콘 전구체들의 예들은 또한, 실란(SiH4)을 단독으로 포함할 수 있거나, 또는 다른 실리콘-함유 가스들(예컨대, N(SiH3)3), 수소-함유 가스들(예컨대, H2), 및/또는 질소-함유 가스들(예컨대, N2, NH3)과 혼합된 실란(SiH4)을 포함할 수 있다. 무-탄소 실리콘 전구체들은 또한, 디실란, 트리실란, 한층 더 높은 차수의 실란들, 및 염소화 실란(chlorinated silane)들을 단독으로 포함할 수 있거나, 또는 서로 또는 이전에 언급된 무-탄소 실리콘 전구체들과 조합하여 포함할 수 있다.
[0029] 라디칼-질소 전구체가 또한, 기판 프로세싱 구역에 제공될 수 있다. 라디칼-질소 전구체는, 더 안정적인 질소 전구체로부터 기판 프로세싱 구역 외부에서 생성되었던 질소-라디칼-함유 전구체이다. 예컨대, 암모니아(NH3), 히드라진(N2H4), 및/또는 N2를 함유하는 안정적인 질소 전구체 화합물이, 라디칼-질소 전구체를 형성하기 위해, 프로세싱 챔버 외부의 원격 플라즈마 시스템(RPS) 또는 챔버 플라즈마 구역에서 활성화될 수 있고, 그 후에, 그 라디칼-질소 전구체는 기판 프로세싱 구역 내로 운반된다. 개시된 실시예들에서, 안정적인 질소 전구체는 또한, NH3 & N2, NH3 & H2, NH3 & N2 & H2, 및 N2 & H2를 포함하는 혼합물일 수 있다. 히드라진이 또한, N2 및 H2를 갖는 혼합물들에서 NH3와 조합하여 또는 그 대신에 사용될 수 있다. 개시된 실시예들에서, 안정적인 질소 전구체의 유량은, 약 300 sccm 또는 그 초과, 약 500 sccm 또는 그 초과, 또는 약 700 sccm 또는 그 초과일 수 있다. 챔버 플라즈마 구역에서 생성된 라디칼-질소 전구체는, ·N, ·NH, ·NH2 등 중 하나 또는 그 초과일 수 있고, 또한, 플라즈마에서 형성된 이온화된 종을 동반할 수 있다. 산소의 소스들이 또한, 원격 플라즈마에서 더 안정적인 질소 전구체와 결합될 수 있고, 이는, 유동성을 감소시키면서 산소로 막을 예압(pre-load)하도록 작용할 것이다. 산소의 소스들은, O2, H2O, O3, H2O2, N2O, NO, 또는 NO2 중 하나 또는 그 초과를 포함할 수 있다. 일반적으로 말하면, 질소를 함유하지 않는 라디칼 전구체가 사용될 수 있고, 그 후에, 무-탄소 실리콘-함유 전구체로부터의 질소에 의해, 실리콘-질소-및-수소-함유 층을 위한 질소가 제공된다.
[0030] 챔버 플라즈마 구역을 채용하는 실시예들에서, 라디칼-질소 전구체는, 증착 구역으로부터 파티셔닝된 기판 프로세싱 구역의 섹션에서 생성되고, 그 증착 구역에서, 증착 기판(예컨대, 반도체 웨이퍼) 상에 실리콘-및-질소-함유 층을 증착하기 위해 전구체들이 혼합 및 반응한다. 라디칼-질소 전구체는 또한, 수소(H2), 질소(N2), 헬륨 등과 같은 캐리어 가스를 동반할 수 있다. 기판 프로세싱 구역은, 실리콘-질소-및-수소-함유 층의 성장 동안에, 그리고 저온 오존 경화 동안에, 본원에서 "무-플라즈마"로 설명될 수 있다. "무-플라즈마"는, 반드시 구역에 플라즈마가 없는 것을 의미하는 것은 아니다. 챔버 플라즈마 구역에서의 플라즈마의 경계들은 정의하기 어렵고, 샤워헤드에서의 구멍들을 통해 기판 프로세싱 구역에 침입할 수 있다. 유도성-커플링된 플라즈마의 경우에서, 예컨대, 소량의 이온화가 기판 프로세싱 구역 내에서 직접적으로 개시될 수 있다. 게다가, 형성되는 막의 유동성 성질을 제거하지 않으면서, 기판 프로세싱 구역에서 낮은 세기의 플라즈마가 생성될 수 있다. 라디칼 질소 전구체의 생성 동안에 챔버 플라즈마 구역보다 훨씬 더 낮은 이온 밀도를 갖는 플라즈마에 대한 모든 원인들은, 본원에서 사용되는 바와 같은 "무-플라즈마"의 범위로부터 벗어나지 않는다. 기판 프로세싱 구역이 또한, 본원에서 설명되는 스팀 어닐링들 동안에, 동일한 정의를 사용하여, 무-플라즈마일 수 있다.
[0031] 기판 프로세싱 구역에서, 증착 기판 상에 실리콘-질소-및-수소-함유 막을 증착하기 위해, 무-탄소 실리콘 전구체와 라디칼-질소 전구체가 혼합하고 반응한다. 실시예들에서, 증착된 실리콘-질소-및-수소-함유 막은 몇몇 레시피 조합들에 따라 등각적으로 증착될 수 있다. 다른 실시예들에서, 증착된 실리콘-질소-및-수소-함유 막은, 종래의 실리콘 질화물(Si3N4) 막 증착 기법들과 다르게, 유동성 특성들을 갖는다. 형성의 유동성 성질은, 막이 기판의 증착 표면 상의 좁은 갭들, 트렌치들, 및 다른 구조들 내로 유동하게 허용한다.
[0032] 유동성은, 무-탄소 실리콘 전구체와 라디칼-질소 전구체들을 혼합시키는 것으로부터 기인하는 다양한 특성들로 인한 것일 수 있다. 이러한 특성들은, 짧은 사슬 폴리실라잔 폴리머들의 존재 및/또는 증착된 막에서의 상당한 수소 컴포넌트를 포함할 수 있다. 이러한 짧은 사슬들은, 막의 형성 동안에 그리고 그 후에, 더 밀도가 높은 유전체 재료를 형성하기 위해, 성장되고 네트워킹(network)한다. 예컨대, 증착된 막은 실라잔-타입의 Si-NH-Si 백본(backbone)(즉, 무-탄소 Si-N-H 막)을 가질 수 있다. 실리콘 전구체 및 라디칼-질소 전구체 양자 모두가 무-탄소인 경우에, 증착된 실리콘-질소-및-수소-함유 막이 또한, 실질적으로 무-탄소이다. 당연히, "무-탄소"는, 반드시, 막에 소량의 탄소조차도 없는 것을 의미하는 것은 아니다. 증착된 실리콘-및-질소-함유 전구체에 도달하는 전구체 재료들에 탄소 오염물들이 존재할 수 있다. 그러나, 이러한 탄소 불순물들의 양은, 탄소 모이어티를 갖는 실리콘 전구체(예컨대, TEOS, TMDSO 등)에서 발견될 양보다 훨씬 더 적다.
[0033] 위에서 설명된 바와 같이, 증착된 실리콘-질소-및-수소-함유 층은, 라디칼-질소 전구체를 다양한 무-탄소 실리콘-함유 전구체들과 결합시킴으로써 생성될 수 있다. 실시예들에서, 무-탄소 실리콘-함유 전구체는 본질적으로 무-질소일 수 있다. 몇몇 실시예들에서, 무-탄소 실리콘-함유 전구체 및 라디칼-질소 전구체 양자 모두는 질소를 함유한다. 다른 한편으로, 실시예들에서, 라디칼 전구체는 본질적으로 무-질소일 수 있고, 실리콘-질소-및-수소-함유 층을 위한 질소는 무-탄소 실리콘-함유 전구체에 의해 공급될 수 있다. 따라서, 가장 일반적으로 말하면, 본원에서, 라디칼 전구체는 "라디칼-질소-및/또는-수소 전구체"라고 지칭될 것이고, 이는, 전구체가 질소 및/또는 수소를 함유한다는 것을 의미한다. 유사하게, 라디칼-질소-및/또는 수소 전구체를 형성하기 위해 플라즈마 구역 내로 유동되는 전구체는, 질소-및/또는-수소-함유 전구체라고 지칭될 것이다. 이러한 일반화들은, 본원에서 개시되는 실시예들 각각에 적용될 수 있다. 실시예들에서, 질소-및/또는-수소-함유 전구체는 수소(H2)를 포함하는 한편, 라디칼-질소-및/또는-수소 전구체는 ·H 등을 포함한다.
예시적인 실리콘 산화물 증착 시스템
[0034] 본 발명의 실시예들을 구현할 수 있는 증착 챔버들은, 다른 타입들의 챔버들 중에서, HDP-CVD(high-density plasma chemical vapor deposition) 챔버들, PECVD(plasma enhanced chemical vapor deposition) 챔버들, SACVD(sub-atmospheric chemical vapor deposition) 챔버들, 및 열 화학 기상 증착 챔버들을 포함할 수 있다. 본 발명의 실시예들을 구현할 수 있는 CVD 시스템들의 특정 예들은, 캘리포니아, 산타클라라의 Applied Materials, Inc.로부터 입수가능한, CENTURA ULTIMA® HDP-CVD 챔버들/시스템들, 및 PRODUCER® PECVD 챔버들/시스템들을 포함한다.
[0035] 본 발명의 예시적인 방법들과 함께 사용될 수 있는 기판 프로세싱 챔버들의 예들은, 발명의 명칭이 "유전체 갭필을 위한 프로세스 챔버(PROCESS CHAMBER FOR DIELECTRIC GAPFILL)"이고, 2006년 5월 30일자로 출원된, 루보미르스키 등(Lubomirsky et al)에 의한, 본원과 양수인이 동일한 미국 가 특허 출원 번호 제 60/803,499 호에서 도시되고 설명된 것들을 포함할 수 있으며, 그 미국 가 특허 출원의 전체 내용은 모든 목적들에 대해 본원에 인용에 의해 포함된다. 부가적인 예시적인 시스템들은, 미국 특허 번호 제 6,387,207 호 및 제 6,830,624 호에서 도시되고 설명된 것들을 포함할 수 있고, 그 미국 특허들이 또한, 모든 목적들에 대해 본원에 인용에 의해 포함된다.
[0036] 집적 회로 칩들을 생성하기 위한 더 큰 제조 시스템들에, 증착 시스템들의 실시예들이 포함될 수 있다. 도 2는, 개시된 실시예들에 따른, 증착, 베이킹, 및 경화 챔버들의 하나의 그러한 시스템(1001)을 도시한다. 도면에서, 한 쌍의 FOUP들(front opening unified pods)(1002)이 기판들(예컨대, 300 mm 직경의 웨이퍼들)을 공급하며, 이러한 기판들은 로봇식 암들(1004)에 의해 수용되고(received), 웨이퍼 프로세싱 챔버들(1008a-f) 중 하나 내에 배치되기 전에 저압 홀딩 영역(1006) 내에 배치된다. 홀딩 영역(1006)으로부터 프로세싱 챔버들(1008a-f)로 그리고 그 역으로 기판 웨이퍼들을 운반하기 위해, 제 2 로봇식 암(1010)이 사용될 수 있다.
[0037] 프로세싱 챔버들(1008a-f)은, 기판 웨이퍼 상에서의 유동성 유전체 막의 증착, 어닐링, 경화, 및/또는 에칭을 위한 하나 또는 그 초과의 시스템 컴포넌트들을 포함할 수 있다. 일 구성에서, 2개의 쌍들의 프로세싱 챔버(예컨대, 1008c-d 및 1008e-f)는 기판 상에 유동성 유전체 재료를 증착하기 위해 사용될 수 있고, 제 3 쌍의 프로세싱 챔버들(예컨대, 1008a-b)은 증착된 유전체를 어닐링하기 위해 사용될 수 있다. 다른 구성에서, 동일한 2개의 쌍들의 프로세싱 챔버들(예컨대, 1008c-d 및 1008e-f)은 기판 상에서의 유동성 유전체 막의 증착 및 어닐링 양자 모두를 행하도록 구성될 수 있는 한편, 제 3 쌍의 챔버들(예컨대, 1008a-b)은 증착된 막의 UV 또는 E-빔 경화를 위해 사용될 수 있다. 또 다른 구성에서, 모든 3개의 쌍들의 챔버들(예컨대, 1008a-f)은, 기판 상에서의 유동성 유전체 막의 증착 및 경화를 행하도록 구성될 수 있다. 또 다른 구성에서, 2개의 쌍들의 프로세싱 챔버들(예컨대, 1008c-d 및 1008e-f)은 유동성 유전체의 증착, 및 UV 또는 E-빔 경화 양자 모두를 행하기 위해 사용될 수 있는 한편, 제 3 쌍의 프로세싱 챔버들(예컨대, 1008a-b)은 유전체 막을 어닐링하기 위해 사용될 수 있다. 개시된 실시예들에서, 설명되는 프로세스들 중 임의의 하나 또는 그 초과는 도시된 제조 시스템으로부터 분리된 챔버(들) 상에서 수행될 수 있다.
[0038] 부가하여, 프로세스 챔버들(1008a-f) 중 하나 또는 그 초과는 습식 처리 챔버로서 구성될 수 있다. 이러한 프로세스 챔버들은 수분을 포함하는 분위기에서 유동성 유전체 막을 가열하는 것을 포함한다. 따라서, 시스템(1001)의 실시예들은, 증착된 유전체 막에 대해 습식 및 건조 어닐링들 양자 모두를 수행하기 위해 습식 처리 챔버들(1008a-b) 및 어닐링 프로세싱 챔버들(1008c-d)을 포함할 수 있다.
[0039] 도 3a는 개시된 실시예들에 따른 기판 프로세싱 챔버(1101)이다. 원격 플라즈마 시스템(RPS)(1110)은 가스를 프로세싱할 수 있고, 그 후에, 그 가스는 가스 유입구 어셈블리(1111)를 통해 이동한다. 가스 유입구 어셈블리(1111) 내에서 2개의 별개의 가스 공급 채널들을 볼 수 있다. 제 1 채널(1112)은 원격 플라즈마 시스템(RPS)(1110)를 통과하는 가스를 운반하는 한편, 제 2 채널(1113)은 RPS(1110)를 바이패스(bypass)한다. 개시된 실시예들에서, 제 1 채널(1112)은 프로세스 가스를 위해 사용될 수 있고, 제 2 채널(1113)은 처리 가스를 위해 사용될 수 있다. 덮개(또는 전도성 상단 부분)(1121)와 (또한, 샤워헤드라고 지칭되는) 천공된 파티션(perforated partition)(1153)이 이들 사이의 절연 링(1124)과 함께 도시되어 있으며, 절연 링은 AC 전위가 천공된 파티션(1153)에 대하여 덮개(1121)에 인가되게 허용한다. 프로세스 가스는 제 1 채널(1112)을 통해 챔버 플라즈마 구역(1120) 내로 이동하고, RPS(1110)와 조합하여 또는 단독으로 챔버 플라즈마 구역(1120)에서 플라즈마에 의해 여기될 수 있다. 챔버 플라즈마 구역(1120) 및/또는 RPS(1110)의 조합은 본원에서 원격 플라즈마 시스템이라고 지칭될 수 있다. 천공된 파티션(샤워헤드)(1153)은 샤워헤드(1153) 아래의 기판 프로세싱 구역(1170)으로부터 챔버 플라즈마 구역(1120)을 분리시킨다. 샤워헤드(1153)는 챔버 플라즈마 구역(1120)에 존재하는 플라즈마가 기판 프로세싱 구역(1170) 내의 가스들을 직접적으로 여기시키는 것을 피하게 허용하는 한편, 여전히, 여기된 종이 챔버 플라즈마 구역(1120)으로부터 기판 프로세싱 구역(1170) 내로 이동하게 허용한다.
[0040] 샤워헤드(1153)는 챔버 플라즈마 구역(1120)과 기판 프로세싱 구역(1170) 사이에 위치되며, 챔버 플라즈마 구역(1120) 내에서 생성되는 플라즈마 유출물들(전구체들 또는 다른 가스들의 여기된 유도체들)로 하여금, 플레이트(plate)의 두께를 관통(traverse)하는 복수의 스루-홀(through-hole)들(1156)을 통과하게 허용한다. 샤워헤드(1153)는 또한, 하나 또는 그 초과의 빈 볼륨들(hollow volumes)(1151)을 가지며, 이러한 볼륨들은 증기 또는 가스의 형태의 전구체(예컨대, 실리콘-함유 전구체)로 충전될 수 있고, 작은 홀들(1155)을 통해 기판 프로세싱 구역(1170) 내로 통하지만, 챔버 플라즈마 구역(1120) 내로는 직접적으로 통하지 않는다. 이러한 개시된 실시예에서, 샤워헤드(1153)는 스루-홀들(1156)의 최소 직경(1150)의 길이보다 더 두껍다. 챔버 플라즈마 구역(1120)으로부터 기판 프로세싱 구역(1170)으로 통과(penetrating)하는 여기된 종의 상당한 농도를 유지하기 위해, 스루-홀들의 최소 직경(1150)의 길이(1126)는 샤워헤드(1153)를 관통하는 중간에 스루-홀들(1156)의 더 큰 직경 부분들을 형성함으로써 제한될 수 있다. 개시된 실시예들에서, 스루-홀들(1156)의 최소 직경(1150)의 길이는 스루-홀들(1156)의 최소 직경과 동일한 크기(same order of magnitude)일 수 있거나 또는 그 미만일 수 있다.
[0041] 도시된 실시예에서, 샤워헤드(1153)는 산소, 수소 및/또는 질소를 함유하는 프로세스 가스들, 및/또는 챔버 플라즈마 구역(1120)에서 플라즈마에 의해 여기될 시의 그러한 프로세스 가스들의 플라즈마 유출물들을 (스루-홀들(1156)을 통해) 분배할 수 있다. 실시예들에서, 제 1 채널(1112)을 통해 챔버 플라즈마 구역(1120) 및/또는 RPS(1110) 내로 도입되는 프로세스 가스는, 산소(O2), 오존(O3), N2O, NO, NO2, NH3, N2H4를 포함하는 NxHy, 실란, 디실란, TSA, 및 DSA 중 하나 또는 그 초과를 함유할 수 있다. 프로세스 가스는 또한, 헬륨, 아르곤, 질소(N2) 등과 같은 캐리어 가스를 포함할 수 있다. 제 2 채널(1113)은 또한, 프로세스 가스, 및/또는 캐리어 가스, 및/또는 성장하는 또는 증착-직후의 막으로부터 원하지 않는 컴포넌트를 제거하기 위해 사용되는 막-경화 가스를 전달할 수 있다. 플라즈마 유출물들은 프로세스 가스의 이온화된 또는 중성의 유도체들을 포함할 수 있으며, 또한, 본원에서는, 도입되는 프로세스 가스의 원자 성분들을 참조(referring)하여, 라디칼-산소 전구체 및/또는 라디칼-질소 전구체라고 지칭될 수 있다.
[0042] 실시예들에서, 스루-홀들(1156)의 수는 약 60 내지 약 2000 개일 수 있다. 스루-홀들(1156)은 다양한 형상들을 가질 수 있으나, 가장 용이하게는 원형으로 제조된다. 개시된 실시예들에서, 스루-홀들(1156)의 최소 직경(1150)은 약 0.5 mm 내지 약 20 mm, 또는 약 1 mm 내지 약 6 mm일 수 있다. 또한, 스루-홀들의 단면 형상을 자유롭게 선택할 수 있으며, 단면 형상은 원뿔형, 원통형 또는 이 두가지 형상들의 조합으로 제조될 수 있다. 기판 프로세싱 구역(1170) 내로 가스를 도입하기 위해 사용되는 작은 홀들(1155)의 수는, 개시된 실시예들에서, 약 100 내지 약 5000 개, 또는 약 500 내지 약 2000 개일 수 있다. 작은 홀들(1155)의 직경은 약 0.1 mm 내지 약 2 mm일 수 있다.
[0043] 도 3b는, 개시된 실시예들에 따른 프로세싱 챔버와 함께 사용하기 위한 샤워헤드(1153)의 저면도이다. 샤워헤드(1153)는 도 3a에서 도시된 샤워헤드와 대응한다. 스루-홀들(1156)은 샤워헤드(1153)의 바닥 상에서 더 큰 내부-직경(ID)을 갖고 상단에서 더 작은 ID를 갖는 것으로 도시되어 있다. 작은 홀들(1155)이 샤워헤드의 표면에 걸쳐, 심지어는 스루-홀들(1156) 사이에서도 실질적으로 균등하게 분포됨으로써, 본원에서 설명되는 다른 실시예들보다 더 균등한 혼합을 제공하는 것을 돕는다.
[0044] 빈 볼륨들(1151)로부터 유래하여 작은 홀들(1155)을 통해 도달하는 실리콘-함유 전구체와 샤워헤드(1153)에서의 스루-홀들(1156)을 통해 도달하는 플라즈마 유출물들이 결합되는 경우에, 기판 프로세싱 구역(1170) 내에서 페데스탈(미도시)에 의해 지지되는 기판 상에, 예시적인 막이 생성된다. 기판 프로세싱 구역(1170)이 경화와 같은 다른 프로세스들을 위한 플라즈마를 지원하도록 장비될 수 있다고 하더라도, 예시적인 막의 성장 동안에 플라즈마가 존재하지 않는다.
[0045] 플라즈마는 샤워헤드(1153) 위의 챔버 플라즈마 구역(1120) 또는 샤워헤드(1153) 아래의 기판 프로세싱 구역(1170) 중 어느 하나에서 점화될 수 있다. 질소-및-수소-함유 가스의 유입(inflow)으로부터 라디칼-질소 전구체를 생성하기 위해 플라즈마가 챔버 플라즈마 구역(1120)에 존재한다. 증착 동안에 챔버 플라즈마 구역(1120)에서 플라즈마를 점화하기 위해, 전형적으로 무선 주파수(RF) 범위의 AC 전압이 샤워헤드(1153)와 프로세싱 챔버의 전도성 상단 덮개(1121) 사이에 인가된다. RF 전력 공급부는 13.56 MHz의 높은 RF 주파수를 생성하지만, 또한, 13.56 MHz 주파수와 조합된 또는 단독의 다른 주파수들을 생성할 수 있다.
[0046] 기판 프로세싱 구역(1170)과 접한 내부 표면들을 세정하기 위해 또는 막을 경화시키기 위해, 기판 프로세싱 구역(1170)에서 바닥 플라즈마(bottom plasma)가 턴 온(turn on)되는 경우에, 상단 플라즈마는 저전력 또는 무전력으로 유지될 수 있다. 기판 프로세싱 구역(1170)에서의 플라즈마는 샤워헤드(1153)와 챔버의 바닥 또는 페데스탈 사이에 AC 전압을 인가함으로써 점화된다. 플라즈마가 존재하는 동안, 세정 가스가 기판 프로세싱 구역(1170) 내로 도입될 수 있다. 본 발명의 실시예들에서, 스팀 어닐링 동안에 플라즈마가 사용되지 않는다.
[0047] 페데스탈은 열 교환 채널을 가질 수 있으며, 이러한 열 교환 채널을 통해, 열 교환 유체가 유동하여 기판의 온도를 제어한다. 이러한 구성은 기판 온도가 비교적 낮은 온도들(-50 ℃ 내지 약 120 ℃)로 유지되도록 냉각 또는 가열되게 허용한다. 열 교환 유체는 에틸렌 글리콜 및 물을 포함할 수 있다. (바람직하게는, 알루미늄, 세라믹, 또는 이들의 조합인) 페데스탈의 웨이퍼 지지 플래터(platter)는 또한, 평행한 동심원들의 형태로 2개의 완전한 턴들(turns)을 만들도록 구성된 내장식 단일-루프 내장식 가열기 엘리먼트를 사용하여 비교적 높은 온도들(약 120 ℃ 내지 약 1100 ℃)을 달성하기 위해 저항식으로 가열될 수 있다. 가열기 엘리먼트의 외측 부분은 지지 플래터의 주변(perimeter) 근처에서 연장될(run) 수 있는 한편, 내측 부분은 더 작은 반경을 갖는 동심원의 경로 상에서 연장된다. 가열기 엘리먼트에 대한 와이어링(wiring)은 페데스탈의 스템(stem)을 통과한다.
[0048] 시스템 제어기에 의해 기판 프로세싱 시스템이 제어된다. 예시적인 실시예에서, 시스템 제어기는 하드 디스크 드라이브, 플로피 디스크 드라이브, 및 프로세서를 포함한다. 프로세서는 단일-보드 컴퓨터(SBC), 아날로그 및 디지털 입력/출력 보드들, 인터페이스 보드들, 및 스테퍼 모터 제어기 보드들을 포함한다. CVD 시스템의 다양한 부분들은, 보드, 카드 케이지, 및 커넥터 치수들 및 타입들을 정의하는 VME(Versa Modular European) 표준을 따른다. VME 표준은 또한, 16-비트 데이터 버스 및 24-비트 어드레스 버스를 갖는 것으로 버스 구조를 정의한다.
[0049] 시스템 제어기는 CVD 머신의 모든 활동들(activities)을 제어한다. 시스템 제어기는 시스템 제어 소프트웨어를 실행하며, 시스템 제어 소프트웨어는 컴퓨터 판독가능 매체에 저장된 컴퓨터 프로그램이다. 바람직하게는, 매체는 하드 디스크 드라이브이지만, 매체는 또한 다른 종류들의 메모리일 수 있다. 컴퓨터 프로그램은, 타이밍, 가스들의 혼합, 챔버 압력, 챔버 온도, RF 전력 레벨들, 서셉터 위치, 및 특정한 프로세스의 다른 파라미터들을 지시하는 명령들의 세트들을 포함한다. 예컨대 플로피 디스크 또는 그 이외의 다른 적절한 드라이브를 포함하는 다른 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들이 또한, 시스템 제어기에 명령하기 위해 사용될 수 있다.
[0050] 시스템 제어기에 의해 실행되는 컴퓨터 프로그램 물건을 사용하여, 기판 상에 막 스택을 증착하기 위한 프로세스, 또는 챔버를 세정하기 위한 프로세스가 구현될 수 있다. 컴퓨터 프로그램 코드는, 임의의 종래의 컴퓨터 판독가능 프로그래밍 언어, 예컨대, 68000 어셈블리 언어, C, C++, 파스칼, 포트란 또는 다른 언어들로 기록될 수 있다. 적합한 프로그램 코드는, 종래의 텍스트 에디터를 사용하여 단일 파일 또는 다수의 파일들로 입력되고, 컴퓨터의 메모리 시스템과 같은 컴퓨터 사용가능 매체에 저장되거나 또는 수록된다(embodied). 입력된 코드 텍스트가 고레벨 언어로 이루어진 경우에, 코드가 컴파일링되고, 그 후에, 결과적인 컴파일러 코드는 프리컴파일링된 Microsoft Windows® 라이브러리 루틴들의 오브젝트 코드와 링크된다. 링크된 컴파일링된 오브젝트 코드를 실행하기 위해, 시스템 사용자는 오브젝트 코드를 호출(invoke)하여, 컴퓨터 시스템이 메모리에 코드를 로딩하게 한다. 그 후에, 프로그램에서 식별된 태스크들을 수행하기 위해, CPU는 코드를 판독 및 실행한다.
[0051] 사용자와 제어기 사이의 인터페이스는 평판 터치-감응 모니터를 통한다. 바람직한 실시예에서, 2개의 모니터들이 사용되는데, 오퍼레이터들을 위해 클린 룸(clean room) 벽에 하나가 장착되고, 서비스 기술자들을 위해 벽 뒤에 다른 하나가 장착된다. 2개의 모니터들은 동일한 정보를 동시에 디스플레이할 수 있으며, 그 경우에, 한번에 하나의 모니터만이 입력을 수용한다. 특정한 스크린 또는 기능을 선택하기 위해, 오퍼레이터는 터치-감응 모니터의 지정된 영역을 터치한다. 터치된 영역이 그 터치된 영역의 하이라이트된 컬러를 변화시키거나, 또는 새로운 메뉴 또는 스크린이 디스플레이되어, 오퍼레이터와 터치-감응 모니터 사이의 통신을 확인한다. 사용자로 하여금 시스템 제어기와 통신하게 허용하기 위해, 터치-감응 모니터 대신에 또는 터치-감응 모니터에 부가하여, 키보드, 마우스, 또는 다른 포인팅 또는 통신 디바이스와 같은 다른 디바이스들이 사용될 수 있다.
[0052] 본원에서 사용되는 바와 같이, "기판"은, 층들이 위에 형성되거나 또는 형성되지 않은 지지 기판일 수 있다. 지지 기판은 다양한 도핑 농도들 및 프로파일들의 반도체 또는 절연체일 수 있고, 예컨대, 집적 회로들의 제조에서 사용되는 타입의 반도체 기판일 수 있다. "실리콘 산화물"의 층은, 질소, 수소, 탄소 등과 같은, 소수 농도들의 다른 원소 성분들을 포함할 수 있다. 본 발명의 몇몇 실시예들에서, 실리콘 산화물은 본질적으로 실리콘 및 산소로 구성된다. "여기된 상태"에 있는 가스는, 가스 분자들의 적어도 일부가 진동-여기된, 해리된, 및/또는 이온화된 상태들에 있는 가스를 설명한다. 가스(또는 전구체)는 2개 또는 그 초과의 가스들(또는 전구체들)의 조합일 수 있다. "트렌치"라는 용어는, 에칭된 기하형상이 큰 수평 종횡비를 갖는다는 암시 없이 전반에 걸쳐 사용된다. 표면 위에서부터 보면, 트렌치들은, 원형, 타원형, 다각형, 직사각형, 또는 다양한 다른 형상들을 나타낼 수 있다. "비아(via)"라는 용어는, 수직 전기 연결을 형성하기 위해 금속으로 충전될 수 있거나 또는 충전되지 않을 수 있는 낮은 종횡비의 트렌치를 지칭하기 위해 사용된다. "전구체"라는 용어는, 표면으로부터 재료를 제거하거나 또는 증착하기 위한 반응에 참여하는 임의의 프로세스 가스(또는 기화된 액적(liquid droplet))를 지칭하기 위해 사용된다.
[0053] 본원에서, "조사한다", "조사하는", 및 "조사"라는 용어들은, e-빔 처리들, UV-처리들과 같은 광학 처리들, 뿐만 아니라, 다른 입자 충격 처리들을 포함하도록 사용될 것이다. "트렌치"라는 용어는, 에칭된 기하형상이 큰 수평 종횡비를 갖는다는 암시 없이 전반에 걸쳐 사용된다. 표면 위에서부터 보면, 트렌치들은, 원형, 타원형, 다각형, 직사각형, 또는 다양한 다른 형상들을 나타낼 수 있다. "비아"라는 용어는, 수직 전기 연결을 형성하기 위해 금속으로 충전될 수 있거나 또는 충전되지 않을 수 있는 낮은 종횡비의 트렌치를 지칭하기 위해 사용된다. 본원에서 사용되는 바와 같이, 등각(conformal) 층은, 표면과 동일한 형상의, 표면 상의 재료의 대체로 균일한 층을 지칭하며, 즉, 층의 표면 및 커버되는 표면이 대체로 평행하다. 증착된 재료가 100 % 등각적일 수는 없다고 예상되고, 따라서 "대체로(generally)"라는 용어는 용인 가능한 허용 오차들을 허용한다는 것을 당업자는 인식할 것이다.
[0054] 수개의 실시예들이 설명되었지만, 본 발명의 사상을 벗어나지 않고, 다양한 변형들, 대안적인 구성들, 및 등가물들이 사용될 수 있다는 것이 당업자에 의해 인지될 것이다. 부가적으로, 본 발명을 불필요하게 불명료히 하는 것을 피하기 위해서, 다수의 잘 알려진 프로세스들 및 엘리먼트들은 설명되지 않았다. 따라서, 위의 설명은 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다.
[0055] 수치 범위가 주어진 경우, 그러한 수치 범위의 상한들과 하한들 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않는 한 하한의 단위의 소수점 이하 추가 한 자리까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값 또는 그 범위에 속하는 값과 그러한 명시된 범위내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 각각의 소범위가 포함된다. 이러한 소범위의 상한들과 하한들은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상한과 하한 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지 그러한 소범위에서 제외되든지 간에, 임의의 한계값이 명시된 범위에서 구체적으로 제외된 것이 아닌 한, 또한 본 발명에 포함된다. 명시된 범위가 한계값들 중 하나 또는 둘 모두를 포함하는 경우, 그렇게 포함된 한계값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
[0056] 본원 및 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들("a", "an" 및 "the")은 문맥상 달리 명백히 표시되어 있지 않는 한 복수의 지시대상들을 포함한다. 따라서, 예컨대, "프로세스(a process)"라는 언급은 복수의 그러한 프로세스들을 포함하며, "상기 전구체(the precursor)"라는 언급은 당업자에게 알려진 하나 또는 그 초과의 전구체들 및 그 등가물들에 대한 언급을 포함하며, 기타의 경우도 유사하다.
[0057] 또한, 본 명세서 및 다음의 청구항들에서 사용되는 경우에, 포함("comprise," "comprising," "include," "including," 및 "includes")이라는 단어들은, 언급된 피처들, 정수들, 컴포넌트들, 또는 단계들의 존재를 특정하도록 의도되지만, 이들은 하나 또는 그 초과의 다른 피처들, 정수들, 컴포넌트들, 단계들, 동작들, 또는 그룹들의 존재 또는 부가를 배제하는 것은 아니다.

Claims (19)

  1. 기판 상에 실리콘-및-산소-함유 층을 형성하는 방법으로서,
    기판 증착 온도에서, 상기 기판 상에 실리콘-및-수소-함유 층을 증착하는 단계 ― 상기 실리콘-및-수소-함유 층은 증착 동안에 유동성임 ―;
    150 ℃ 미만의 비-열적 처리 온도에서, 상기 실리콘-및-수소 함유 층의 비-열적 처리를 수행하는 단계 ― 상기 비-열적 처리 및 상기 비-열적 처리 온도는, 상기 비-열적 처리 동안에, 상기 막으로부터 수소를 제거하기에 충분할 뿐만 아니라, 상기 실리콘-및-수소-함유 층의 유동성을 보유하기에 충분하고, 상기 비-열적 처리는 상기 실리콘-및-수소-함유 층을 실리콘-함유 층으로 변형시킴 ―; 및
    상기 실리콘-함유 층을 상기 실리콘-및-산소-함유 층으로 변환(convert)시키기에 충분한 스팀 어닐링 온도에서, 상기 실리콘-함유 층을 스팀 어닐링하는 단계
    의 순차적인 단계들을 포함하는,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 비-열적 처리 온도는 75 ℃ 미만인,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  3. 제 1 항에 있어서,
    상기 스팀 어닐링 온도는 150 ℃ 내지 550 ℃인,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  4. 제 1 항에 있어서,
    상기 기판 증착 온도는 약 200 ℃ 또는 그 미만인,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  5. 제 1 항에 있어서,
    상기 비-열적 처리 온도는 대략 상기 기판 증착 온도 또는 그 미만인,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  6. 제 1 항에 있어서,
    상기 실리콘-및-수소-함유 층은 상기 증착 단계 직후에 Si-H 결합들을 포함하고, 상기 비-열적 처리 단계는 Si-H 결합들을 제거하고, Si-Si 결합들을 형성하는,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  7. 제 1 항에 있어서,
    상기 실리콘-및-수소-함유 층은 상기 비-열적 처리 단계 직후에 Si-Si 결합들을 포함하고, 상기 스팀 어닐링 단계는 Si-Si 결합들을 제거하고, Si-O-Si 결합들을 형성하는,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  8. 제 1 항에 있어서,
    상기 스팀 어닐링 단계 후에, 상기 기판의 온도를 약 500 ℃ 또는 그 초과의 건조 어닐링 온도로 상승시키는 단계를 더 포함하는,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  9. 제 1 항에 있어서,
    상기 기판은 패터닝되고, 약 32 nm 또는 그 미만의 폭을 갖는 트렌치를 갖는,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  10. 제 1 항에 있어서,
    상기 실리콘-및-수소-함유 층은 실리콘-질소-및-수소-함유 층인,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  11. 제 1 항에 있어서,
    상기 실리콘-및-수소-함유 층은 무-탄소 실리콘-및-수소-함유 층인,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  12. 제 1 항에 있어서,
    상기 실리콘-및-수소-함유 층은 무-질소 실리콘-및-수소-함유 층인,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  13. 제 1 항에 있어서,
    상기 비-열적 처리를 수행하는 동작은 UV 광으로 상기 기판을 조명(shining)하는 것을 포함하는,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  14. 제 1 항에 있어서,
    상기 비-열적 처리를 수행하는 동작은 전자 빔으로 상기 기판을 조사하는 것을 포함하는,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  15. 제 1 항에 있어서,
    상기 실리콘-및-수소-함유 층을 증착하는 단계, 상기 비-열적 처리를 수행하는 단계, 및 상기 실리콘-함유 층을 스팀 어닐링하는 단계는, 동일한 기판 프로세싱 구역에서 수행되는,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  16. 제 1 항에 있어서,
    상기 실리콘-및-수소-함유 층을 증착하는 단계, 상기 비-열적 처리를 수행하는 단계, 및 상기 실리콘-함유 층을 스팀 어닐링하는 단계의 순차적인 단계들은, 재료의 더 두꺼운 층을 프로세싱하기 위해, 다시 반복되는,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  17. 제 1 항에 있어서,
    상기 실리콘-및-수소-함유 층은,
    라디칼-질소 전구체를 생성하기 위해, 플라즈마 구역 내로 질소-함유 전구체를 유동시키는 것;
    무-플라즈마 기판 프로세싱 구역에서, 상기 라디칼-질소 전구체와 실리콘-및-질소-함유 전구체를 결합시키는 것; 및
    상기 기판 상에 상기 실리콘-질소-및-수소-함유 층을 증착하는 것
    에 의해 형성된 실리콘-질소-및-수소-함유 층인,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  18. 제 17 항에 있어서,
    상기 질소-함유 전구체는 암모니아를 포함하는,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
  19. 제 17 항에 있어서,
    상기 실리콘-및-질소-함유 전구체는 N(SiH3)3를 포함하는,
    기판 상에 실리콘-및-산소-함유 층을 형성하는 방법.
KR1020157034174A 2013-05-02 2014-04-16 응력 조절을 위한 저온 유동성 경화 KR20160003226A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361818707P 2013-05-02 2013-05-02
US61/818,707 2013-05-02
US13/955,640 US20140329027A1 (en) 2013-05-02 2013-07-31 Low temperature flowable curing for stress accommodation
US13/955,640 2013-07-31
PCT/US2014/034309 WO2014179072A1 (en) 2013-05-02 2014-04-16 Low temperature flowable curing for stress accommodation

Publications (1)

Publication Number Publication Date
KR20160003226A true KR20160003226A (ko) 2016-01-08

Family

ID=51841555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157034174A KR20160003226A (ko) 2013-05-02 2014-04-16 응력 조절을 위한 저온 유동성 경화

Country Status (4)

Country Link
US (1) US20140329027A1 (ko)
KR (1) KR20160003226A (ko)
TW (1) TWI621731B (ko)
WO (1) WO2014179072A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190130466A (ko) * 2017-04-13 2019-11-22 어플라이드 머티어리얼스, 인코포레이티드 저-k 막들의 증착을 위한 방법 및 장치
KR20200103850A (ko) * 2018-01-24 2020-09-02 어플라이드 머티어리얼스, 인코포레이티드 고압 어닐링을 사용한 심 힐링

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8398816B1 (en) 2006-03-28 2013-03-19 Novellus Systems, Inc. Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
US20150140798A1 (en) * 2013-11-15 2015-05-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor manufacturing method and equipment thereof
US9786542B2 (en) * 2014-01-13 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming semiconductor device having isolation structure
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9871100B2 (en) * 2015-07-29 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Trench structure of semiconductor device having uneven nitrogen distribution liner
US10388546B2 (en) * 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US10062561B2 (en) 2016-11-01 2018-08-28 Applied Materials, Inc. High-pressure annealing and reducing wet etch rates
US11037781B2 (en) 2018-06-29 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for high pressure anneal
US20220298636A1 (en) * 2021-03-22 2022-09-22 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US20040197474A1 (en) * 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
US6693050B1 (en) * 2003-05-06 2004-02-17 Applied Materials Inc. Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
US20050220984A1 (en) * 2004-04-02 2005-10-06 Applied Materials Inc., A Delaware Corporation Method and system for control of processing conditions in plasma processing systems
US20050272220A1 (en) * 2004-06-07 2005-12-08 Carlo Waldfried Ultraviolet curing process for spin-on dielectric materials used in pre-metal and/or shallow trench isolation applications
WO2009008082A1 (ja) * 2007-07-12 2009-01-15 Fujitsu Microelectronics Limited 半導体デバイス及び半導体デバイスの製造方法
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US7943531B2 (en) * 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
CN102414345B (zh) * 2009-03-03 2015-04-22 巧鸾科技有限公司 制备超高温氢分子的方法和使用超高温氢分子选择性断裂在基质表面中或基质表面上的分子的C-H和/或Si-H键的方法
US8741788B2 (en) * 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US8449942B2 (en) * 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
US20110256734A1 (en) * 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190130466A (ko) * 2017-04-13 2019-11-22 어플라이드 머티어리얼스, 인코포레이티드 저-k 막들의 증착을 위한 방법 및 장치
KR20200103850A (ko) * 2018-01-24 2020-09-02 어플라이드 머티어리얼스, 인코포레이티드 고압 어닐링을 사용한 심 힐링

Also Published As

Publication number Publication date
TWI621731B (zh) 2018-04-21
US20140329027A1 (en) 2014-11-06
WO2014179072A1 (en) 2014-11-06
TW201447019A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
KR101445344B1 (ko) 저온 실리콘 산화물 변환
US8551891B2 (en) Remote plasma burn-in
US8466073B2 (en) Capping layer for reduced outgassing
US8741788B2 (en) Formation of silicon oxide using non-carbon flowable CVD processes
US8449942B2 (en) Methods of curing non-carbon flowable CVD films
US9404178B2 (en) Surface treatment and deposition for reduced outgassing
KR20160003226A (ko) 응력 조절을 위한 저온 유동성 경화
US8629067B2 (en) Dielectric film growth with radicals produced using flexible nitrogen/hydrogen ratio
US8980382B2 (en) Oxygen-doping for non-carbon radical-component CVD films
US20120238108A1 (en) Two-stage ozone cure for dielectric films
US20120083133A1 (en) Amine curing silicon-nitride-hydride films
KR20130135301A (ko) 라디칼 증기 화학 기상 증착
KR20120102155A (ko) 산화물 라이너를 이용하는 유동성 유전체
WO2011084752A2 (en) In-situ ozone cure for radical-component cvd
KR20130014543A (ko) 라디칼 성분 cvd에 의한 컨포멀 층들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application