KR20050054263A - Mask for forming the poly silicon layer and crystallization method of silicon using it - Google Patents
Mask for forming the poly silicon layer and crystallization method of silicon using it Download PDFInfo
- Publication number
- KR20050054263A KR20050054263A KR1020030087613A KR20030087613A KR20050054263A KR 20050054263 A KR20050054263 A KR 20050054263A KR 1020030087613 A KR1020030087613 A KR 1020030087613A KR 20030087613 A KR20030087613 A KR 20030087613A KR 20050054263 A KR20050054263 A KR 20050054263A
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- polycrystalline
- layer
- silicon
- transmission region
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 42
- 238000002425 crystallisation Methods 0.000 title claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 11
- 239000010703 silicon Substances 0.000 title claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 title description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000008025 crystallization Effects 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 description 68
- 239000010408 film Substances 0.000 description 36
- 239000013078 crystal Substances 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 14
- 239000010409 thin film Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000001678 irradiating effect Effects 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 239000007788 liquid Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005192 partition Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011856 silicon-based particle Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명에 따른 규소 결정화 방법은 절연 기판 위에 비정질 규소층을 증착하는 단계, 레이저빔을 투과시키는 투과 영역과 투과 영역 내에 형성되어 있는 반사선으로 포함하여 이루어진 슬릿 패턴을 가지는 다결정용 마스크를 이용하여 결정화 공정을 진행하여 비정질 규소층을 다결정 규소층으로 결정화하는 단계를 포함한다. The silicon crystallization method according to the present invention comprises the steps of depositing an amorphous silicon layer on an insulating substrate, crystallization process using a polycrystalline mask having a slit pattern comprising a transmission region for transmitting a laser beam and a reflection line formed in the transmission region Proceeding to crystallize the amorphous silicon layer into a polycrystalline silicon layer.
Description
본 발명은 박막 트랜지스터 표시판의 다결정 규소층을 형성하는 마스크 및 이를 이용한 규소 결정화 방법에 관한 것이다.The present invention relates to a mask for forming a polycrystalline silicon layer of a thin film transistor array panel and a silicon crystallization method using the same.
일반적으로 규소는 결정 상태에 따라 비정질 규소(amorphous silicon)와 결정질 규소(crystalline silicon)로 나눌 수 있다. 비정질 규소는 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정 패널(liquid crystal panel)의 스위칭 소자에 많이 사용한다.Generally, silicon may be divided into amorphous silicon and crystalline silicon according to the crystal state. Amorphous silicon can be deposited at a low temperature to form a thin film, and is mainly used for switching elements of liquid crystal panels using glass having a low melting point as a substrate.
그러나 비정질 규소 박막은 낮은 전계 효과 이동도 등의 문제점으로 표시 소자의 대면적화에 어려움이 있다. 그래서 높은 전계 효과 이동도와 고주파 동작 특성 및 낮은 누설 전류(leakage current) 의 전기적 특성을 가진 다결정 규소(poly crystalline silicon)의 응용이 요구되고 있다. However, the amorphous silicon thin film has difficulty in large area of the display device due to problems such as low field effect mobility. Therefore, there is a need for the application of polycrystalline silicon having high field effect mobility, high frequency operating characteristics, and low leakage current electrical characteristics.
다결정 규소를 이용한 박막의 전기적 특성은 입자(grain)의 크기 및 균일성(uniformity)에 큰 영향을 받는다. 즉, 입자의 크기 및 균일성이 증가함에 따라 전계 효과 이동도도 따라 증가한다. 따라서 입자를 크게 하면서도 균일한 다결정 규소를 형성하는 방법에 관심이 높아지고 있다.The electrical properties of thin films using polycrystalline silicon are greatly influenced by the size and uniformity of the grains. That is, as the size and uniformity of the particles increase, the field effect mobility also increases. Therefore, there is increasing interest in a method of forming uniform polycrystalline silicon while increasing the particle size.
다결정 규소를 형성하는 방법에는 ELA(eximer laser anneal), 로 열처리 (chamber annal) 등이 있으며 최근에는 레이저로 규소 결정의 측면 성장을 유도하여 다결정 규소를 제조하는 SLS(sequential lateral solidification) 기술이 제안되었다. Methods of forming polycrystalline silicon include ELA (eximer laser anneal) and furnace annealing (chamber annal). Recently, a sequential lateral solidification (SLS) technique has been proposed to induce lateral growth of silicon crystals by laser to produce polycrystalline silicon. .
이러한 SLS 기술은 규소 입자가 액상 규소와 고상 규소의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저빔 에너지의 크기와 레이저빔의 조사 범위의 이동을 광계(optic system) 및 마스크를 이용하여 적절하게 조절하여 규소 입자를 소정의 길이만큼 측면 성장 시킴으로서 비정질 규소를 결정화하는 것이다.This SLS technology takes advantage of the fact that silicon particles grow at the interface between liquid silicon and solid silicon in a direction perpendicular to the interface, and shift the size of the laser beam energy and the shift of the irradiation range of the laser beam to an optical system and a mask. It is appropriately controlled by using to grow the silicon particles laterally by a predetermined length to crystallize the amorphous silicon.
즉, 레이저빔을 슬릿 모양을 가지는 마스크의 투과 영역을 통과시켜 비정질 규소를 완전히 녹여 슬릿 모양의 액상 영역을 형성한다. 이어서, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역과 액상 영역의 경계면에서부터 성장하고, 그 경계면에 대하여 수직 방향으로 성장한다. 그리고, 입자들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. That is, the laser beam passes through the transmission region of the slit-shaped mask to completely dissolve amorphous silicon to form a slit-shaped liquid region. Subsequently, the liquid amorphous silicon is crystallized while cooling, and the crystal grows from the interface between the solid and liquid regions where the laser is not irradiated, and grows in a direction perpendicular to the interface. And the growth of the particles stops when they meet each other at the center of the liquid region.
여기서 마스크는 다수개의 직사각형 모양의 슬릿이 일정한 간격으로 배열되어 있는 두 개의 슬릿 열을 가지며 각 열의 슬릿은 서로 엇갈리도록 배열되어 있다. 이러한 마스크 패턴을 이용하여 기판 전체에 다결정 규소를 형성하기 위해서는 레이저빔을 조사한 후 마스크 패턴을 이동하여 재조사하는 공정을 다수 회 실시하게 된다. 이때 결정화 공정은 마스크를 기판의 X축 방향으로 소정 거리만큼 연속적으로 이동하면서 레이저빔을 조사하여 이루어지며, 이러한 공정은 기판의 Y축 방향으로 반복적으로 실시하여 전면적으로 비정질 규소를 다결정 규소로 결정화한다.Here, the mask has two rows of slits in which a plurality of rectangular slits are arranged at regular intervals, and the slits of each row are arranged to be staggered with each other. In order to form polycrystalline silicon on the entire substrate using such a mask pattern, a plurality of processes of irradiating a laser pattern and then irradiating the mask pattern are performed a plurality of times. In this case, the crystallization process is performed by irradiating a laser beam while continuously moving the mask by a predetermined distance in the X-axis direction of the substrate, and this process is repeatedly performed in the Y-axis direction of the substrate to crystallize amorphous silicon into polycrystalline silicon throughout. .
그런데, 이러한 슬릿 모양을 가지는 마스크의 투과 영역을 통과시켜 레이저빔을 조사하게 되면, 투과 영역의 너비에 따라 마스크의 투과 영역을 통과하는 레이저빔의 에너지 공간 밀도가 불균일하다. 따라서, 레이저빔의 에너지가 불균일하게 조사되는 부분에서는 결정의 성장 길이 및 서로 이웃하는 결정과의 중첩 상태 따위가 불균일하다. However, when the laser beam is irradiated through the transmission region of the mask having such a slit shape, the energy space density of the laser beam passing through the transmission region of the mask is non-uniform according to the width of the transmission region. Therefore, in the portion where the energy of the laser beam is irradiated unevenly, the growth length of the crystal and the state of overlapping with neighboring crystals are uneven.
이처럼 결정이 불균일하게 성장한 부분에 박막 트랜지스터의 채널부가 위치하는 경우에는 박막 트랜지스터의 특성이 저하되며, 이로 인하여 표시 장치의 화질이 고르지 못하게 되며 유기 발광 표시 장치의 경우에는 더욱 그러하다. 유기 발광 표시 장치는 흐르는 전류에 의해 빛을 내는 유기 물질을 이용한 표시 장치로 다결정의 균일성에 따라 전류의 흐름이 민감하게 반응하기 때문이다.When the channel portion of the thin film transistor is located at a portion where the crystal grows unevenly, the characteristics of the thin film transistor are deteriorated, and thus, the image quality of the display device is uneven, and so is the case in the organic light emitting display device. The organic light emitting diode display is a display device using an organic material that emits light due to a flowing current, and the flow of the current is sensitively reacted according to the uniformity of the polycrystal.
본 발명은 상기 문제점을 해결하기 위한 것으로서 균일한 결정을 가지는 다결정 규소층을 형성할 수 있는 다결정용 마스크를 제공하는 것이다. The present invention has been made to solve the above problems and to provide a polycrystalline mask capable of forming a polycrystalline silicon layer having uniform crystals.
또한, 본 발명의 다른 기술적 과제는 다결정용 마스크를 이용하여 균일한 결정을 가지는 다결정 규소층을 형성하는 규소 결정화 방법을 제공한다.In addition, another technical problem of the present invention is to provide a silicon crystallization method for forming a polycrystalline silicon layer having uniform crystals using a polycrystalline mask.
이러한 과제를 달성하기 위해 본 발명에서는 다음과 같은 다결정용 마스크 및 이를 이용한 규소 결정화 방법을 마련한다.In order to achieve the above object, the present invention provides a polycrystalline mask and a silicon crystallization method using the same.
보다 상세하게는 레이저빔을 투과시키는 투과 영역과 투과 영역의 내에 형성되어 있는 반사선을 포함하여 이루어진 슬릿 패턴을 가지는 다결정용 마스크를 마련한다.More specifically, a polycrystalline mask having a slit pattern including a transmission region for transmitting a laser beam and a reflection line formed in the transmission region is provided.
또한 반사선은 상기 투과 영역의 크기 보다 작은 크기를 가지는 것이 바람직하다.In addition, the reflection line preferably has a size smaller than the size of the transmission region.
또한 반사선이 투과 영역 내부에 하나 이상 위치하는 것이 바람직하다.It is also preferable that at least one reflective line is located within the transmission region.
또한 다결정용 마스크는 둘 이상의 슬릿 패턴이 슬릿 패턴의 Y축 길이만큼의 간격으로 Y축 방향으로 배열되어 있는 제1 그룹을 가지는 것이 바람직하다.The polycrystalline mask preferably has a first group in which two or more slit patterns are arranged in the Y-axis direction at intervals equal to the Y-axis length of the slit pattern.
또한 다결정용 마스크는 제1 그룹과 동일한 패턴을 가지고, 슬릿 패턴의 Y축 길이의 1/2만큼 어긋나게 배열되어 있는 제2 그룹을 더 포함하는 것이 바람직하다.The polycrystalline mask preferably further includes a second group having the same pattern as that of the first group, and arranged alternately by 1/2 of the Y-axis length of the slit pattern.
다르게는 절연 기판 위에 비정질 규소층을 증착하는 단계, 레이저빔을 투과시키는 투과 영역과 투과 영역 내에 형성되어 있는 반사선으로 포함하여 이루어진 슬릿 패턴을 가지는 다결정용 마스크를 이용하여 결정화 공정을 진행하여 비정질 규소층을 다결정 규소층으로 결정화하는 단계를 포함하는 규소 결정화 방법을 마련한다.Alternatively, an amorphous silicon layer is formed by depositing an amorphous silicon layer on an insulating substrate, and performing a crystallization process using a polycrystalline mask having a slit pattern including a transmission region for transmitting a laser beam and a reflection line formed in the transmission region. It provides a silicon crystallization method comprising the step of crystallizing the polycrystalline silicon layer.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. On the contrary, when a part is just above another part, it means that there is no other part in the middle.
이제 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다. Embodiments of the present invention will now be described in detail with reference to the accompanying drawings.
도 1a 및 도 1b는 본 발명의 실시예에 따른 다결정용 마스크를 도시한 도면이고, 도 2는 종래 기술에 따른 다결정용 마스크를 통해 비정질 규소막에 주사되는 레이저의 에너지 공간 밀도 프로파일을 도시한 도면이고, 도 3은 본 발명의 실시예에 따른 다결정용 마스크를 통해 비정질 규소막에 주사되는 레이저의 에너지 공간 밀도 분포 프로파일을 도시한 도면이고, 도 4는 도 2 및 도 3에 도시한 레이저의 에너지 공간 밀도 프로파일에 따른 결정의 성장 길이를 비교하여 나타낸 시뮬레이션 결과 그래프이다.1A and 1B illustrate a polycrystalline mask according to an embodiment of the present invention, and FIG. 2 illustrates an energy space density profile of a laser scanned to an amorphous silicon film through a polycrystalline mask according to the prior art. 3 is a diagram illustrating an energy spatial density distribution profile of a laser scanned to an amorphous silicon film through a polycrystalline mask according to an embodiment of the present invention, and FIG. 4 is energy of the laser shown in FIGS. 2 and 3. It is a graph of simulation results comparing the growth length of crystals according to the spatial density profile.
본 발명의 실시예에 따른 다결정용 마스크(300)에는 일정한 간격으로 배열되어 있으며 레이저빔을 투과시키는 투과 영역(310)이 형성되어 있고, 투과 영역(310)의 중심 일부분에는 레이저빔을 반사시키는 반사선(320)이 형성되어 있다. 이하에서는 투과 영역(310)과 반사선(320)을 합쳐 슬릿 패턴(330)이라 부르기로 한다. 다결정용 마스크(300)의 슬릿 패턴(330)은 도 1a 및 1b에서와 같이 다양한 형태로 배열할 수 있다(각각 제1 및 제2 실시예). 이하에서 도면의 상하 방향을 Y축 방향이라 하고 좌우 방향을 X축 방향이라 한다.In the polycrystalline mask 300 according to the exemplary embodiment of the present invention, a transmission region 310 which is arranged at regular intervals and transmits a laser beam is formed, and a reflective line that reflects the laser beam at a central portion of the transmission region 310. 320 is formed. Hereinafter, the transmission region 310 and the reflection line 320 will be collectively referred to as a slit pattern 330. The slit patterns 330 of the polycrystalline mask 300 may be arranged in various forms as shown in FIGS. 1A and 1B (first and second embodiments, respectively). Hereinafter, the up and down direction of the figure is referred to as the Y-axis direction and the left and right directions are referred to as the X-axis direction.
즉, 슬릿 패턴(330)은 1a에 도시한 바와 같이 Y축에 대해서 일정한 간격으로 배열할 수 있으며, 처음 조사(照射) 후 마스크를 Y축으로는 슬릿 패턴(330)의 Y축 길이의 1/2만큼 이동하고, X축으로는 슬릿 패턴(330)의 X축 길이만큼 이동하여 조사하는 제1 조사 과정, Y축으로는 슬릿 패턴(330)의 Y축 길이만큼 이동하며 X축으로는 이동하지 않고 조사하는 제2 조사 과정, Y축으로는 이동하지 않고 X축으로는 슬릿 패턴(330)의 X축 길이만큼 떨어진 위치까지 이동하여 조사하는 제3 조사 과정을 적절히 조합하여 다결정 규소층을 형성할 수 있다. That is, the slit pattern 330 can be arranged at regular intervals with respect to the Y axis as shown in 1a, and after the initial irradiation, the mask is used as 1 / y of the length of the Y axis of the slit pattern 330 as the Y axis. The first irradiation process to move by 2, the X-axis length of the slit pattern 330 to the X-axis, the Y-axis is moved by the length of the Y-axis of the slit pattern 330 to the Y-axis and not moved to the X-axis It is possible to form a polycrystalline silicon layer by appropriately combining a second irradiation process of irradiating without irradiating, and a third irradiation process of irradiating by moving to a position separated by the X axis length of the slit pattern 330 on the X axis without moving on the Y axis. Can be.
그리고 도 1b에 도시한 바와 같이, 다 수개의 슬릿 패턴(330)이 Y축에 대해서 일정한 간격으로 배열되어 있는 제1 열, 슬릿 패턴(330)이 Y축 길이의 1/2만큼 어긋나며 슬릿 패턴(330)의 X축 길이만큼 떨어져 위치하여 Y축에 대해서 일정한 간격으로 배열되어 있는 제2 열을 포함한다. 이러한 배열은 도 1a에 도시한 다결정용 마스크를 이용할 때보다 기판 전체에 대해서 조사하는 시간을 1/2로 줄일 수 있다. 이때는 처음 조사 후, 마스크를 Y축으로는 이동하지 않고 X축으로는 다결정용 마스크의 1/2만큼 이동하여 처음 조사시의 제1 열을 제2 열의 위치까지 이동하여 조사하는 제1 조사 과정, Y축으로는 이동하지 않고 X축으로는 슬릿 패턴(330)의 Y축 길이의 1/2만큼 이동하여 조사하는 제2 조사 과정을 적절히 조합하여 다결정 규소층을 형성할 수 있다. 도 1b에 도시한 다결정용 마스크를 이용한 다결정 규소층을 형성하는 과정은 도 5 및 도 6을 참조하여 설명한다. As shown in FIG. 1B, the first row in which a plurality of slit patterns 330 are arranged at regular intervals with respect to the Y axis, and the slit pattern 330 are shifted by 1/2 of the length of the Y axis, and the slit pattern ( And a second row 330 located apart from the X axis in length and arranged at regular intervals with respect to the Y axis. Such an arrangement can reduce the time for irradiating the entire substrate by half than when using the polycrystalline mask shown in Fig. 1A. In this case, after the first irradiation, the first irradiation process of irradiating the first column at the time of the first irradiation to the position of the second column by irradiating by moving the mask by 1/2 of the polycrystalline mask on the X axis without moving the Y axis, The polysilicon layer may be formed by appropriately combining a second irradiation step of irradiating by moving 1/2 of the length of the Y axis of the slit pattern 330 on the X axis without moving on the Y axis. A process of forming the polycrystalline silicon layer using the polycrystalline mask shown in FIG. 1B will be described with reference to FIGS. 5 and 6.
이처럼 여러 형태의 다결정용 마스크(300)를 이용하여도 최종적으로 형성되는 다결정 규소층의 결정은 동일한 형태를 가지도록 형성된다.As described above, even when various types of polycrystalline masks 300 are used, the crystals of the polycrystalline silicon layer finally formed are formed to have the same shape.
보다 상세히 설명하면, 본 발명에 따른 슬릿 패턴(330)을 가지는 다결정용 마스크(300)를 이용하여 비정질 규소층에 레이저빔을 조사하면, 레이저빔이 슬릿 패턴(330)의 투과 영역(310)을 통과하는 과정에서 반사선(320)에 의해 회절한다. 즉, 단순히 투과 영역만을 가지는 마스크를 이용하여 레이저빔을 비정질 규소층에 조사하게 되면, 레이저빔의 에너지 공간 밀도가 가우시안 프로파일(gaussian profile)(도 2 참조)을 이루어 동일한 투과 영역에 대응하는 부분이라도 위치에 따라서 결정이 불균일하게 성장하는 반면에, 본 발명에 따른 슬릿 패턴을 이용하여 레이저빔을 비정질 규소층에 조사하게 되면, 레이저빔의 에너지 공간 밀도가 스퀘어 프로파일(square profile)(도3 참조)에 가깝게 형성되어 슬릿 패턴에 대응하는 비정질 규소층에서 결정이 보다 균일하게 성장한다.In more detail, when the laser beam is irradiated to the amorphous silicon layer using the polycrystalline mask 300 having the slit pattern 330 according to the present invention, the laser beam is used to cover the transmission region 310 of the slit pattern 330. It is diffracted by the reflection line 320 in the process of passing. That is, when the laser beam is irradiated to the amorphous silicon layer by using a mask having only a transmissive region, even if the energy space density of the laser beam forms a Gaussian profile (see FIG. 2), the portion corresponding to the same transmissive region may be used. While crystals grow non-uniformly according to position, when the laser beam is irradiated to the amorphous silicon layer using the slit pattern according to the present invention, the energy spatial density of the laser beam is square profile (see FIG. 3). Crystals grow more uniformly in the amorphous silicon layer formed close to and corresponding to the slit pattern.
또한 본 발명에 따른 슬릿 패턴을 가지는 마스크를 이용하여 결정화 공정을 진행하게 되면, 도 4에 도시한 바와 같이, 종래 기술에 따른 결정 보다 긴 성장 길이를 가지는 결정을 형성할 수 있다.In addition, when the crystallization process is performed using a mask having a slit pattern according to the present invention, as shown in FIG. 4, it is possible to form a crystal having a longer growth length than a crystal according to the prior art.
다음은 이러한 본 발명의 실시예에 따른 다결정 규소층을 본 발명의 제2 실시예에 따른 다결정용 마스크를 이용하여 형성하는 방법을 첨부한 도면을 참조하여 상세히 설명한다.Next, a method of forming the polycrystalline silicon layer according to the embodiment of the present invention using the polycrystalline mask according to the second embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 5는 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적 고상 결정 공정을 개략적으로 도시한 도면이고, 도 6은 순차적 측면 결정화 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이다. 5 is a view schematically showing a sequential solid phase crystallization process of crystallizing amorphous silicon into polycrystalline silicon by irradiation with a laser, and FIG. 6 is a microcrystal of polycrystalline silicon in a process in which amorphous silicon is crystallized into polycrystalline silicon through a sequential side crystallization process. It is a figure which shows a structure.
도 5에 도시한 바와 같이, 레이저빔을 투과시키는 투과 영역 (310)과 투과 영역(310)의 내에 위치하며, 레이저빔을 반사시키는 반사선(320)을 포함하는 슬릿 패턴(330)이 다수개 형성되어 있는 다결정용 마스크(300)를 통하여 레이저빔을 조사한다. 그리고, 절연 기판(110)의 상부에 형성되어 있는 비정질 규소층(150)을 국부적으로 완전히 녹여 투과 영역(310)에 대응하는 비정질 규소층(150)에 액상 영역(210)을 형성한다. 이때, 다결정 규소의 입자는 레이저가 조사된 액상 영역(210)과 레이저빔이 조사되지 않은 고상 영역(220)의 경계면(230)에서 각각 그 경계면에 대하여 수직 방향(도 6 참조, A방향)으로 성장한다. 입자들의 성장은 액상 영역(210)의 중앙(231)에서 서로 만나면 멈추게 된다. As shown in FIG. 5, a plurality of slit patterns 330 are formed in the transmission region 310 that transmits the laser beam and the reflection line 320 that reflects the laser beam. The laser beam is irradiated through the polycrystalline mask 300. The amorphous silicon layer 150 formed on the insulating substrate 110 is locally completely melted to form the liquid region 210 in the amorphous silicon layer 150 corresponding to the transmission region 310. In this case, the particles of the polycrystalline silicon are respectively perpendicular to the boundary surface (see FIG. 6, A direction) at the boundary surface 230 of the liquid region 210 irradiated with the laser and the solid state region 220 not irradiated with the laser beam. To grow. Growth of the particles stops when they meet at the center 231 of the liquid region 210.
도 6은 슬릿 패턴(330)이 형성되어 있는 다결정용 마스크(300)를 이용하여 순차적 측면 결정화 공정을 진행하였을 경우 형성되는 다결정 규소의 결정 구조를 나타낸 것으로 결정은 A 방향으로 성장하였음을 알 수 있으며, B 방향으로 다결정용 마스크의 이동을 다수 회 반복하여 스캔을 완료한다. 이러한 스캔 작업은 기판의 좌상부에서 우하부로 내려오는 지그재그 형태로 기판 전체에 진행된다.FIG. 6 illustrates a crystal structure of polycrystalline silicon formed when the sequential side crystallization process is performed using the polycrystalline mask 300 having the slit pattern 330. The crystal grows in the A direction. The scanning is completed by repeating the movement of the polycrystalline mask a plurality of times in the B direction. This scanning operation is performed on the entire substrate in a zigzag form that descends from the upper left of the substrate to the lower right of the substrate.
이러한 본 발명의 실시예에 따른 다결정 규소층 및 이를 위한 다결정용 마스크는 다결정 규소층을 포함하는 유기 발광 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에 동일하게 적용할 수 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.The polysilicon layer and the polycrystalline mask therefor according to the embodiment of the present invention may be equally applicable to a thin film transistor array panel for an organic light emitting display device including the polycrystalline silicon layer and a method of manufacturing the same. It will be described in detail.
도 7은 본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 8a 및 도 8b는 각각 도 5의 VIa-VIa' 선 및 VIb-VIb' 선을 따라 잘라 도시한 단면도이다.7 is a layout view of a thin film transistor array panel for an organic light emitting diode display according to an exemplary embodiment of the present invention, and FIGS. 8A and 8B are cross-sectional views taken along lines VIa-VIa 'and VIb-VIb' of FIG. 5, respectively. .
도 7 내지 도 8b에 도시한 바와 같이, 절연 기판(110) 위에 산화 규소 등으로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 다결정 규소층(153a 154a, 155a, 153b, 154b, 155b, 157)이 형성되어 있다. As shown in FIGS. 7 to 8B, a blocking layer 111 made of silicon oxide or the like is formed on the insulating substrate 110, and the polycrystalline silicon layers 153a 154a, 155a, 153b, and 154b are formed on the blocking layer 111. 155b and 157 are formed.
다결정 규소층(153a, 154a, 155a, 153b, 154b, 155b, 157)은 제1 트랜지스터부(153a, 154a, 155a), 제2 트랜지스터부(153b, 154b, 155b) 및 유지 전극부(157)를 포함한다. 제1 트랜지스터부(153a, 154a, 155a)의 소스 영역(제1 소스 영역, 153a)과 드레인 영역(제1 드레인 영역, 155a)은 n형 불순물로 도핑되어 있고, 제2 트랜지스터부(153b, 154b, 155b)의 소스 영역(제2 소스 영역, 153b)과 드레인 영역(제2 드레인 영역, 155b)은 p형 불순물로 도핑되어 있다. 이 때, 구동 조건에 따라서는 제1 소스 영역(153a) 및 드레인 영역(155a)이 p형 불순물로 도핑되고 제2 소스 영역(153b) 및 드레인 영역(155b)이 n형 불순물로 도핑될 수도 있다. The polysilicon layers 153a, 154a, 155a, 153b, 154b, 155b, and 157 may include the first transistor portions 153a, 154a, 155a, the second transistor portions 153b, 154b, 155b, and the storage electrode portion 157. Include. The source region (first source region 153a) and the drain region (first drain region, 155a) of the first transistor portions 153a, 154a, and 155a are doped with n-type impurities, and the second transistor portions 153b and 154b. The source region (second source region 153b) and the drain region (second drain region 155b) of 155b are doped with p-type impurities. In this case, depending on the driving conditions, the first source region 153a and the drain region 155a may be doped with p-type impurities, and the second source region 153b and the drain region 155b may be doped with n-type impurities. .
다결정 규소층(153a, 154a, 155a, 153b, 154b, 155b, 157) 위에는 산화 규소 또는 질화 규소로 이루어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 알루미늄, 크롬, 몰리브덴 또는 이들의 합금 등의 금속으로 이루어진 게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)이 형성되어 있다. A gate insulating layer 140 made of silicon oxide or silicon nitride is formed on the polycrystalline silicon layers 153a, 154a, 155a, 153b, 154b, 155b, and 157. On the gate insulating layer 140, a gate line 121 made of metal such as aluminum, chromium, molybdenum, or an alloy thereof, first and second gate electrodes 124a and 124b, and a storage electrode 133 are formed.
제1 게이트 전극(124a)은 게이트선(121)의 가지 모양으로 형성되어 있고 제1 트랜지스터의 채널 영역(제1 채널 영역, 154a)과 중첩하고 있으며, 제2 게이트 전극(124b)은 게이트선(121)과는 분리되어 있고 제2 트랜지스터의 채널 영역(제2 채널 영역, 154b)과 중첩하고 있다. 유지 전극(133)은 제2 게이트 전극(124b)과 연결되어 있고, 다결정 규소층의 유지 전극부(157)와 중첩되어 있다. 게이트선(121)의 한쪽 끝부분은 외부 구동 회로(도시하지 않음)로부터 전달되는 신호를 입력받기 위해서 게이트선(121)의 폭보다 넓게 형성할 수 있다. The first gate electrode 124a is formed in the shape of a branch of the gate line 121 and overlaps the channel region (first channel region 154a) of the first transistor, and the second gate electrode 124b is a gate line ( 121 and overlap with the channel region (second channel region 154b) of the second transistor. The storage electrode 133 is connected to the second gate electrode 124b and overlaps the storage electrode portion 157 of the polysilicon layer. One end of the gate line 121 may be formed wider than the width of the gate line 121 to receive a signal transmitted from an external driving circuit (not shown).
게이트선(121)과 제1 및 제2 게이트 전극(124a, 124b) 및 유지 전극(133)의 위에는 층간 절연막(801)이 형성되어 있고, 층간 절연막(801) 위에는 제1 및 제2 데이터선(171a, 171b), 제1 및 제2 소스 전극(173a, 173b), 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다. An interlayer insulating film 801 is formed on the gate line 121, the first and second gate electrodes 124a and 124b, and the storage electrode 133, and on the interlayer insulating film 801, the first and second data lines ( 171a and 171b, first and second source electrodes 173a and 173b, and first and second drain electrodes 175a and 175b are formed.
제1 소스 전극(173a)은 제1 데이터선(171a)의 분지로서 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(181)를 통하여 제1 소스 영역(153a)과 연결되어 있고, 제2 소스 전극(173b)은 제2 데이터선(171b)의 분지로서 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(184)를 통하여 제2 소스 영역(153b)과 연결되어 있다. 제1 드레인 전극(175a)은 층간 절연막(801)과 게이트 절연막(140)을 관통하고 있는 접촉구(182, 183)를 통하여 제1 드레인 영역(155a) 및 제2 게이트 전극(124b)과 접촉하여 이들을 연결하고 있고, 제2 드레인 전극(175b)은 게이트 절연막(140) 및 층간 절연막(801)을 관통하고 있는 접촉구(185)를 통하여 제2 드레인 영역(155b)과 연결되어 있다. 한편, 제2 데이터선(171b)은 유지 전극(133)과 중첩되어 있다.The first source electrode 173a is connected to the first source region 153a as a branch of the first data line 171a through a contact hole 181 penetrating through the interlayer insulating film 801 and the gate insulating film 140. The second source electrode 173b is a branch of the second data line 171b and a second source region 153b through a contact hole 184 penetrating through the interlayer insulating film 801 and the gate insulating film 140. It is connected. The first drain electrode 175a is in contact with the first drain region 155a and the second gate electrode 124b through the contact holes 182 and 183 penetrating the interlayer insulating layer 801 and the gate insulating layer 140. The second drain electrode 175b is connected to the second drain region 155b through a contact hole 185 penetrating through the gate insulating layer 140 and the interlayer insulating layer 801. On the other hand, the second data line 171b overlaps the sustain electrode 133.
그리고 데이터선(171a, 171b, 173a, 173b) 및 드레인 전극(175a, 175b) 위에는 제2 드레인 전극(175)을 노출하는 접촉구(186)를 가지는 층간 절연막(802)이 형성되어 있다. An interlayer insulating film 802 having a contact hole 186 exposing the second drain electrode 175 is formed on the data lines 171a, 171b, 173a, and 173b and the drain electrodes 175a and 175b.
층간 절연막(802) 위에는 접촉구(186)를 통해 제2 드레인 전극(175b)과 연결되어 있는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 알루미늄 등의 반사성이 우수한 물질로 형성하는 것이 바람직하다. 그러나, 필요에 따라서는 화소 전극(190)을 ITO (Indium Tin Oxide) 또는 IZO(Indium zinc Oxide) 등의 투명한 절연 물질로 형성할 수도 있다. The pixel electrode 190 connected to the second drain electrode 175b is formed on the interlayer insulating layer 802 through the contact hole 186. The pixel electrode 190 is preferably formed of a material having excellent reflectivity such as aluminum. However, if necessary, the pixel electrode 190 may be formed of a transparent insulating material such as indium tin oxide (ITO) or indium zinc oxide (IZO).
화소 전극(190) 위에는 유기 절연 물질로 이루어진 격벽(803)이 형성되어 있다. 격벽(803)은 화소 전극(190) 주변을 둘러싸서 유기 발광층(70)이 채워질 영역을 한정하고 있다.A partition wall 803 made of an organic insulating material is formed on the pixel electrode 190. The partition 803 surrounds the pixel electrode 190 to define a region in which the organic emission layer 70 is to be filled.
격벽(803)은 검정색 안료를 포함하는 감광제를 노광 및 현상하여 형성함으로써 차광막의 역할을 하도록 하고, 동시에 형성 공정도 단순화할 수 있다. 격벽(802)에 둘러싸인 화소 전극(190) 위의 영역에는 유기 발광층(70)이 형성되어 있다. 유기 발광층(70)은 적색, 녹색, 청색 중 어느 하나의 빛을 내는 유기 물질로 이루어지며, 적색, 녹색 및 청색 유기 발광층(70)이 순서대로 반복적으로 배치되어 있다. The partition wall 803 is formed by exposing and developing a photosensitive agent including a black pigment to serve as a light shielding film, and at the same time, the forming process may be simplified. The organic emission layer 70 is formed in an area on the pixel electrode 190 surrounded by the partition 802. The organic light emitting layer 70 is formed of an organic material emitting one of red, green, and blue light, and the red, green, and blue organic light emitting layers 70 are repeatedly arranged in sequence.
유기 발광층(70)과 격벽(803) 위에는 버퍼층(804)이 형성되어 있다. 버퍼층(804)은 필요에 따라서는 생략될 수 있다. The buffer layer 804 is formed on the organic light emitting layer 70 and the partition 803. The buffer layer 804 may be omitted as necessary.
버퍼층(804) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 만약 화소 전극(190)이 ITO 또는 IZO 등의 투명한 도전 물질로 이루어지는 경우에는 공통 전극(270)은 알루미늄 등의 반사성이 좋은 금속으로 형성한다. The common electrode 270 is formed on the buffer layer 804. The common electrode 270 is made of a transparent conductive material such as ITO or IZO. If the pixel electrode 190 is made of a transparent conductive material such as ITO or IZO, the common electrode 270 is formed of a metal having good reflectivity such as aluminum.
한편, 도시하지는 않았으나 공통 전극(270)의 전도성을 보완하기 위하여 저항이 낮은 금속으로 보조 전극을 형성할 수도 있다. 보조 전극은 공통 전극(270)과 버퍼층(804) 사이 또는 공통 전극(270) 위에 형성할 수 있으며, 유기 발광층(70)과는 중첩하지 않도록 격벽(803)을 따라 매트릭스 모양으로 형성하는 것이 바람직하다. 여기서, 제2 데이터선(171b)은 정전압 전원에 연결되어 되어 있다. Although not shown, an auxiliary electrode may be formed of a metal having low resistance to compensate for the conductivity of the common electrode 270. The auxiliary electrode may be formed between the common electrode 270 and the buffer layer 804 or on the common electrode 270. The auxiliary electrode may be formed in a matrix shape along the partition wall 803 so as not to overlap the organic light emitting layer 70. . Here, the second data line 171b is connected to a constant voltage power supply.
이러한 유기 발광 표시 장치용 박막 트랜지스터 표시판의 구동에 대하여 간단히 설명한다. The driving of the thin film transistor array panel for the organic light emitting diode display will be briefly described.
게이트선(121)에 온(on : 이하 온 이라함) 펄스가 인가되면 제1 트랜지스터가 온 되어 제1 데이터선(171a)을 통하여 인가되는 화상 신호 전압이 제2 게이트 전극(124b)으로 전달된다. 제2 게이트 전극(124b)에 화상 신호 전압이 인가되면 제2 트랜지스터가 온 되어 제2 데이터선(171b)을 통하여 전달되는 전류가 화소 전극(190)과 유기 발광층(70)을 통하여 공통 전극(270)으로 흐르게 된다. 유기 발광층(70)은 전류가 흐르면 특정 파장대의 빛을 방출한다. 흐르는 전류의 양에 따라 유기 발광층(70)이 방출하는 빛의 양이 달라져 휘도가 변하게 된다. 이 때, 제2 트랜지스터가 전류를 흘릴 수 있는 양은 제1 트랜지스터를 통하여 전달되는 화상 신호 전압의 크기에 의하여 결정된다.When an on pulse is applied to the gate line 121, the first transistor is turned on, and an image signal voltage applied through the first data line 171a is transferred to the second gate electrode 124b. . When the image signal voltage is applied to the second gate electrode 124b, the second transistor is turned on, and a current transmitted through the second data line 171b is transferred to the common electrode 270 through the pixel electrode 190 and the organic emission layer 70. Will flow). The organic light emitting layer 70 emits light in a specific wavelength band when current flows. The amount of light emitted by the organic light emitting layer 70 varies according to the amount of current flowing, thereby changing the brightness. At this time, the amount of current that the second transistor can flow is determined by the magnitude of the image signal voltage transmitted through the first transistor.
이상 설명한 유기 발광 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법을 도 9 내지 도 18b 및 앞서 설명한 도 7 내지 도 8b를 참조하여 상세히 설명한다. A method of manufacturing the thin film transistor array panel for the organic light emitting display device described above will be described in detail with reference to FIGS. 9 to 18B and FIGS. 7 to 8B.
도 9, 도 11, 도 13, 도 15 및 도 17은 본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 도 10a 및 도 10b는 각각 도 9의 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도이고, 도 12a 및 도 12b는 각각 도 11의 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도이고, 도 14a 및 도 14b는 각각 도 13의 XIVa-XIVa' 선 및 XIVb-XIVb' 선을 따라 잘라 도시한 단면도이고, 도 16a 및 도 16b는 각각 도 15의 XVIa-XVIa' 선 및 XVIb-XVIb' 선을 따라 잘라 도시한 단면도이고, 도 18a 및 도 18b는 각각 도 17의 XVIIIa-XVIIIa' 선 및 XVIIIb-XVIIIb' 선을 따라 잘라 도시한 단면도이다.9, 11, 13, 15, and 17 are layout views in an intermediate step of a method of manufacturing a thin film transistor array panel for an organic light emitting diode display according to an exemplary embodiment of the present invention. 10A and 10B are cross-sectional views taken along the lines Xa-Xa 'and Xb-Xb' of FIG. 9, respectively, and FIGS. 12A and 12B are XIIa-XIIa 'of FIG. 11, respectively. 14A and 14B are cross-sectional views taken along the lines XIVa-XIVa 'and XIVb-XIVb' of FIG. 13, respectively, and FIGS. 16A and 16B are cross-sectional views taken along line XIVb-XIIb '. 15 are cross-sectional views taken along the lines XVIa-XVIa 'and XVIb-XVIb' of FIG. 15, and FIGS. 18A and 18B are cross-sectional views taken along the lines XVIIIa-XVIIIa 'and XVIIIb-XVIIIb' of FIG. 17, respectively. to be.
먼저 도 9 내지 도 10b에 도시한 바와 같이, 절연 기판(110) 위에 산화 규소 등을 증착하여 차단층(111)을 형성하고, 차단층(111) 위에 비정질 규소막을 증착한다. 비정질 규소막의 증착은 LPCVD(low temperature chemical vapor deposition), PECVE(plasma enhanced chemical vapor deposition) 또는 스퍼터링(sputtering)으로 진행할 수 있다. 이어서, 비정질 규소막을 본 발명의 제1 및 제2 실시예에 따른 다결정용 마스크를 이용한 결정화 방법으로 결정화하여 균일한 결정립을 가지는 다결정 규소막을 형성한다(도 5 및 도 6 참조).First, as illustrated in FIGS. 9 to 10B, a silicon oxide or the like is deposited on the insulating substrate 110 to form a blocking layer 111, and an amorphous silicon film is deposited on the blocking layer 111. The deposition of the amorphous silicon film may be performed by low temperature chemical vapor deposition (LPCVD), plasma enhanced chemical vapor deposition (PECVE), or sputtering. Subsequently, the amorphous silicon film is crystallized by the crystallization method using the polycrystalline masks according to the first and second embodiments of the present invention to form a polycrystalline silicon film having uniform grains (see FIGS. 5 and 6).
다음, 다결정 규소막을 사진 식각 공정으로 패터닝하여 제1, 제2 트랜지스터부 및 유지 전극부(157)를 형성한다. Next, the polycrystalline silicon film is patterned by a photolithography process to form the first and second transistor parts and the sustain electrode part 157.
도 11 내지 도 12b에 도시한 바와 같이, 다결정 규소층(150a, 150b, 157) 위에 게이트 절연막(140)을 증착한다. 이어서, 금속을 증착하여 게이트용 금속막(120)을 형성한다. 이후 게이트용 금속막(120) 위에 감광막을 도포한 후 노광 및 현상하여 제1 감광막 패턴(PR1)을 형성한다. As shown in Figs. 11 to 12B, the gate insulating film 140 is deposited on the polycrystalline silicon layers 150a, 150b, and 157. Subsequently, metal is deposited to form a gate metal film 120. Thereafter, a photoresist film is coated on the gate metal film 120, followed by exposure and development to form a first photoresist film pattern PR1.
다음으로 제1 감광막 패턴(PR1)을 마스크로 하여 게이트용 금속막(120)을 식각함으로써 제2 게이트 전극(124b)과 유지 전극(133)을 형성하고, 노출되어 있는 제2 트랜지스터부(150b) 다결정 규소층에 p형 불순물 이온을 주입하여 제2 소스 영역(153b)과 제2 드레인 영역(155b) 및 불순물이 도핑되지 않은 제2 채널 영역(154b)을 형성한다. 이 때, 제1 트랜지스터부(150a) 다결정 규소층은 제1 감광막 패턴(PR1) 및 게이트용 금속막(120)에 덮여 보호된다. 이때 유지 전극부(157)는 후에 형성되는 데이터선(171b)과 중첩하는 부분으로 감광막에 의해 보호되므로 불순물이 도핑되지 않는다. Next, the gate metal film 120 is etched using the first photoresist film pattern PR1 as a mask to form the second gate electrode 124b and the sustain electrode 133, and the exposed second transistor unit 150b. The p-type impurity ions are implanted into the polysilicon layer to form the second source region 153b, the second drain region 155b, and the second channel region 154b which is not doped with impurities. In this case, the polycrystalline silicon layer of the first transistor unit 150a is covered and protected by the first photoresist film pattern PR1 and the gate metal film 120. At this time, since the sustain electrode part 157 overlaps with the data line 171b formed later, the sustain electrode part 157 is protected by the photosensitive film so that impurities are not doped.
도 13 내지 도 14b에 도시한 바와 같이, 제1 감광막 패턴(PR1)을 제거하고, 감광막을 새로 도포하고 노광 및 현상하여 제2 감광막 패턴(PR2)을 형성한다. 제2 감광막 패턴(PR2)을 마스크로 하여 게이트용 금속막(120)을 식각함으로써 제1 게이트 전극(124a) 및 게이트선(121)을 형성하고, 노출되어 있는 제1 트랜지스터부(150a) 다결정 규소층에 n형 불순물 이온을 주입하여 제1 소스 영역(153a)과 제1 드레인 영역(155a) 및 불순물이 도핑되지 않은 제1 채널 영역(154a)을 형성한다. 이 때, 제2 트랜지스터부(153b, 154b, 155b) 및 유지 전극부(157)는 제2 감광막 패턴(PR2)에 덮여 보호된다.As shown in FIGS. 13 to 14B, the first photoresist pattern PR1 is removed, the photoresist is newly applied, exposed and developed to form a second photoresist pattern PR2. The gate metal film 120 is etched using the second photoresist film pattern PR2 as a mask to form the first gate electrode 124a and the gate line 121, and the first transistor portion 150a of the polycrystalline silicon is exposed. The n-type impurity ions are implanted into the layer to form the first source region 153a, the first drain region 155a, and the first channel region 154a which is not doped with impurities. At this time, the second transistor units 153b, 154b, and 155b and the storage electrode unit 157 are covered and protected by the second photosensitive film pattern PR2.
다음, 도 15 내지 도 16b에 도시한 바와 같이, 게이트선(121, 124a, 124b, 133) 위에 층간 절연막(801)을 적층하고 사진 식각 공정으로 층간 절연층(801) 및 게이트 절연막(140)을 식각하여 제1 소스 영역(173a), 제1 드레인 영역(175a), 제2 소스 영역(173b) 및 제2 드레인 영역(175b)을 각각 노출시키는 접촉구(181, 182, 184, 185)와 층간 절연층(801)을 식각하여 제2 게이트 전극(124b)의 한쪽 끝부분을 노출시키는 접촉구(183)를 형성한다.Next, as shown in FIGS. 15 to 16B, the interlayer insulating layer 801 is stacked on the gate lines 121, 124a, 124b, and 133, and the interlayer insulating layer 801 and the gate insulating layer 140 are formed by a photolithography process. The interlayer and the contact holes 181, 182, 184, and 185 exposing the first source region 173a, the first drain region 175a, the second source region 173b, and the second drain region 175b, respectively, by etching. The insulating layer 801 is etched to form a contact hole 183 exposing one end of the second gate electrode 124b.
다음 데이터용 금속막을 적층하고 사진 식각 공정으로 데이터선(171a, 171b, 173a, 173b) 및 드레인 전극(175a, 175b)을 형성한다. Next, the data metal film is stacked and the data lines 171a, 171b, 173a and 173b and the drain electrodes 175a and 175b are formed by a photolithography process.
도 17 내지 도 18b에 도시한 바와 같이, 데이터선(171a, 171b, 173a, 173b) 및 드레인 전극(175a, 175b) 위에 층간 절연막(802)을 형성한 후 사진 식각 공정으로 층간 절연막(802)을 식각하여 제2 드레인 전극(175b)를 노출하는 접촉구(186)를 형성한다. 17 to 18B, an interlayer insulating film 802 is formed on the data lines 171a, 171b, 173a and 173b and the drain electrodes 175a and 175b, and then the interlayer insulating film 802 is formed by a photolithography process. By etching, the contact hole 186 exposing the second drain electrode 175b is formed.
이후 층간 절연막(802) 위에 알루미늄 등의 반사성이 우수한 금속을 증착한 후 사진 식각 공정으로 패터닝하여 접촉구(186)를 통해 제2 드레인 전극(175b)과 연결되는 화소 전극(190)을 형성한다. Subsequently, a metal having excellent reflectivity such as aluminum is deposited on the interlayer insulating layer 802 and patterned by a photolithography process to form a pixel electrode 190 connected to the second drain electrode 175b through the contact hole 186.
다음, 도 7 내지 도 8b에 도시한 바와 같이, 데이터선(171a, 171b, 173a, 173b) 및 드레인 전극(175a, 175b) 위에 검정색 안료를 포함하는 유기막을 도포하고 노광 및 현상하여 격벽(803)을 형성하고, 각 화소 영역에 유기 발광층(70)을 형성한다. 이 때, 유기 발광층(70)은 다층 구조로 이루어지는 것이 보통이다. 유기 발광층(70)은 마스킹(masking) 후 증착하거나 잉크젯 프린팅 등의 방법을 통하여 형성한다.Next, as illustrated in FIGS. 7 to 8B, an organic film including a black pigment is coated on the data lines 171a, 171b, 173a, and 173b and the drain electrodes 175a and 175b, and exposed and developed to partition the barrier rib 803. The organic light emitting layer 70 is formed in each pixel area. At this time, the organic light emitting layer 70 usually has a multilayer structure. The organic light emitting layer 70 is deposited after masking, or formed by inkjet printing or the like.
다음, 유기 발광층(70) 위에 전도성 유기물질을 도포하여 버퍼층(804)을 형성하고, 버퍼층(804) 위에 ITO 또는 IZO를 증착하여 공통 전극(270)을 형성한다.Next, a conductive organic material is coated on the organic emission layer 70 to form a buffer layer 804, and ITO or IZO is deposited on the buffer layer 804 to form a common electrode 270.
이 때, 도시하지는 않았으나 공통 전극(270) 형성 전 또는 후에 알루미늄 등의 저저항 물질로 보조 전극을 형성할 수 있다. 또, 화소 전극(190)을 투명 도전 물질로 형성하는 경우에는 공통 전극(270)을 반사성이 우수한 금속을 사용하여 형성한다.At this time, although not shown, the auxiliary electrode may be formed of a low resistance material such as aluminum before or after the common electrode 270 is formed. In addition, when the pixel electrode 190 is formed of a transparent conductive material, the common electrode 270 is formed using a metal having excellent reflectivity.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary and can be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. There will be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.
이상에서 설명한 바와 같이 본 발명에 따른 다결정용 마스크를 이용하여 비정질 규소층을 결정화하면 균일한 다결정 규소층을 얻을 수 있다. 따라서 다결정 규소층을 포함하는 표시판을 형성할 때 다결정 규소층의 전류 특성이 향상되므로 고품질의 표시판을 얻을 수 있다. As described above, when the amorphous silicon layer is crystallized using the polycrystalline mask according to the present invention, a uniform polycrystalline silicon layer can be obtained. Therefore, when the display panel including the polycrystalline silicon layer is formed, the current characteristics of the polycrystalline silicon layer are improved, thereby obtaining a high quality display panel.
도 1a 및 도 1b는 본 발명의 실시예에 따른 다결정용 마스크를 도시한 도면이고, 1A and 1B illustrate a mask for polycrystal according to an embodiment of the present invention.
도 2는 종래 기술에 따른 다결정용 마스크를 통해 비정질 규소막에 주사되는 레이저의 에너지 공간 밀도 프로파일을 도시한 도면이고, 2 is a diagram showing an energy spatial density profile of a laser scanned to an amorphous silicon film through a polycrystalline mask according to the prior art,
도 3은 본 발명의 실시예에 따른 다결정용 마스크를 통해 비정질 규소막에 주사되는 레이저의 에너지 공간 밀도 분포 프로파일을 도시한 도면이고,3 is a diagram illustrating an energy spatial density distribution profile of a laser scanned to an amorphous silicon film through a polycrystalline mask according to an embodiment of the present invention.
도 4는 도 2 및 도 3에 도시한 레이저의 에너지 공간 밀도 프로파일에 따른 결정의 성장 길이를 비교하여 나타낸 시뮬레이션 결과 그래프이고,4 is a graph showing simulation results comparing the growth lengths of the crystals according to the energy spatial density profiles of the lasers shown in FIGS. 2 and 3;
도 5는 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적 고상 결정 공정을 개략적으로 도시한 도면이고, 5 is a view schematically showing a sequential solid-state crystallization process of crystallizing amorphous silicon into polycrystalline silicon by irradiation with a laser,
도 6은 순차적 측면 결정화 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이고,6 is a view showing the microstructure of polycrystalline silicon in the process of crystallizing amorphous silicon into polycrystalline silicon through a sequential side crystallization process,
도 7은 본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배치도이고,7 is a layout view of a thin film transistor array panel for an organic light emitting diode display according to an exemplary embodiment of the present invention.
도 8a 및 도 8b는 각각 도 7의 VIIIa-VIIIa' 선 및 VIIIb-VIIIb' 선을 따라 잘라 도시한 단면도이고,8A and 8B are cross-sectional views taken along the lines VIIIa-VIIIa 'and VIIIb-VIIIb' of FIG. 7, respectively.
도 9, 도 11, 도 13, 도 15 및 도 17은 본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 9, 11, 13, 15, and 17 are layout views in an intermediate step of a method of manufacturing a thin film transistor array panel for an organic light emitting diode display according to an exemplary embodiment of the present invention. The drawings are listed in the order of the process.
도 10a 및 도 10b는 각각 도 9의 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도이고,10A and 10B are cross-sectional views taken along the lines Xa-Xa 'and Xb-Xb' of FIG. 9, respectively.
도 12a 및 도 12b는 각각 도 11의 XIIa-XIIa' 선 및 XIIb-XIIb' 선을 따라 잘라 도시한 단면도이고,12A and 12B are cross-sectional views taken along the lines XIIa-XIIa 'and XIIb-XIIb' of FIG. 11, respectively.
도 14a 및 도 14b는 각각 도 13의 XIVa-XIVa' 선 및 XIVb-XIVb' 선을 따라 잘라 도시한 단면도이고,14A and 14B are cross-sectional views taken along lines XIVa-XIVa 'and XIVb-XIVb' of FIG. 13, respectively.
도 16a 및 도 16b는 각각 도 15의 XVIa-XVIa' 선 및 XVIb-XVIb' 선을 따라 잘라 도시한 단면도이고,16A and 16B are cross-sectional views taken along the lines XVIa-XVIa 'and XVIb-XVIb' of FIG. 15, respectively.
도 18a 및 도 18b는 각각 도 17의 XVIIIa-XVIIIa' 선 및 XVIIIb-XVIIIb' 선을 따라 잘라 도시한 단면도이다.18A and 18B are cross-sectional views taken along the lines XVIIIa-XVIIIa 'and XVIIIb-XVIIIb' of FIG. 17, respectively.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030087613A KR101054339B1 (en) | 2003-12-04 | 2003-12-04 | Polycrystalline Mask and Silicon Crystallization Method Using The Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030087613A KR101054339B1 (en) | 2003-12-04 | 2003-12-04 | Polycrystalline Mask and Silicon Crystallization Method Using The Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050054263A true KR20050054263A (en) | 2005-06-10 |
| KR101054339B1 KR101054339B1 (en) | 2011-08-04 |
Family
ID=37249614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030087613A KR101054339B1 (en) | 2003-12-04 | 2003-12-04 | Polycrystalline Mask and Silicon Crystallization Method Using The Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101054339B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7476475B2 (en) | 2006-05-09 | 2009-01-13 | Samsung Electronics Co., Ltd. | Mask for sequential lateral solidification and method of performing sequential lateral solidification using the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102052933B1 (en) * | 2012-11-27 | 2019-12-09 | 삼성디스플레이 주식회사 | Display substrate |
| KR102121341B1 (en) * | 2019-11-29 | 2020-06-11 | 삼성디스플레이 주식회사 | Method of manufacturing display substrate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995018984A1 (en) * | 1994-01-07 | 1995-07-13 | Coherent, Inc. | Apparatus for creating a square or rectangular laser beam with a uniform intensity profile |
| TW527732B (en) | 2001-08-21 | 2003-04-11 | Samsung Electronics Co Ltd | Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks |
| KR100796758B1 (en) * | 2001-11-14 | 2008-01-22 | 삼성전자주식회사 | A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask |
-
2003
- 2003-12-04 KR KR1020030087613A patent/KR101054339B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7476475B2 (en) | 2006-05-09 | 2009-01-13 | Samsung Electronics Co., Ltd. | Mask for sequential lateral solidification and method of performing sequential lateral solidification using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101054339B1 (en) | 2011-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101061843B1 (en) | Polycrystalline Mask and Silicon Crystallization Method Using The Same | |
| US20070015069A1 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| KR100496139B1 (en) | optical mask, crystallization method of silicon film and manfaturing method of array substrate using the same | |
| KR100878240B1 (en) | A poly-crystallization mask, and a method for manufacturing a thin film transistor using the mask | |
| KR100573225B1 (en) | Method of crystallizing of an amorphous silicon layer | |
| US20060024592A1 (en) | Mask for making polysilicon structure, method of making the same, and method of making thin film transistor using the same | |
| KR101054339B1 (en) | Polycrystalline Mask and Silicon Crystallization Method Using The Same | |
| US6265290B1 (en) | Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same | |
| KR101499232B1 (en) | Mask for silicon crystallization, forming method of poly-silicon thin film and manufacturing method of thin film transistor | |
| KR101100875B1 (en) | Laser beam irradiation device for solidification, method for solidify and method for manufacturing a thin film transistor array panel including the method | |
| CN109473399B (en) | Display substrate preparation method | |
| KR101588448B1 (en) | Array substrate including thin film transistor of polycrystalline silicon and method of fabricating the same | |
| KR100992124B1 (en) | Panel for a display device and method for manufacturing thereof | |
| KR101026796B1 (en) | poly silicon layer, mask for forming the poly silicon layer, panel for a display device including the poly silicon layer, and method for manufacturing thereof | |
| KR100833956B1 (en) | Optical mask for crystallization of amorphous silicon | |
| KR100920343B1 (en) | Poly silicon thin film transistor array panel and fabricating method of the same | |
| KR20060089833A (en) | Optic mask for solidification, thin film transistor array panel using the same and manufacturing method thereof | |
| KR100928053B1 (en) | Crystallization Process of Thin Film Transistor for TOC LCD | |
| KR100992143B1 (en) | Silicon crystallization system and silicon crystallization method | |
| KR101289066B1 (en) | Method for crystallizing layer and method for fabricating crystallizing mask | |
| KR101032944B1 (en) | Mask for solidification, and method for manufacturing a thin film transistor array panel using the method | |
| JPH0566422A (en) | Production of liquid crystal display device and production of sensor | |
| KR20060084490A (en) | Optic mask for solidification and thin film transistor array panel using thesame | |
| KR20100084899A (en) | Mask for solidification, solidification method usting the same and method for manufacturing thin film transistor array panel including the same | |
| KR20060089828A (en) | Thin film transistor array panel and manufacturing mathod thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |