KR20050051296A - 나노토포그라피를 향상시키는 웨이퍼 제조방법 - Google Patents

나노토포그라피를 향상시키는 웨이퍼 제조방법 Download PDF

Info

Publication number
KR20050051296A
KR20050051296A KR1020030085063A KR20030085063A KR20050051296A KR 20050051296 A KR20050051296 A KR 20050051296A KR 1020030085063 A KR1020030085063 A KR 1020030085063A KR 20030085063 A KR20030085063 A KR 20030085063A KR 20050051296 A KR20050051296 A KR 20050051296A
Authority
KR
South Korea
Prior art keywords
etching
wafer
acid
nanotopography
solution
Prior art date
Application number
KR1020030085063A
Other languages
English (en)
Inventor
강희명
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020030085063A priority Critical patent/KR20050051296A/ko
Publication of KR20050051296A publication Critical patent/KR20050051296A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

본 발명은 나노토포그라피를 향상시키는 웨이퍼 제조방법에 대한 것이다. 본 발명의 웨이퍼 제조방법에서 에칭과정은, 웨이퍼의 나노토포그라피 향상을 위한 에칭과정으로, 상기 웨이퍼를 염기성 용액에 담구어 에칭하는 알칼리에칭단계와; 상기 알칼리에칭단계를 거친 웨이퍼를 산성 용액에 담구어 에칭하는 액시드에칭단계와; 상기 액시드에칭단계를 거친 웨이퍼를 세정액에 담구어 세정하는 세정단계를 포함하여 구성되는 에칭과정을 거치는 것을 특징으로 한다.

Description

나노토포그라피를 향상시키는 웨이퍼 제조방법{A Wafer Manufacturing method For Enhencing Nanotopography}
본 발명은 나노토포그라피를 향상시키는 웨이퍼 제조방법에 대한 것으로, 더욱 상세하게는 습식에칭과정을 알칼리에칭단계와 산성에칭단계를 연속하여 수행하여 나노토포그라피를 향상시키는 웨이퍼 제조방법에 대한 것이다.
실리콘웨이퍼는 반도체에 소요되는 공정 재료의 절반이상을 차지한다는 외형적 측면뿐 아니라 반도체 소자 기술 자체가 실리콘 웨이퍼의 물성과 불가분의 관계에 있다는 점에서 그 중요성이 매우 크다. 실리콘웨이퍼는 Bipolar, IC, NMOS 등 반도체 소자의 종류에 따라 달라질 뿐만 아니라, 메모리와 같은 동일 소자에서도 128M, 256M 등 집적도에 따라 요구되는 품질이 달라진다. 이러한 반도체소자에 따라 요구되는 품질 평가항목은 종래에는 소자의 전기적 특성에 따른 저항이나 집적도에 따른 평탄도 등의 몇 가지 항목에 국한되어 있었다.
그러나, 최근에는 Thermal Process, Device Isolation, Contact Formation, Metalization 등의 반도체 공정 특징에 따라 최적화된 실리콘 웨이퍼의 품질이 요구되고 있으며, 또한 CMP(Chemical Mechanical Polishing), STI(Shallow Trench Isolation) 등과 같이 신규 채용되는 공정에 따라 나노토포그라피(Nanotopography)와 같은 새로운 품질 항목들이 요구되고 있다.
도 1에 도시된 그래프에서와 같이 나노토포그라피는 웨이퍼 평탄도와 표면거칠기 사이의 표면결정인자로, 웨이퍼 후면의 미세굴곡에 의하여 그 품질 특성이 결정되어지는 것을 의미한다. 최근의 반도체 공정에서는 나노토포그라피의 중요성이 매우 커지고 있어, 웨이퍼 후면의 미세굴곡을 결정하는 에칭방법에 대한 고찰 및 새로운 에칭방법이 절실히 요구되어지고 있다.
도 2는 각각 종래의 액시드에칭 및 알칼리에칭에 의한 웨이퍼의 표면상태를 예시하는 단면도이고, 도3은 종래의 에칭방법에 의한 결과로 웨이퍼의 표면상태를 예시한 도표이다. 그리고, 도 4는 각각 NaOH와 KOH에 의한 웨이퍼의 에칭상태를 예시한 평면도이다.
종래의 액시드에칭에서는 불산, 초산, 질산을 혼합한 용액인 MAE(Mixed Acid Etchant) 용액을 사용하며, 랩핑에 의해 웨이퍼 표면에 발생한 기계적 손상들이 액시드에칭에 의해 제거되었다. MAE 용액을 이용할 경우에는 마이크로단위의 토포그라피인 미세 거칠기가 우수하며, 금속오염이 발생하지 않는 장점을 가진다.
그러나, 이와 같은 종래의 에칭방법의 MAE용액에 의한 에칭에는 도 3에 도시된 바와 같이 다음과 같은 문제점이 있어 왔다.
MAE용액은 실리콘에 대해 등방성(Isotropic) 에칭용액으로 에칭과정에서 배스(bath)내의 MAE용액의 온도편차와 플로우의 영향으로 TTV(Total Thickness Variation), STIR등의 관리가 힘들며 특히 에지영역에서의 에칭비율이 커서 급격한 Roll-Off 형상을 보이는 문제가 있어 왔다.
한편, 종래의 알칼리에칭은 KOH나 NaOH 두가지 화합물을 사용하였는데 에칭 후 표면의 마이크로 단위의 토포그라피인 미세 거칠기가 나쁘게 나타나고, KOH나 NaOH 자체가 금속오염의 문제를 가지고 있는 단점이 있어 사용이 제한되어 왔다. 그러나 최근에는 고순도 KOH나 NaOH 의 정제가 가능해지면서 랩핑된 웨이퍼의 에칭용액으로 널리 사용되고 있다.
KOH나 NaOH등 알카리성 용액을 이용하는 알칼리에칭은 실리콘에 대해 이방성(Anisotropic)에칭의 특성을 가지므로 랩핑된 웨이퍼의 형상을 크게 왜곡시키지 않고 웨이퍼 전 영역에서 일정한 에칭비율을 보여 TTV, STIR 등의 관리가 가능해진다.
그러나, 이러한 종래의 알칼리에칭에 의하는 경우에는 도 3에 도시된 바와 같이 미세범위의 굴곡은 액시드에칭에 대해 우수한 특성을 지니고는 있으나 표면거칠기(Roughness)가 액시드에칭에 비해 열위의 수준을 나타낸다는 문제가 있어 왔다.
본 발명의 목적은, 알칼리에칭과 액시드에칭을 연속하여 수행하여, 액시드에칭의 장점인 균일한 표면거칠기와 알칼리에칭의 장점인 TTV 및 STIR 그리고 미세굴곡에 있어서의 우수성을 살리는 것이 가능한 나노토포그라피를 향상시키는 웨이퍼 에칭장치를 구현하는 것이다.
상기 목적을 달성하기 위한 본 발명에 의한 나노토포그라피를 향상시키는 웨이퍼 제조방법은, 웨이퍼를 염기성 용액에 담구어 에칭하는 알칼리에칭단계와; 상기 알칼리에칭단계를 거친 웨이퍼를 산성 용액에 담구어 에칭하는 액시드에칭단계와; 상기 액시드에칭단계를 거친 웨이퍼를 세정액에 담구어 세정하는 세정단계를 포함하여 구성되는 것을 특징으로 한다.
알칼리에칭단계에 사용되는 알칼리성 화합물은 NaOH인 것을 특징으로 한다.
알칼리성 용액에서 NaOH의 비율은 40 내지 50 중량%인 것을 특징으로 한다.
알칼리성 용액의 온도는 75 내지 85 ℃로 유지되는 것을 특징으로 한다.
알칼리에칭단계에서 식각에 의해 제거되는 웨이퍼의 두께는 20 내지 30㎛인 것을 특징으로 한다.
액시드에칭단계에서 사용되는 산성용액은 불산, 질산, 초산을 포함하는 용액임을 특징으로 한다.
산성용액은 불산: 질산: 초산의 중량비가 5-10: 30-45: 15-28인 것을 특징으로 하는 것을 특징으로 한다.
액시드에칭단계를 수행하기 위한 산성용액은 25 내지 35℃ 로 유지되는 것을 특징으로 한다.
액시드에칭단계에서 식각에 의해 제거되는 웨이퍼의 두께는 5 내지 10㎛인 것을 특징으로 한다.
상기와 같은 구성에 의하는 본 발명에 의하는 경우, 알칼리에칭과 액시드에칭을 연속수행하여 웨이퍼의 표면의 거칠기가 균일하게 되고, 웨이퍼 표면의 평탄도가 향상되게 된다.
이하 상기와 같은 구성을 가지는 본 발명에 의한 나노토포그라피를 향상시키는 웨이퍼 제조방법의 바람직한 실시예의 구성을 첨부된 도면을 참조하여 상세하게 설명한다.
도 5는 본 실시예의 웨이퍼 제조방법의 각 단계를 예시한 플로우차트이고, 도 6은 본 실시예의 제조방법에 의하는 경우 에칭의 각 조건과 결과를 나타낸 도표이다. 그리고, 도 7은 본 실시예의 방법에 의해 제조된 웨이퍼의 표면상태를 예시한 평면도이다.
도시된 본 실시예의 나노토포그라피를 향상시키는 웨이퍼 제조방법은, 단결정 실리콘 잉곳으로부터 슬라이싱되고 랩핑되어 형성된 웨이퍼를 알칼리에칭과 액시드에칭을 연속하여 수행하는 멀티에칭과정을 거치도록 하고 있다. 이에 의해 본 실시예에서는, 각 에칭단계의 장점을 지님과 동시에 약점을 서로 보완하여 웨이퍼 표면의 미세거칠기, 평탄도, 미세굴곡에 있어서의 개선을 도모하고 있다.
본 실시예의 멀티에칭과정은, 랩핑된 웨이퍼를 염기성 용액에 담구어 에칭하는 알칼리에칭단계와, 알칼리에칭단계를 거친 웨이퍼를 산성 용액에 담구어 에칭하는 액시드에칭단계와, 에칭단계를 거친 웨이퍼를 세정액에 담구어 세정하는 세정단계를 포함한다.
본 실시예에서는 랩핑공정이 종료된 웨이퍼를 에칭하기 이전에 세정액에 담구에 랩핑에 의한 웨이퍼 표면의 오염을 제거하는 세정단계가 수행된다(제 10 단계, 제 11 단계).
랩핑과 세정을 거친 웨이퍼는 우선 알칼리성 용액에 의한 에칭과정을 거치는데, 본 실시예에서는 알칼리성 용액을 형성하는 화학물질로 NaOH를 사용하고 있다(제 13 단계).
알칼리에칭에는 보통 NaOH와 KOH가 많이 사용되지만, 도 3에서 볼 수 있는 바와 같이 KOH는 표면거칠기가 6821Å 인데 반하여 NaOH는 3657Å로 표면거칠기가 2배 가까이 차이가 난다. 따라서, 본 실시예에서는 표면거칠기에 우수한 특성을 가지는 NaOH를 사용하고 있다.
본 실시예의 알칼리성 용액에서 NaOH의 비율은 40 내지 50 중량%를 사용하고 있으며 바람직하게는 45%를 사용한다. 하지만, 에칭용액의 온도와 에칭에 의해 식각하고자 하는 두께와 원하는 표면거칠기의 상태에 따라 그 농도는 달리 정하여 지는 것이 가능하다.
에칭온도가 높으면 식각의 속도가 빨라져서 식각의 두께를 미세조절하는 것이 어렵고, 에칭온도가 너무 낮으면 속도가 느려서 에칭에 많은 시간이 소요되는 문제가 있다. 따라서 에칭의 온도는 원하는 식각두께와 허용두께 편차의 정도에 따라 달리 정해지는 것이 가능하다.
본 실시예에서는 알칼리에칭이 목적하는 식각두께가 24㎛이며 식각두께의 편차는 ±3㎛ 정도이므로, 에칭온도는 75 내지 85 로 조절되어진다. 그러나 에칭온도는 에칭의 목적에 따라서 변할 수 있으며, 알칼리의 종류나 알칼리의 농도 등 여러 가지 요인에 의해 식각의 정도가 동일한 경우에도 온도는 달리 정하는 것이 가능하다.
본 실시예에서는 알칼리에칭이 수행된 웨이퍼를 세정액에 담구어 세정하는 단계가 수행되는데, 이 세정의 단계에 의해 웨이퍼 표면의 알칼리용액이 제거되며, 웨이퍼의 표면은 중성으로 유지된다. 알칼리에칭과 세정단계를 거친 웨이퍼는 계속해서 액시드에칭단계에 투여된다.
본 실시예의 액시드에칭은 불산(HF), 초산(CH3COOH), 질산(HNO3)을 포함하는 산성에칭용액에서 수행된다. 본 실시예에서는 불산, 초산, 질산이 에칭용액을 100% 구성하며, 불산: 질산: 초산의 중량비율이 5-10: 30-45: 15-20이 되도록 혼합된다. 이 역시 에칭의 온도조건과 목적하는 식각두께와 식각의 속도 등의 에칭조건에 따라 각 성분의 비율에는 변동이 있을 수 있다(제 15 단계).
본 실시예에서는 목적하는 식각두께의 대부분은 알칼리에칭에 의해 식각되며, 산성에칭은 주로 웨이퍼 표면의 미세 굴곡이나 거칠기에 있어서의 이득을 위해 행해지는 것이며 웨이퍼의 평탄도를 제어하기 위한 목적을 위해 수행되는 것이 아니기 때문이다.
본 실시예에서는 알칼리에칭에서 24㎛를 에칭하고, 액시드에칭에서는 7㎛에칭하고 있다. 본 실시예의 액시드에칭에서는 7㎛를 편차 ±2㎛로 에칭하기 위하여 상술한 바와 같은 농도비를 가지는 산성용액을 25 내지 35℃ 로 유지되게 하여 에칭을 수행하고 있다.
그러나, 이는 본 실시예의 경우이며, 웨이퍼의 표면을 액시드에칭을 먼저 수행하여 에칭에 의해 목적하는 두께를 거의 에칭하고 이에 후속하여 알칼리에칭을 통해 웨이퍼 표면의 나노토포그라피를 향상시키는 것도 가능하며, 식각의 두께는 에칭의 조건에 따라 다양한 변형이 가능한 부분이다.
상기 과정에 의해 멀티에칭과정을 거친 웨이퍼는 린싱과정을 거쳐 제품화되거나, 반도체 디바이스의 제작을 위한 후속공정으로 투여되게 된다(제 16 단계).
다음은 상기와 같은 구성을 가지는 본 발명에 의한 실시예의 나노토포그라피 향상을 위한 웨이퍼 에칭방법의 작용을 설명한다.
본 실시예에서는 알칼리에칭에 의해 에칭에 의해 식각하고자 하는 대부분의 두께를 식각하게 되는데, 이 알칼리에칭에 의해 웨이퍼의 전체적인 모양에 있어 굴곡이나 에지부분의 심한 Roll-off가 없는 웨이퍼로 연마되는 것이 가능하다.
이에 의해 산성에칭에 의하는 것보다 웨이퍼의 전체적인 평탄도를 향상시키고, 웨이퍼의 미세 굴곡을 우수하게 하는 것이 가능해진다. 또한 알칼리에칭에 의해 대부분의 식각이 이루어진 웨이퍼를 산성용액에 담구어 에칭하여, 액시드에칭의 장점인 웨이퍼 표면의 미세 거칠기에 있어서의 우수성을 확보하는 것이 가능해진다.
본 발명은 상기와 같은 알칼리에칭과 액시드에칭을 연속하여 수행하는 멀티에칭방법에 의함으로서 웨이퍼 표면의 나노토포그라피(nanotopography)를 향상시키게 된다.
도 6에 도시된 바와 같이, 웨이퍼의 미세 거칠기는 종래의 알칼리에칭에 의하는 경우에는 3657Å 이었으나 본 실시예에서는 이보다 훨씬 우수한 2874Å 또는 2998Å 을 얻는 것이 가능하였다.
그리고, 표면 미세굴곡에 있어서, 종래의 산성에칭에 의하는 경우에는 0.5*0.5(nm)2의 경우에 15.9nm이었으나, 본 발명에 의하는 경우는 10.6nm로 크게 향상되었다. 이는 2*2, 5*5, 10*10 (nm)2 에서 산성에칭의 결과는 각각 52.5, 80.7, 124.1nm인데 반하여, 본 실시예에서는 각각의 경우에 27.8, 43.4, 78.8nm로 나타나 미세굴곡에 있어서 현저한 개선효과가 이루어졌음을 확인할 수 있다.
본 발명의 권리범위는 상기 실시예에 한정되는 것이 아니라 특허청구범위에 기재된 사항에 의해 정해지며, 특허청구범위에 기재된 사항과 동일성 범위에서 당업자가 행한 다양한 변형과 개작을 포함함은 자명하다.
본 발명은 상기와 같은 구성에 의해, 알칼리에칭의 장점인 평탄도와 미세굴곡에 있어서 우수한 특성을 지님과 동시에, 액시드에칭의 장점인 미세거칠기에 있어서의 우수성을 지닐 수 있어, 웨이퍼 표면에 있어서 나노토포그라피를 현저하게 향상시키는 것이 가능하게 된다.
도 1은 나노토포그라피의 개념을 보여주는 그래프.
도 2는 종래의 에칭방법에 의하는 경우의 웨이퍼의 미세굴곡의 상태를 예시한 단면도.
도 3은 종래의 에칭방법에 의하는 경우의 웨이퍼의 표면상태를 예시한 도표.
도 4는 종래의 알칼리에칭에 의하는 경우의 웨이퍼의 표면상태를 예시한 평면도.
도 5는 본 발명에 의한 나노토포그라피를 향상시키는 웨이퍼 제조방법의 바람직한 실시예의 구성을 예시한 플로우차트.
도 6은 본 발명의 실시예의 의하여 제조된 웨이퍼의 표면상태를 종래의 것과 비교하는 도표.
도 7은 본 발명의 실시예에 의하여 제조된 웨이퍼의 표면상태를 종래의 것과 비교하는 평면도.

Claims (9)

  1. 웨이퍼의 나노토포그라피 향상을 위한 에칭과정으로,
    상기 웨이퍼를 염기성 용액에 담구어 에칭하는 알칼리에칭단계와;
    상기 알칼리에칭단계를 거친 웨이퍼를 산성 용액에 담구어 에칭하는 액시드에칭단계와;
    상기 액시드에칭단계를 거친 웨이퍼를 세정액에 담구어 세정하는 세정단계를 포함하여 구성되는 에칭과정을 거치는 것을 특징으로 하는 나노토포그라피를 향상시키는 웨이퍼 제조방법.
  2. 청구항 1에 있어서, 상기 알칼리에칭단계에 사용되는 알칼리성 화합물은 NaOH인 것을 특징으로 하는 나노토포그라피를 향상시키는 웨이퍼 제조방법.
  3. 청구항 2에 있어서, 상기 알칼리성 용액에서 NaOH의 비율은 40 내지 50 중량%인 것을 특징으로 하는 나노토포그라피를 향상시키는 웨이퍼 제조방법.
  4. 청구항 3에 있어서, 상기 NaOH 알칼리성 용액의 온도는 75 내지 85℃ 로 유지되는 것을 특징으로 하는 나노토포그라피를 향상시키는 웨이퍼 제조방법.
  5. 청구항 1 내지 4 중 어느 하나의 청구항에 있어서, 상기 알칼리에칭단계에서 식각에 의해 제거되는 웨이퍼의 두께는 20 내지 30㎛인 것을 특징으로 하는 나노토포그라피를 향상시키는 웨이퍼 제조방법.
  6. 청구항 1에 있어서, 상기 액시드에칭단계에서 사용되는 산성용액은 불산, 질산, 초산을 포함하는 용액임을 특징으로 하는 나노토포그라피를 향상시키는 웨이퍼 제조방법.
  7. 청구항 1에 있어서, 상기 산성용액은 불산: 질산: 초산의 중량비가 5-10: 30-45: 15-28인 것을 특징으로 하는 것을 특징으로 하는 나노토포그라피를 향상시키는 웨이퍼 제조방법.
  8. 청구항 7 에 있어서, 상기 액시드에칭단계를 수행하기 위한 산성용액은 25 내지 35℃ 로 유지되는 것을 특징으로 하는 나노토포그라피를 향상시키는 웨이퍼 제조방법.
  9. 청구항 1, 6 내지 8 중 어느 하나의 청구항에 있어서, 상기 액시드에칭단계에서 식각에 의해 제거되는 웨이퍼의 두께는 5 내지 10㎛인 것을 특징으로 하는 나노토포그라피를 향상시키는 웨이퍼 제조방법.
KR1020030085063A 2003-11-27 2003-11-27 나노토포그라피를 향상시키는 웨이퍼 제조방법 KR20050051296A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030085063A KR20050051296A (ko) 2003-11-27 2003-11-27 나노토포그라피를 향상시키는 웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085063A KR20050051296A (ko) 2003-11-27 2003-11-27 나노토포그라피를 향상시키는 웨이퍼 제조방법

Publications (1)

Publication Number Publication Date
KR20050051296A true KR20050051296A (ko) 2005-06-01

Family

ID=38666544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085063A KR20050051296A (ko) 2003-11-27 2003-11-27 나노토포그라피를 향상시키는 웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR20050051296A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781079B1 (ko) * 2006-05-18 2007-11-30 (주)이씨테크 알루미늄 금속판의 에칭방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781079B1 (ko) * 2006-05-18 2007-11-30 (주)이씨테크 알루미늄 금속판의 에칭방법

Similar Documents

Publication Publication Date Title
JP4509488B2 (ja) 貼り合わせ基板の製造方法
US7829467B2 (en) Method for producing a polished semiconductor
US6376335B1 (en) Semiconductor wafer manufacturing process
JP5572085B2 (ja) Soiウェーハの製造方法
US6316370B1 (en) Method for etching doped polysilicon with high selectivity to undoped polysilicon
KR20040028773A (ko) 표면질이 우수한 gan 웨이퍼 및 이의 제조 방법
US5899731A (en) Method of fabricating a semiconductor wafer
JPH11171693A (ja) シリコンウエーハのエッチング方法およびシリコンウエーハ用エッチング液
JP2003197602A (ja) ウェーハ製造方法
TWI601185B (zh) A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer
WO2007063677A1 (ja) 半導体ウエーハの平面研削方法および製造方法
KR20050051296A (ko) 나노토포그라피를 향상시키는 웨이퍼 제조방법
US5930650A (en) Method of etching silicon materials
US20040266191A1 (en) Process for the wet-chemical surface treatment of a semiconductor wafer
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
CN115197706A (zh) 酸腐蚀液、硅片加工方法和晶圆封装方法
JP2007150196A (ja) 半導体ウエーハの洗浄方法および製造方法
US6514875B1 (en) Chemical method for producing smooth surfaces on silicon wafers
JP2004343013A (ja) シリコン材料のエッチング方法
JP7279753B2 (ja) シリコンウェーハの洗浄方法および製造方法
TW506008B (en) Semiconductor wafer manufacturing process
KR100398704B1 (ko) 실리콘 웨이퍼 제조 방법
KR20160114544A (ko) 기판 표면 상의 금속 오염을 감소시키는 방법
JP3337735B2 (ja) 半導体基板の製造方法
JP2003007672A (ja) シリコン半導体ウェーハのエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application