KR20050048124A - 반도체소자의 저유전막 형성방법 - Google Patents

반도체소자의 저유전막 형성방법 Download PDF

Info

Publication number
KR20050048124A
KR20050048124A KR1020030081973A KR20030081973A KR20050048124A KR 20050048124 A KR20050048124 A KR 20050048124A KR 1020030081973 A KR1020030081973 A KR 1020030081973A KR 20030081973 A KR20030081973 A KR 20030081973A KR 20050048124 A KR20050048124 A KR 20050048124A
Authority
KR
South Korea
Prior art keywords
heat treatment
low dielectric
dielectric film
semiconductor device
substrate
Prior art date
Application number
KR1020030081973A
Other languages
English (en)
Inventor
맹종선
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030081973A priority Critical patent/KR20050048124A/ko
Priority to US10/874,928 priority patent/US6987070B2/en
Publication of KR20050048124A publication Critical patent/KR20050048124A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/01—Selective coating, e.g. pattern coating, without pre-treatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/18—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체소자의 저유전막 형성방법에 관해 개시한 것으로서, 소정 패턴이 구비된 반도체기판을 제공하는 단계와, 기판 상에 미세크기의 다공성 분말을 분사방식으로 도포하는 단계와, 결과물에 열처리를 실시하여 저유전막을 형성하는 단계를 포함한다.
따라서, 본 발명은 미세크기의 다공성 분말을 기판위에 도포시킨 다음, 열처리를 실시함으로써, 상기 분말이 서로 뒤엉켜 접합을 이루면서 저유전막을 형성하며, 유전율값이 2.8 이하일 경우에도 용이하게 형성할 수 있다. 따라서, 본 발명은 저유전막 증착에 따른 신호지연시간을 단축할 수 있다.

Description

반도체소자의 저유전막 형성방법{method for forming low k dielectric layer of semiconductor device}
본 발명은 반도체 소자를 제조하는 기법에 관한 것으로, 더욱 상세하게는 반도체 소자 제조에 사용되는 유전막의 유전율값을 2.8이하로 감소시켜 배선의 신호지연시간을 감소시킬 수 있는 저유전막 형성방법에 법에 관한 것이다.
통상적으로, 반도체소자를 절연시키기 위한 절연막으로는 화학기상증착(Chemical Vapor Deposition)방법이나 에스오지(Spin On Glass) 방법을 이용하여 실리콘산화막을 형성한다.이때, 상기 실리콘산화막의 증착 공정 시, 상기 실리콘산화막의 유전률을 감소시키기 위해 탄소와 불소를 첨가한다.
그러나, 상기 실리콘산화막의 유전율값이 2.8 이하일 경우, 화학기상증착 방법 또는 에스오지 방법만으로는 유전률값을 낮추는 데에는 한계에 도달하며, 이로써, 배선의 신호지연시간을 증가되는 문제점이 있었다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 미세크기의 다공성 분말을 도포하고 열처리를 실시함으로써, 기공을 많이 함유하여 2.8 이하의 저유전율값을 갖는 저유전막을 형성할 수 있는 반도체소자의 저유전막 형성방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명의 반도체소자의 저유전막 형성방법은 소정 패턴이 구비된 반도체기판을 제공하는 단계와, 기판 상에 미세크기의 다공성 분말을 분사방식으로 도포하는 단계와, 결과물에 열처리를 실시하여 저유전막을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 도포공정은 불활성가스 분위기에서 진행하며, 상기 기판을 비대칭적으로 회전시켜 균일한 도포를 유도하는 것이 바람직하다.
상기 미세크기의 다공성 분말에 불순물을 도핑시켜 저온에서도 반응이 활발하게 하는 것이 바람직하다.
상기 도포공정과 열처리공정은 동일 챔버 내에서 진행하는 것이 바람직하다.
상기 열처리 공정 후, 상기 저유전막을 화학적 기계적 연마하여 막 두께조절을 실시하는 단계를 추가하는 것이 바람직하다.
상기 열처리 공정은 RTP 열처리, 레이저를 이용한 열처리 및 고밀도의 플라즈마에 의한 열처리 중 어느 하나를 이용하는 것이 바람직하다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 저유전막 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1b는 본 발명의 실시예에 따른 반도체소자의 저유전막 형성방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 반도체소자의 저유전막 형성방법은, 도 1a에 도시된 바와 같이, 먼저 소정 패턴이 구비된 반도체기판(1)을 제공한다.
이어, 상기 기판(1)을 공정챔버(미도시)내로 로딩(loading)시킨 다음, 상기 챔버 내의 분말분사장치(5)의 미세홀(6)을 통해 미세한 나노(nano)크기 다공성 분말(3)을 기판(1) 위에 도포시킨다. 이때, 상기 기판(1)을 비대칭적으로 회전시킴으로서, 분사되는 분말이 기판 표면에 균일하게 도포되도록 한다. 또한, 상기 챔버 내에는 아르곤(Ar), 네온(Ne) 및 질소(N) 중 어느하나의 가스를 이용하여 불활성분위기를 유지시켜 분말 도포 시 다른 물질과의 반응을 억제한다.
한편, 미세크기의 다공성 분말(3)에 불순물을 도핑시켜 저온에서도 반응이 원활하게 진행되도록 할 수도 있다.
그런 다음, 도 1b에 도시된 바와 같이, 상기 분말이 도포된 기판에 열처리(7) 공정을 실시하여 저유전막(4)을 형성한다. 이때, 상기 분말 도포공정과 열처리(7) 공정은 하나의 챔버 내에서, 즉 동일한 챔버 내에서 인-시튜(in-situ)로 진행한다. 또한, 상기 열처리(7) 공정은 짧은 시간에 큰 열에너지를 주는 RTP(rapid thermal processing)장비를 이용하여 RTP를 실시하거나, 표면지역에만 강한 열을 주는 고밀도 플라즈마원을 이용하거나, 레이저(laser)를 열원으로 사용하는 방법 중 택일한다.
도 2는 도 1a의 미세크기의 다공성 분말을 도시한 도면이다.
또한, 도 3은 도 2의 다공성 분말이 열처리에 의해 상호접합된 상태를 보인 도면으로서, 화살표 방향은 분말 원자의 표면 확산을 보인 것이다.
한편, 상기 분말은 매우 미세하고 체적에 비해 표면적이 넓으므로, 표면에너지가 높아서 벌크(bulk)의 반응온도보다 훨씬 낮은 온도에서 주위 물질과 상호 반응 및 접합을 이룰 수 있으나, 본 발명에서 처럼, 열처리를 실시할 경우 표면확산이 매우 빨라져서, 도 2에서 기계적 접촉만으로 닿아있는 분말입자가 도 3에 도시된 바와 같은 형태로 접합을 이룬다. 이러한 국부적 접합으로 이루어질 경우 매우 넓은 기공들을 가질 수 있게 되어 미세크기의 다공성물질의 증착이 가능하게되고, 낮은 저유전율막을 증착할 수 있게 된다.
이후, 도 1c에 도시된 바와 같이, 상기 저유전막(4)에 화학적 기계적 연마(Chemical Mechnical Polishing) 공정을 진행하여 원하는 두께로의 두께 조절을 실시한다. 도 1c에서 점선처리된 부분은 연마 공정을 실시하기 이전의 저유전막 두께를 나타낸 것이다.
본 발명에 따른 저유전막(4)은 기공을 많이 함유하게 되어 결과적으로는 유전율을 감소시킬 수 있다. 또한, 저유전막(4)은 다공성 물질로서, 외부로부터의 보호를 위해 얇은 보호막 역할과 동시에 외부환경에 대해 다공성박막의 침투를 방지하는 역할을 한다.
한편, 본 발명에서는 열처리를 실시한 후의 저유전막의 밀도 및 다공성의 정도를 조정하기 위해 분말의 입자 분포를 다양화할 수도 있다.
이상에서와 같이, 본 발명은 나노크기의 다공성 분말을 기판위에 도포시킨 다음, 열처리를 실시함으로써, 나노크기의 분말이 서로 뒤엉켜 접합을 이루면서 저유전막을 형성하며, 유전율값이 2.8 이하일 경우에도 용이하게 형성할 수 있다. 따라서, 본 발명은 저유전막 증착에 따른 신호지연시간을 단축할 수있다.
또한, 본 발명은 상기 저유전막을 화학적 기계적 연마시킴으로써, 저유전막을 특정 두께로 조정할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1a 내지 도 1b는 본 발명의 실시예에 따른 반도체소자의 저유전막 형성방법을 설명하기 위한 공정단면도.
도 2는 도 1a의 미세크기의 다공성 분말을 도시한 도면.
도 3은 도 2의 다공성 분말이 열처리에 의해 상호접합된 상태를 보인 도면.

Claims (7)

  1. 소정 패턴이 구비된 반도체기판을 제공하는 단계와,
    상기 기판 상에 미세크기의 다공성 분말을 분사방식으로 도포하는 단계와
    상기 결과물에 열처리를 실시하여 저유전막을 형성하는 단계를 포함한 것을 특징으로 하는 반도체소자의 저유전막 형성방법.
  2. 제 1항에 있어서, 상기 도포공정은 불활성가스 분위기에서 진행하는 것을 특징으로 하는 반도체소자의 저유전막 형성방법.
  3. 제 1항에 있어서, 상기 도포공정 시, 상기 기판을 비대칭적으로 회전시키는 것을 특징으로 하는 반도체소자의 저유전막 형성방법.
  4. 제 1항에 있어서, 상기 미세크기의 다공성 분말에 불순물을 도핑시키는 것을 특징으로 하는 반도체소자의 저유전막 형성방법.
  5. 제 1항에 있어서, 상기 도포공정과 열처리공정은 동일 챔버 내에서 진행하는 것을 특징으로 하는 반도체소자의 저유전막 형성방법.
  6. 제 1항에 있어서, 상기 열처리 공정 후, 상기 저유전막을 화학적 기계적 연마하여 막 두께조절을 실시하는 단계를 추가하는 것을 특징으로 하는 반도체소자의 저유전막 형성방법.
  7. 제 1항에 있어서, 상기 열처리 공정은 RTP 열처리, 레이저를 이용한 열처리 및 고밀도의 플라즈마에 의한 열처리 중 어느 하나를 이용하는 것을 특징으로 하는 반도체소자의 저유전막 형성방법.
KR1020030081973A 2003-11-19 2003-11-19 반도체소자의 저유전막 형성방법 KR20050048124A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030081973A KR20050048124A (ko) 2003-11-19 2003-11-19 반도체소자의 저유전막 형성방법
US10/874,928 US6987070B2 (en) 2003-11-19 2004-06-23 Method for forming low-k dielectric layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030081973A KR20050048124A (ko) 2003-11-19 2003-11-19 반도체소자의 저유전막 형성방법

Publications (1)

Publication Number Publication Date
KR20050048124A true KR20050048124A (ko) 2005-05-24

Family

ID=34567816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030081973A KR20050048124A (ko) 2003-11-19 2003-11-19 반도체소자의 저유전막 형성방법

Country Status (2)

Country Link
US (1) US6987070B2 (ko)
KR (1) KR20050048124A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050048124A (ko) * 2003-11-19 2005-05-24 매그나칩 반도체 유한회사 반도체소자의 저유전막 형성방법
US20130051018A1 (en) * 2011-08-23 2013-02-28 Tyco Electronics Corporation Metal clad circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002534546A (ja) * 1999-01-08 2002-10-15 ザ ダウ ケミカル カンパニー 良好な接着性および靭性を有する低誘電率ポリマーおよび該ポリマーから作製された物品
US6949450B2 (en) * 2000-12-06 2005-09-27 Novellus Systems, Inc. Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US7622399B2 (en) * 2003-09-23 2009-11-24 Silecs Oy Method of forming low-k dielectrics using a rapid curing process
KR20050048124A (ko) * 2003-11-19 2005-05-24 매그나칩 반도체 유한회사 반도체소자의 저유전막 형성방법

Also Published As

Publication number Publication date
US6987070B2 (en) 2006-01-17
US20050106862A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
US20060178010A1 (en) Member having plasma-resistance for semiconductor manufacturing apparatus and method for producing the same
JP2009253268A (ja) 基板構造及びその形成方法
KR20040007601A (ko) 기판 테이블, 그 제조 방법 및 플라즈마 처리 장치
US20060159946A1 (en) Member having plasma-resistance for semiconductor manufacturing apparatus and method for producing the same
US6796054B2 (en) Low-pressure dryer and low-pressure drying method
KR20180093814A (ko) 보론카바이드를 포함하는 플라즈마 처리장치 및 그 제조방법
KR102066271B1 (ko) 정전척 실링방법
US5272112A (en) Low-temperature low-stress blanket tungsten film
TWI745590B (zh) 蝕刻多孔質膜之方法
KR20050048124A (ko) 반도체소자의 저유전막 형성방법
US6333215B1 (en) Method for manufacturing a semiconductor device
KR20180117275A (ko) 반응 결합 보론카바이드를 포함하는 플라즈마 처리장치 및 그 제조방법
JP3200085B2 (ja) 高密度集積回路用導電層又は構造物の製法及び装置
KR19980701533A (ko) 물리화학적 오염 방지용 저장박스(storage box for an object to be protected against physicochemical contamination)
US10090135B2 (en) Methods of forming coating layers
CN112899646B (zh) 一种基于乙酰丙酮银制备Ag2S薄膜的方法
US6191048B1 (en) Process for manufacturing composite glass/Si substrates for microwave integrated circuit fabrication
JPS6360529A (ja) プラズマ処理方法
US6066573A (en) Method of producing dielectric film
KR20180065899A (ko) 텅스텐보라이드를 포함하는 플라즈마 처리장치 및 그 제조방법
KR20190097560A (ko) 실리콘의 원자층 에칭 방법
JPH01286435A (ja) 半導体装置の製造方法および装置
JP2006303781A (ja) 基板アンテナ及びその製造方法
JP2008198822A (ja) パターン形成方法、電子装置の製造方法、および電子装置の製造装置
JPH03291927A (ja) 低温処理装置及び低温処理を含む連続処理装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070212

Effective date: 20070928

Free format text: TRIAL NUMBER: 2007101001718; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070212

Effective date: 20070928