KR20050041836A - 평판 표시 장치 및 이의 제조 방법 - Google Patents

평판 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20050041836A
KR20050041836A KR1020040010605A KR20040010605A KR20050041836A KR 20050041836 A KR20050041836 A KR 20050041836A KR 1020040010605 A KR1020040010605 A KR 1020040010605A KR 20040010605 A KR20040010605 A KR 20040010605A KR 20050041836 A KR20050041836 A KR 20050041836A
Authority
KR
South Korea
Prior art keywords
barrier
electrode layer
flat panel
panel display
photo
Prior art date
Application number
KR1020040010605A
Other languages
English (en)
Other versions
KR100567223B1 (ko
Inventor
울리히알브레히트
새디히마르쿠스
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to JP2004311257A priority Critical patent/JP4317113B2/ja
Priority to US10/972,533 priority patent/US7307382B2/en
Priority to CNA2004100981850A priority patent/CN1637615A/zh
Publication of KR20050041836A publication Critical patent/KR20050041836A/ko
Application granted granted Critical
Publication of KR100567223B1 publication Critical patent/KR100567223B1/ko
Priority to JP2008276075A priority patent/JP4837716B2/ja

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일면에 따르면, 기판 상부에 배치되는 제 1 전극층 및 제 2 전극층, 그리고 상기 제 1 전극층 및 제 2 전극층 사이에 배치되며 발광층을 구비하는 발광부에 의해 형성되는 복수 개의 화소 영역들과; 그리고 상기 화소 영역들 사이의 적어도 일부에, 적어도 한 층 이상으로 형성되는 베리어를 구비하고, 상기 베리어의 적어도 일부의 일면 상에는 요홈부가 형성되는 것을 특징으로 하는 평판 표시 장치 및 이를 제조하는 방법을 제공한다.

Description

평판 표시 장치 및 이의 제조 방법{A flat display device and a method for producting the same}
본 발명은 평판 표시 장치, 보다 상세하게는, 잉크젯 프린트 공정시 발생 가능한 인접 화소 영역으로의 잉크 과류를 방지하는 베리어를 화소 영역들 사이에 구비하는 평판 표시 장치, 바람직하게는 전계 발광 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
잉크젯 프린트 공정은, 발광 반도체 고분자(light-emitting, semi-conducting polymers, LEPs)에 기초한 총천연색 디스플레이(full-colour displays)를 제조하는데 가장 중요한 구조화 공정 중의 하나이다. 본 경우, 적절한 기판 상에 대응 고분자(corresponding polymer) 용액(solution)의 소량 액적이 증착된다. 잉크젯 프린트 공정은 기판 상에 DNA 센서 또는 컬러 필터를 증착하는 것과 같은 다른 기술 분야에서도 사용된다.
이러한 모든 적용예에는, 증착되어야 물질(잉크)을 앞서 명기된 활성 표면 상에 정확하게 위치 선정하는 것이 요구된다. 잉크젯 프린트 기법은 이러한 요구를 만족시키는 기법으로 알려져 있다. 잉크젯 프린트의 경우, 증착될 활성 물질을 보조 물질에 용해시켜 잉크를 생성한다. 그 후, 예를 들어 압전(piezo) 또는 "버블 젯(bubble jet)" 방식을 통하여, 코팅될 기판 상에 소량의 액적 형태로 잉크를 증착시킨다. 기판 상에서 액적의 정확한 위치화는, 다른 것들 중에서도 기판에 대한 잉크젯 헤드의 기계적 위치화를 통하여 실행된다. 보조 물질의 증발 후에, 활성 물질이 기판의 활성 표면 상에 막(flim, 또는 층)을 형성한다.
프린트 공정 동안 발생하는 가장 빈번한 결함 중의 하나는 활성 물질의 액적이 기판의 인근 표면으로 벗어나는 것이다. 유기 발광 다이오드(organic light-emitting diodes, OLED)에 기초한 디스플레이 소자의 적용예의 경우, 적, 녹, 청 발광 영역은 서로 간에 바로 인접하여 배열되기 때문에, 액적이 인근 표면으로 벗어난다는 것은 색이 혼합된다는 것을 의미한다.
OLED 디스플레이 소자는 지난 80년 대 후반 이래로 알려져 왔다. 이는 고분자 OLED(polymer OLED, PLED)와 저분자 OLED(low-molecular OLED, SM-OLED)로 구분지어진다. WO 00/76008A1 (CDT)에는 기본 형태로서의 PLED 디스플레이 소자 구조가 기술되어 있다. US 4,539,507, US 4,885,211(이스트만-코닥(Eastman-Kodak))에는 SM-OLED의 원리 구조가 기술되어 있는데, 여기에서는 발광 및 전자 수송 물질로서의 ALQ3(tris-(5-chloro-8-hydroxy-quinolinato) - aluminium)가 기술되어 있다.
OLED 구조 소자가 기초하는 기본 원리는 전계 발광(electro luminescence)이다. 적절한 콘택을 통하여, 전자 및 정공이 반도체 물질로 주입된다. 광(光)은 이러한 전하 운반체(charge carrier)의 재결합에 의해 발생한다.
압전 잉크젯 프린트 기법은 고분자 OLED에 기초한 총천연색 디스플레이의 제조에 있어 가장 중요한 구조적 기법 중의 하나이다. 여기서, 적절한 기판의 활성 표면 상에, 활성 물질(정공 수송 또는 발광 물질)을 포함하는 용액의 소량 액적이 증착된다. 예를 들어 근래 휴대폰에 사용되는 고-해상도 디스플레이 소자(high-resolution display element)에 대한 이러한 활성 표면(단일 화소(single picture point))의 치수는 40㎛×180㎛의 범위 내에 있다.
종래 기술에 따른 잉크젯 헤드는 직경 30㎛의 잉크 액적을 생성할 수 있다. 그 결과, 액적의 직경은 코팅될 화소와 동일한 크기 범위 내에 있게 된다. 액적의 과류를 방지하기 위하여, 기판 표면은 적절한 수단에 의하여 형성된다.
대체로, 두 가지 방법에 따른다:
첫 번째로는, 영역에 상이한 표면 장력(표면 에너지)으로 잉크에 대하여 상이한 커버링 특성(covering characteristic)을 발생시키는 방식으로 기판 표면을 생성하는 것이다. 두 번째로는, 액적의 과류를 방지하도록 설계된 기하적(기계적) 베리어를 사용하는 것이다.
EP 0989778A1(세이코-엡슨(Seiko-Epson))에는 근본 해결책 중의 하나가 기술되어 있다. 기판 표면 형성 물질을 적절히 선택함으로써, 표면 장력의 차이를 생성한다. 프린트된 잉크는 큰 표면 장력을 갖는 영역에서만 이동할 수 있는 반면, 작은 표면 장력을 갖는 영역은 베리어로서 작용한다. 균일한 층 두께를 갖는 필름을 얻기 위하여, 유기 발광 다이오드(OLED)의 화소 표면 주위 너머에서는 큰 표면 장력을 갖도록 설정하는 것이 더욱 유리하다. 형성된 필름은 주위 영역까지는 균질이나 층 두께는 활성 영역의 외측으로 베리어 근처에서 현저하게 감소한다. 요구되는 표면 장력의 차이는 수많은 다양한 방식으로 달성될 수 있다. EP 0989778A1(세이코 엡슨)에는 이층 구조 표면이 기술되어 있다. 플라즈마의 적절한 표면 처리를 통하여, 상부 층에는 작은 표면 장력이 제공될 수 있는 반면, 그 화학적 성질(chemical nature)에 기초한 하부 층(lower layer)은 동일한 처리로 큰 표면 장력을 수용한다. 전형적인 방식으로, 하부 층은 산화/질화 실리콘과 같은 무기 재료로 제조된다.
이 경우, 무기 층은 큰 표면 장력을 갖는 주위 영역으로 작용하여 잉크젯 프린트 공정으로 균질 고분자 필름의 증착을 용이하게 한다.
하지만, 이러한 층의 증착 및 구조화(structuring)는 반도체 산업에서 통상적으로 사용되는 공정들을 요구한다. 층 증착(獨: Schichtabscheidung)을 위하여, 스퍼터링 공정 및 PECVD(플라즈마 강화 화학 기상 증착, plasma enhanced chemical vapour deposition)과 같은 기상 공정이 선택될 수 있다. 이러한 공정은 긴 펄스 시간을 요구하고, 게다가 비용 집약적이어서, 이러한 공정을 통하여 OLED-기법으로 얻은 비용 절감 효과가 반감된다. 더욱이, 제 2 층은 표면 토포그라피 형성을 포함하는데, 예들 들어, 작은 표면 장력을 갖는 영역(여기서 "세퍼레이터(separators)"라고 명명됨)은 기판 표면으로부터 유한 높이로 구획된다. 높이 프로파일의 결과로서, 증착된 고분자 필름은 원치 않는 두께의 프로파일을 형성할 수 있는데, 여기서 프로파일은 세퍼레이터에서 주위 영역으로 상승 곡선을 그린다. 치수에 따라, 이러한 상승 곡선은 화소(픽셀)까지 상승할 수 있다.
EP 0989778의 다른 단점은, 잉크 저장소가 다른 과류 방호구(overflow protection)로서 사용된다는 점이다. 이러한 잉크 저장소는, (잉크)액적의 충분한 일부 양을 축적하기 위하여, 일정한 체적을 구비하여야 한다. 수 100㎚의 필요 깊이는, 후속적으로 증착되는 음극 층이 꺾일 수 있는 에지를 만든다. 이는 입력 전력을 증가시키거나 또는 지시 소자의 오류를 발생시킬 수도 있다.
이러한 잉크 저장소의 구조화에는 시간이 소요되고 다른 공정 단계와의 병합 결과로 인해 기술적 난점이 증대된다.
JP 09203803에는, 포토-레지스트로 사전 처리된 기판 표면의 화학적 처리가 기술되어 있다. 이에 따르면, 포토-레지스트는 마스크를 통하여 노광되고 현상된다. 이러한 방식으로 생성된 구조에서, 포토-레지스트 구비 영역은 작은 표면 장력을 갖는 반면, 포토-레지스트가 없는 영역은 높은 표면 장력을 갖는다. 포트-레지스트 구조의 플랭크(모서리, 獨:Flanken)는 평균 표면 장력(mean surface energy)을 나타내고, 이로 인하여 플랭크는 표면 장력의 일정한 단계로의 급작스런 전이를 피할 수 있다. 하지만, 이들이 자유로이 선택 가능한 표면 장력을 갖는 경계 영역과 기하(geometry)를 나타내는 것은 아니다. 이는, 평균 표면 장력을 갖는 영역에 걸쳐 잉크젯 프린트 공정의 공간 용해 용량(spatial dissolution capacity)이 감소하는 한 단점이 된다. 또 다른 단점은, 단지 하나의 그리고 동일한 포토-레지스트만이 사용될 수 있다는 점이다. 그러므로, 다양한 물질을 적용하여 표면 장력의 차이를 생성할 수 없어, 적용성이 제한된다. 게다가, 기술된 화학 처리는 긴 제조 시간을 초래하여 제조 시간이 상당히 소요된다.
JP09230129에는 두 단계 표면 처리가 기술된다. 먼저, 전체 표면에 작은 표면 장력이 제공된다. 표면의 선택된 부분을 단파장 광선으로 후속 처리한 결과, 이러한 영역에서의 표면 장력이 재차 증가된다. 하지만, 획득 가능한 표면 장력의 차이는 제한될 뿐만 아니라 요구되는 노광 시간으로 인해 이는 대량 생산에 적합하지 않다.
액적의 과류를 방지하기 위한 두 번째 방안으로서, 기하학적(기계적) 베리어가 있다.
US 6,388,377B1에는 인접한 두 개의 화소 사이에 배치되는 포토-레지스트 구조(structure)의 사용이 기술된다. 이러한 포토-레지스트 스트라이프는 2㎛보다 큰 높이(>2㎛)를 갖고 잉크 액적에 대한 물리적 베리어로서 작용하여, 결과적으로 과류를 방지한다. 이러한 포토-레지스트 구조의 생산은 EP 0996314A1에 기술된다. 이러한 경우, 서로 평행하게 배열된 두 개의 포토-레지스트 구조(소위 "뱅크(banks)")는 채널을 형성하는데, 그 중심에는 후에 동일한 색(적, 녹 또는 청)으로 발광하는 화소가 있게 된다. 이러한 채널에 적절한 잉크가 프린트되어 활성 물질을 갖는 화소 층이 구현됨과 동시에, 채널 외측에 배치되는 화소로의 과류를 포토-레지스트 구조가 방지한다. 뱅크의 높이는 0.5×(화소의 폭/액적의 직경)보다 크다. 더욱이, 높이는 잉크젯 프린트 방법을 통하여 증착된 활성 물질의 필름 두께보다 훨씬 크다. 뱅크의 미세 구조화는 뱅크에 원형, 타원형 또는 삼각형 노치 인덴테이션(notch indentations)을 적용함으로써 얻어지는데, 여기서 이러한 인덴테이션은 과류 저장소의 역할을 담당한다. 하지만, 이러한 것의 단점은 뱅크의 높이가 후속 단계에서의 금속 증착(獨: Metallabsheidung)의 품질 감소를 유발한다는 점이다. 이러한 금속 증착에서, OLED 구조 소자(structural element)의 음극은 열 증착 또는 스퍼터링에 의하여 형성된다. 포토-레지스트 구조의 형상 및 높이에 기초하여, 중단이 생기거나, 또는 적어도 금속 필름은 특히 "뱅크" 측벽에 보다 얇게 증착된다. 이는 전기 저항을 증대시켜 디스플레이 소자의 입력 전력에 좋지 않은 영향을 미친다.
본 발명은 종래 기술보다 훨씬 작은 높이 프로파일을 갖는 기판 표면을 구비하고, 인접 저장소로의 잉크 액적의 과류를 효과적으로 방지하는 베리어를 구비하는 평판 표시 장치 및 이를 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은, 기판 표면을 구조화하는데 있어 유기 물질만을 사용하는 평판 표시 장치 및 이의 제조 방법을 제공하는 것이다. 또한, 사전 설정된 품질 사양을 갖는 기판은 종래 기술에 따른 공지된 기판보다 더욱 저렴한 비용으로 제작되는 평판 표시 장치 및 이의 제조 방법을 제공하는 것이다.
상기 목적은 전제부의 특징과 함께, 청구항 1항(물질 청구항)의 특징부의 특징에 의해 그리고 청구항 18항(방법 청구항)의 특징부의 특징을 통하여 달성된다. 본 발명의 의도된 구현예는 종속항에 포함된다.
본 발명의 일면에 따르면, 기판 상부에 배치되는 제 1 전극층 및 제 2 전극층, 그리고 상기 제 1 전극층 및 제 2 전극층 사이에 배치되며 발광층을 구비하는 발광부에 의해 형성되는 복수 개의 화소 영역들과; 그리고 상기 화소 영역들 사이의 적어도 일부에, 적어도 한 층 이상으로 형성되는 베리어를 구비하고, 상기 베리어의 적어도 일부의 일면 상에는 요홈부가 형성되는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 다른 일면에 따르면, 상기 요홈부는 스트라이프 타입인 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 스트라이프 타입 요홈부가 형성된 베리어를 사이에 둔 인접 화소 영역들에는 상이한 발광층이 구비되는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 요홈부는 메쉬 타입인 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 요홈부가 형성된 베리어는 하나 이상의 화소 영역을둘러싸는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 동일 메쉬 요홈부에 의해 둘러싸인 하나 이상의 화소 영역들은 동일 색상을 발광하는 발광층을 구비하는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 베리어는 포토-레지스트로부터 형성되는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 포토-레지스트는 노볼락 베이시스, 아크릴릭 래커, 에폭시 래커 및 폴리이미드 래커로 구성되는 그룹으로 선택되는 하나 이상의 포토-레지스트인 것을 특징으로 하는 잉크젯 프린트용 기판를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 베리어는 1 마이크로미터보다 작은 높이를 갖는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 요홈부는 0.1마이크로미터보다 작은 깊이를 갖는 것을 특징으로 하는 평판 표시 장치를 제공한다. 이와 같은 평판 표시 장치는, 잉크젯 프린트 공정에서 사용되는, 보통 20㎛보다 큰 직경을 갖는 잉크 액적의 인접 화소 영역으로의 과류를 효과적을 방지할 수 있다. 종래 기술에 따른 베리어가, 본 발명에 따른 요홈부가 형성된 베리어와 같은 효과를 발휘하기 위해서는, 그 높이가 적어도 4㎛일 것이 요구되는 반면, 본 발명에 따른 평판 표시 장치의 베리어는 약 1㎛의 높이를 구비하면 된다. 이와 같이 본 발명에 따른 작은 높이를 갖는 베리어(세퍼레이터)에 의하여, 상부에 제 2 전극층을 형성하는 경우, 전극층의 중단 또는 베리어의 측벽에 얇게 형성되는 것을 방지하거나 상당히 경감시키게 된다. 이는 궁극적으로 평판 표시 장치의 전력 입력을 경감시킴으로써 보다 효율적인 작동을 가능하게 한다.
본 발명의 또 다른 일면에 따르면, 상기 발광부는 상기 제 1 전극층과 발광층 사이 및 상기 발광층과 제 2 전극층 사이 중의 적어도 한 곳에 전하 수송층을 더 구비하는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 요홈부가 형성된 베리어는 인접 화소 들 사이의 중앙에 배치되는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 요홈부는 상기 베리어의 일면 상의 중앙에 배치되는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 기판은 글라스, 합성 물질 및 실리콘 중의 하나 이상을 포함하는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 베리어는 제 1 베리어 층과 제 2 베리어 층으로 구성되고, 상기 제 1 전극층에 인접한 제 1 베리어층은 상기 화소 영역을 정의하며, 상기 요홈부는 제 2 베리어층에 형성되는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 제 2 베리어층은 포토-레지스트로 형성되는 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 포토-레지스트는 노볼락 베이시스, 아크릴릭 래커, 에폭시 래커 및 폴리이미드 래커로 구성되는 그룹으로부터 선택되는 하나 이상의 포토-레지스트인 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명의 또 다른 일면에 따르면, 기판 상부에 배치되는 제 1 전극층 및 제 2 전극층, 발광층을 구비하며 상기 제 1 전극층 및 제 2 전극층 사이에 배치되는 발광부에 의해 형성되는 복수 개의 화소 영역들과; 그리고 상기 화소 영역들 사이의 적어도 일부에 형성되며, 적어도 한 층 이상의 베리어를 구비하는 평판 표시 장치를 제조하는 방법에 있어서, 상기 베리어의 적어도 일부의 일면 상에 요홈부를 형성하는 단계를 더 구비하는 것을 특징으로 하는 평판 표시 장치의 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 요홈부를 형성하는 단계는, 상부에 상기 제 1 전극층이 배치된 기판을 제공하는 단계; 상기 제 1 전극층에 의하여 형성되는 화소 영역들 사이에 베리어를 형성하는 단계; 상기 베리어의 적어도 일부를 제외한 전면에 포토-레지스트를 형성하는 단계와, 포토-레지스트가 형성되지 않은 영역을 플라즈마 에칭하는 단계; 상기 포토-레지스트를 제거하는 단계를 구비하는 것을 특징으로 하는 평판 표시 장치 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 플라즈마 에칭 단계는 에천트로 1:4 CF4/O2 가스 혼합체를 사용하는 것을 특징으로 하는 평판 표시 장치 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 포토-레지스트를 제거하는 단계는 아세톤을 통하여 실행되는 것을 특징으로 하는 평판 표시 장치 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 포토-레지스트 층 구조(4)로 노볼락 베이시스의 포토-레지스트를 사용하는 것을 특징으로 하는 평판 표시 장치 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 베리어를 형성하는 단계는 단층 베리어를 형성하는 단계인 것을 특징으로 하는 평판 표시 장치을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 베리어(3)로 노볼락 베이시스의 포토-레지스트를 사용하는 것을 특징으로 하는 평판 표시 장치 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 베리어를 형성하는 단계는, 상기 제 1 전극층 사이에 형성되는 제 1 베리어를 형성하는 단계와, 상기 제 1 베리어의 일면 상에 배치되며 상기 요홈부가 형성되는 제 2 베리어를 형성하는 단계로 이루어지는 것을 특징으로 하는 평판 표시 장치 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 기판 상부에 배치되는 제 1 전극층 및 제 2 전극층, 발광층을 구비하며 상기 제 1 전극층 및 제 2 전극층 사이에 배치되는 발광부에 의해 형성되는 복수 개의 화소 영역들과; 그리고 상기 화소 영역들 사이의 적어도 일부에 형성되는 베리어를 구비하는 평판 표시 장치를 제조하는 방법에 있어서, 상부에 상기 제 1 전극층이 배치된 기판을 제공하는 단계; 상기 제 1 전극층에 의하여 형성되는 화소 영역들 사이에 베리어를 형성하는 단계; 상기 베리어의 적어도 일부와 상기 화소 영역들에 포토-레지스트를 형성하는 단계; 플라즈마 에칭을 통하여, 포토-레지스트가 형성되지 않은 상기 베리어의 적어도 일부에 요홈부를 형성하는 단계; 그리고 상기 포토-레지스트를 제거하는 단계를 구비하는 것을 특징으로 하는 평판 표시 장치의 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 기판 상부에 배치되는 제 1 전극층 및 제 2 전극층, 발광층을 구비하며 상기 제 1 전극층 및 제 2 전극층 사이에 배치되는 발광부에 의해 형성되는 복수 개의 화소 영역들과; 그리고 상기 화소 영역들 사이의 적어도 일부에 형성되며, 적어도 한 층 이상으로 구성되는 베리어를 구비하는 평판 표시 장치를 제조하는 방법에 있어서, 상부에 상기 제 1 전극층이 배치된 기판을 제공하는 단계; 상기 제 1 전극층에 의하여 형성되는 화소 영역들 사이에 제 1 베리어를 형성하는 단계; 상기 제 1 베리어의 일면에 제 2 베리어를 형성하는 단계; 상기 제 2 베리어의 일부만을 노출시키되 상기 기판 상부 전면을 포토-레지스트로 도포하는 단계; 플라즈마 에칭을 통하여, 포토-레지스트로 도포되지 않은 상기 제 2 베리어의 적어도 일부에 요홈부를 형성하는 단계; 그리고 상기 포토-레지스트를 제거하는 단계를 구비하는 것을 특징으로 하는 평판 표시 장치의 제조 방법을 제공한다.
본 발명에 따른 기판의 특별한 장점은 현저하게 낮은 높이를 갖는 베리어가 효과적인 과류 방지구(overflow protection)로서 적용될 수 있다는 점인데, 과류 베리어에 (그 외곽 모서리 뿐만 아니라 가능하게 적용되는 과류 저장소로부터 기인하는 모서리에) 제 2 전극층, 예를 들어 음극 층을 후속적으로 증착하는 동안 과류 베리어로 인한 음극 층 분리를 피하여 음극 층의 전기 저항을 낮게 함으로써, 본 발명에 따른 디스플레이 소자의 입력 전력을 저감시킬 수 있다.
본 발명은 도면에 도시된 실시예에 기초하여 보다 자세하게 설명된다.
도 1 내지 도 9에는 본 발명의 일실시예에 따른 평판 표시 장치, 특히 PM(수동 매트릭스) 표시 장치 및 이의 제조 과정이 도시되어 있다. 도 1은 일면 상에 제 1 전극층(2)이 배치된 기판(1)의 평면도를 도시한다. 본 실시예에서 제 1 전극층(2)은 양극층으로 형성되었는데, 이에 한정되는 것은 아니다. 또한, 양극으로서의 제 1 전극층(2)은 다양한 재료로 형성될 수 있는데, ITO와 같은 투명 전극으로 형성되는 것이 바람직하다. 제 1 전극층(2)은 차후 제 1 전극층(2) 상부에 배치되는, 발광층을 구비하는 발광부 및 제 2 전극층과 함께 빛을 방출하는 화소 영역들을 형성한다.
도 1에서, 본 발명의 일실시예에 따른 기판(1)은 두께가 약 1.1㎛인 보로 실리케이트 글라스인데, 이에 한정되지는 않고 예를 들어, 글라스, 합성 물질 및 실리콘 중의 하나 이상을 포함할 수도 있다.
기판(1) 상에는 제 1 전극층(2)이 형성되는데, 도 1에서 제 1 전극층(2)은 약 100㎚ 두께로 개별적인 스트라이프 타입으로 형성되었다. 도 1 및 도 2에 도시된 바와 같이, 제 1 전극층(2)의 각각의 스트라이프는, 너비가 70㎛, 스트라이프 사이 간격(8)은 10㎛가 되도록 에칭과 같은 공지된 방법을 통하여 구조화된다.
다음으로, 도 3 및 도 4에 도시된 바와 같이, 베리어(3)가, 기판(1)의 상부로 제 1 전극층(2)이 형성하는 화소 영역의 사이에 형성된다. 즉, 스트라이프 타입의 제 1 전극층(2)과 평행하게 형성된 베리어(3)도 스트라이프 타입으로 제 1 전극층(2)이 형성하는 화소 영역 사이에 형성된다. 베리어(3)로 포토-레지스트, 예를 들어 노볼락 베이시스(Novolak basis), Messrs JSR(Japan Synthetic Rubber)의 JEM750의 포토-레지스트를 사용할 수도 있는데, 이에 한정되는 것은 아니다. 베리어(3)로 포토-레지스트를 사용하는 경우, 먼저 포토-레지스트를 스핀 코팅에 의해 500㎜의 두께로 도포한 후, 적절한 포토 마스크를 사용하여 도포된 포토-레지스트를 노광 및 현상하고, 그 후 약 200℃의 온도로 약 한 시간 동안 후속 열처리할 수도 있다. 베리어(3)는 적어도 일부가 제 1 전극층(2)의 일부와 중첩하면서, 제 1 전극층(2)의 스트라이프의 길이에 대응하고, 약 25㎛의 너비와 약 0.35㎛의 높이를 가지도록 구조화시킨다. 베리어(3)는 인접한 제 1 전극층(3)의 전극 사이의 정 중앙에 위치하는 것이 바람직하다. 베리어(3)에 의하여 둘러싸이는 채널은 차후 잉크젯 프린트 공정에서 잉크가 도포되는, 화소 영역으로서의 잉크 저장소(7)를 형성한다. 차후 제 1 전극층(2)의 상부로 화소 영역에는 발광부가 형성되는데, 베리어(3)의 양측 화소 영역을 구성하는 발광부는 서로 다른 색상을 발광하는 발광층을 구비하는 것이 바람직하다.
베리어(3)가 형성된 후, 도 5 및 도 6에 도시된 바와 같이, 포토-레지스트 층 구조(4)(Messrs Clariant의 AL 6612)가 표준 기술을 통하여 증착되는데, 포토-레지스트 층 구조(4)는 7㎛의 너비를 갖는, 베리어의 종방향 축을 따라 대칭적으로 배치되는 특정 표면을 제외하고 전체 기판이 덮이는 방식으로 구조화된다. 도 5 및 도 6에 대략적으로 도시된 바와 같이, 포토-레지스트 층 구조(4)의 두께는 1㎛인 것이 바람직하다.
도 7에 도시된 바와 같이, 다음 공정 단계에서 포토-레지스트 구조(4)에 의하여 덮이지 않은 특정 표면은, 300W 플라즈마 전력으로 1:4의 CF4/O2 기체 혼합제를 사용하여 플라즈마 에칭을 통해 10분 동안 에칭된다. 도 7에 도시된 바와 같이, 이러한 방식으로 30㎚의 깊이를 갖는 요홈부(6)가 베리어(3)의 상부측에 형성된다. 보호 포토-레지스트 층 구조(4)으로 인하여, 요홈부(6)는 포토-레지스트 층 구조(4)에 의하여 덮이지 않는 베리어(3)의 영역에서만 생성된다. 요홈부(6)는 베리어(3)의 중앙에 형성되는 것이 바람직하다.
요홈부(6)가 형성된 후, 도 8 및 도 9에 도시된 바와 같은 또 다른 공정 단계에서, 포토-레지스트 층 구조(4)가 제거된다. 포토-레지스트 층 구조(4)를 제거하는 단계는 초음파 배쓰에서 아세톤(acetone)에 의해 1분 내에 기판으로부터 완전하게 제거하는 단계인 것이 바람직하다.
요홈부(6)가 형성되고 포토-레지스트가 제거된 후, 도 10 및 도 11에 도시된 바와 같이, 화소 영역으로서의 잉크 저장소(7)에는 발광층을 포함하는 발광부(9)가 배치되고, 이들 상부에 제 2 전극층(10)이 형성될 수 있는데, 도 10 및 도 11에 도시된 평면도와 같이 음극층으로서의 제 2 전극층(10)은 스트라이프 타입일 수 있다. 따라서, 화소 영역은 제 1 전극층(1)과 제 2 전극층(10)이 교차하는 부분으로, 발광층을 갖는 발광부를 구비하며, 베리어(3)에 의하여 한정될 수 있다.
도 9에 도시된 바와 같이, 본 발명의 일실시예에 따른 요홈부(6)는 스트라이프 타입으로 형성되는데, 요홈부(6)가 구비된 동일한 베리어(3)들에 의해 형성되는 동일 채널 내에 배치되는 화소 영역은 동일 색상 발광층을 구비하는 것이 바람직하다.
본 발명의 다른 일실시예로서, 도 12 및 도 13에는 AM 전계 발광 장치가 도시되어 있다. 도 13은 도 12에서 선 F-F를 따라 취한 단면을 도시한다. 기판(1)과 제 1 전극층(2) 사이에는 구동층(8)이 더 구비될 수도 있다. 구동층(8)은 도 13의 A를 확대한 도면에서와 같이 구성될 수도 있다. 즉, 기판(1)의 일면 상에 배치된 버퍼층(11)이 배치되고, 버퍼층(11)의 일면 상에 반도체 활성층(81)과 게이트 전극(83)이 형성되는데, 반도체 활성층(81)과 게이트 전극(83) 사이에는 전기적 절연을 위한 게이트 절연층(82)이 배치되어, 게이트 전극(83)의 전기적 신호 여부에 따라 반도체 활성층(81)의 활성화가 결정된다. 게이트 전극(83) 상부에는 예를 들어 SiO2 또는 SiNx로 구성되는 중간층이 형성되고, 그 위에는 소스 및 드레인 전극(85a,b)이 형성된다. 소스 및 드레인 전극(85a.b) 상부에는 하부의 구조물을 보호하거나 또는 평탄화시키기 위한 페시베이션 층 및/또는 평탄화 층(86)이 형성된다. 페시베이션 층 및/또는 평탄화 층(86)의 상부에는 제 1 전극층(2)이 형성되는데, 제 1 전극층(2)은 페시베이션 층 및/또는 평탄화 층(86)에 형성된 비아홀(87)을 통하여 드레인 전극(85b)과 전기적으로 소통된다. 도면에서는 탑-게이트 구조의 TFT를 구비하는 구동층(8)이 도시되었으나, 이는 설명을 위한 일예로서 이에 한정되는 것은 아니다.
차후에 배치되는 전계 발광부 및 제 2 전극층과 함께 화소 영역을 형성하는 제 1 전극층(2)이 기판(1) 상부에 형성된 후, 화소 영역 사이에는 베리어(3')가 형성된다. 베리어(3')는 화소 정의 층으로서의 역할을 담당하며, 각각의 화소 영역 사이에 메쉬 타입으로 형성된다.
베리어(3')가 형성된 후에는, 상기한 실시예와 동일한 방식, 즉 베리어(3')의 특정 영역만을 제외하고 전면에 포토-레지스트를 형성한다(도 5 및 도 6 참조). 포토-레지스트를 형성한 후에는, 플라즈마 에칭을 통하여 요홈부(6')를 형성한다(도 7 참조). 플라즈마 에칭 단계는, 약 300W의 플라즈마 전력으로 1:4 CF4/O2 에천트를 사용하여 약 10분 정도 실시하는 것이 바람직하다. 사전 설정된 형상의 요홈부(6')를 형성한 후에는, 포토-레지스트를 제거하는데, 초음파 베쓰에서 아세톤을 통해 1분 내에 제거하는 것이 바람직하다. 상기한 에칭 단계와 포토-레지스트 제거 단계는 일예일뿐, 이에 한정되는 것은 아니다.
또한, 요홈부(6')가 형성된 후, 잉크 저장소로서의 화소 영역에는 발광층을 포함하는 전계 발광부가 형성되고, 그 상부에는 음극으로서의 제 2 전극층이 배치되는데, 전계 발광부는 제 1 전극층과 발광층 사이에 및/또는 발광층과 제 2 전극층 사이에 전하 수송층(정공 수송층 및/또는 전자 수송층)을 더 구비할 수도 있다.
도 12에서, 요홈부(6')는 스트라이프 타입으로 구성되는데, 동일한 요홈부(6')들 사이에 배치된 화소 영역들은 동일 색상을 발광하는 발광층을 구비하는 것이 바람직하다. 요홈부(6')는 도 12에 도시된 바와 같은 스트라이프 타입 이외에, 다양한 형태를 이룰 수 있다. 예를 들어, 요홈부(6')는 메쉬 타입을 이룰 수도 있다. 즉, 도 14에 도시된 바와 같이, 화소 영역 사이에 배치된 베리어(3')의 모든 영역에 요홈부(6')가 형성되어, 요홈부(6')가 모든 화소 영역을 둘러싸도록 형성될 수도 있다. 또 다른 형태로서, 도 15에 도시된 바와 같이, 요홈부(6')가 둘 이상의 화소 영역을 포함하도록 획정될 수도 있다. 이와 같이 베리어(3')의 일면 상에 형성된 요홈부(6')가 메쉬 타입을 이루는 경우, 동일 메쉬 안의 화소 영역은 동일 색상을 발광하는 발광층을 구비하는 것이 바람직하다.
한편, 도 9에 도시된 실시예에서 언급된 바와 같이, 베리어(3')도 약 1㎛보다 작은 높이를 갖고, 요홈부(6')도 약 0.1㎛보다 작은 깊이를 갖도록 형성되는 것이 바람직하다. 또한, 베리어(3')도 인접 화소 영역의 중앙에 배치되는 것이 바람직하고, 요홈부(6')도 베리어(3') 일면의 중앙에 배치되는 것이 바람직하다.
본 발명의 또 다른 일실시예로서, 도 13에서와 같이 베리어(3')가 단일층으로 형성되는 경우와는 달리, 베리어(3'a,b)는 이중층으로 구현될 수도 있다. 즉, 도 16 및 도 17에 도시된 바와 같이, 기판(1) 상부에 제 1 전극층(2)이 형성된 후, 제 1 전극층(2)에 의하여 형성되는 회소 영역의 사이에 제 1 베리어(3'a)가 형성된 후, 제 1 베리어(3'a)의 상부에 별도의 제 2 베리어(3'b)가 형성될 수 있다. 제 1 및 제 2 베리어(3'a,b)는 화소 영역 사이의 중앙에 배치되는 것이 바람직하다.
잉크 저장소로서의 화소 영역에 발광부가 형성되는 경우 과류를 방지하기 위한 요홈부(6'b)는 제 2 베리어(3'b)의 일면 상부에 형성되는데, 요홈부(6'b)는 제 2 베리어(3'b)의 중앙에 배치되는 것이 바람직하다. 한편, 제 1 베리어(3a')는 화소 영역을 정의하기 위하여 각각의 화소 영역을 둘러싸는 메쉬 타입으로 형성되나, 제 2 베리어(3'b)는 도 16의 스트라이프 타입에 한정되는 것은 아니고, 메쉬 타입 등의 다양한 형태로 구성될 수도 있다. 또한, 제 2 베리어(3'b)의 일면 상에 형성되는 요홈부(6'b)도 스트라이프 타입으로 형성되거나 또는 메쉬 타입으로 형성될 수 있다. 상기한 실시예들에서와 마찬가지로, 요홈부(6'b)가 스트라이프 타입으로 형성되는 경우, 스트라이프 타입의 동일한 요홈부(6')들 사이에 배치된 화소 영역들은 동일 색상의 발광층을 구비하는 것이 바람직하다. 또한, 요홈부(6'b)가 메쉬 타입으로 형성되는 경우, 동일 메쉬 내의 화소 영역은 동일 색상을 발광하는 발광층을 구비하는 것이 바람직하다.
한편, 도 9에 도시된 실시예에 언급한 바와 같이, 이중층인 베리어(3'a,b)도 총 높이가 약 1㎛보다 작은 것이 바람직하고, 요홈부(6'b)도 약 0.1㎛보다 작은 깊이를 갖도록 형성되는 것이 바람직하다.
이들 실시예는 본 발명을 설명하기 위한 일예들로서, 본 발명은 이에 한정되지 않고, 유기 전계 발광 장치 이외에 무기 전계 발광 장치에도 적용될 수 있는 등 다양한 평판 표시 장치에 적용될 수 있으며, 실시예들의 조합을 통한 다양한 변형예를 고려할 수도 있다.
본 발명에 따른 기판의 특별한 장점은 상당히 작은 높이 프로파일을 갖는 베리어가 과류를 효과적으로 보호할 수 있다는 점에 있다.
이러한 방식에서, 특히 (과류 보호를 달성하기 위하여) 상이한 표면 에너지를 갖는 영역을 생성하기 위한 공정 단계가 회피되어 결과적으로 생산 비용이 상당히 절감된다는 장점을 구비한다. 또 다른 장점은 본 발명에 따른 기판에 기초한 OLED 구조 소자에 대하여 빛 생성을 직접 제공하지 않는 물질의 양이 감소된다는 점이다.
포토-레지스트가 OLED 구조 요소의 사용 기간에 탈기(degasify)된다는 것과 그리고 탈기 산물이 OLED 디스플레이 요소의 사용 연한을 감소시킨다는 것은 알려져 있다. 종래 기술과 비교되는 베리어 높이(프로파일 높이)가 상당히 감소되는 결과, 포토-레지스트의 배치 체적이 감소되고 이로 인하여 탈기 산물의 양이 감소된다. 따라서, 본 발명에 따른 기판에 기초한 OLED 구조 요소의 사용 연한이 연장될 수 있다. 또한 베리어의 절대 높이도 보다 작기 때문에, 베리어 구조에 의한 음극 분리(cathode separation)를 회피하거나 또는 감소시킬 수 있다. 이는 (OLED 구조 요소의 생산 동안 후속 공정 단계에서 증착되는) 음극 필름을 더욱 균일하게 형성하고, 결과적으로 상당히 낮은 음극 저항을 초래하여 디스플레이 요소의 에너지 균형에 긍정적인 영향을 미친다.
본 발명의 기본 사상은, 표시 장치에 한정되지 않고, 다양한 기술 분야에 적용 가능하다. 예를 들어, 잉크를 유기 전계 발광 디스플레이 장치에 사용되는 고분자 물질과 같은 증착될 물질을 함유하는 용액이외에, DNA 센서 또는 컬러 필터에 사용되는 잉크로 대체한다면, 이들 기술 분야에 있어서도 본 기술 사상의 범위 내에 포함될 것이다.
본 발명은 도면에 도시된 일 실시예를 참고로 기술되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 보호 범위는 이하 첨부되는 청구 범위의 기술적 사상에 의해 정해질 것이다.
도 1 내지 도 9는 본 발명의 일실시예에 따른, 수동 매트릭스(PM) 구동 평판 표시 장치를 제조하는 과정을 나타내는 개략도,
도 10은 도 1 내지 도 9에 따라 제조된 수동 매트릭스(PM) 구동 평판 표시 장치의 평면도,
도 11은 도 10의 선 E-E를 따라 취한 평판 표시 장치의 단면도,
도 12는 본 발명의 다른 일실시예에 따른, 능동 매트릭스(AM) 구동 평판 표시 장치의 평면도,
도 13은 도 12의 선 F-F를 따라 취한 평판 표시 장치의 단면도,
도 14 및 도 15는 본 발명의 또 다른 일실시예에 따른, 능동 매트릭스(AM) 구동 평판 표시 장치의 평면도,
도 16은 본 발명의 또 다른 일실시예에 따른, 이중층 베리어를 구비하는 능동 매트릭스(AM) 구동 평판 표시 장치의 평면도,
도 17은 도 16의 선 G-G를 따라 취한 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
1...기판 2...제 1 전극층
3, 3', 3'a,b...베리어 4...포토-레지스트 층 구조
5...O2/CF4 플라즈마 6, 6',6'b ...요홈부
7...잉크 저장소 8...사이 간격
9...발광부 10...제 2 전극층

Claims (29)

  1. 기판 상부에 배치되는 제 1 전극층 및 제 2 전극층, 그리고 상기 제 1 전극층 및 제 2 전극층 사이에 배치되며 발광층을 구비하는 발광부에 의해 형성되는 복수 개의 화소 영역들과; 그리고
    상기 화소 영역들 사이의 적어도 일부에, 적어도 한 층 이상으로 형성되는 베리어를 구비하고,
    상기 베리어의 적어도 일부의 일면 상에는 요홈부가 형성되는 것을 특징으로 하는 평판 표시 장치.
  2. 제 1항에 있어서, 상기 요홈부는 스트라이프 타입인 것을 특징으로 하는 평판 표시 장치.
  3. 제 2항에 있어서, 상기 스트라이프 타입 요홈부가 형성된 베리어를 사이에 둔 인접 화소 영역들에는 상이한 발광층이 구비되는 것을 특징으로 하는 평판 표시 장치.
  4. 제 1항에 있어서, 상기 요홈부는 메쉬 타입인 것을 특징으로 하는 평판 표시 장치.
  5. 제 3항에 있어서, 상기 요홈부가 형성된 베리어는 하나 이상의 화소 영역을둘러싸는 것을 특징으로 하는 평판 표시 장치.
  6. 제 3항에 있어서, 동일 메쉬 요홈부에 의해 둘러싸인 하나 이상의 화소 영역들은 동일 색상을 발광하는 발광층을 구비하는 것을 특징으로 하는 평판 표시 장치.
  7. 제 1항 내지 제 6항 중의 어느 한 항에 있어서, 상기 베리어(3)는 포토-레지스트로부터 형성되는 것을 특징으로 하는 평판 표시 장치.
  8. 제 7항에 있어서, 상기 포토-레지스트는 노볼락 베이시스, 아크릴릭 래커, 에폭시 래커 및 폴리이미드 래커로 구성되는 그룹으로 선택되는 하나 이상의 포토-레지스트인 것을 특징으로 하는 잉크젯 프린트용 기판.
  9. 제 1항 내지 제 6항 중의 어느 한 항에 있어서, 상기 베리어(3)는 1 마이크로미터보다 작은 높이를 갖는 것을 특징으로 하는 평판 표시 장치.
  10. 제 1항 내지 제 6항 중의 어느 한 항에 있어서, 상기 요홈부(6)는 0.1마이크로미터보다 작은 깊이를 갖는 것을 특징으로 하는 평판 표시 장치.
  11. 제 1항 내지 제 6항 중의 어느 한 항에 있어서, 상기 발광부는 상기 제 1 전극층과 발광층 사이 및 상기 발광층과 제 2 전극층 사이 중의 적어도 한 곳에 전하 수송층을 더 구비하는 것을 특징으로 하는 평판 표시 장치.
  12. 제 1항 내지 제 6항 중의 어느 한 항에 있어서, 상기 요홈부가 형성된 베리어는 인접 화소 들 사이의 중앙에 배치되는 것을 특징으로 하는 평판 표시 장치.
  13. 제 12항에 있어서, 상기 요홈부는 상기 베리어의 일면 상의 중앙에 배치되는 것을 특징으로 하는 평판 표시 장치.
  14. 제 1항 내지 제 6항 중의 어느 한 항에 있어서, 상기 기판(1)은 글라스, 합성 물질 및 실리콘 중의 하나 이상을 포함하는 것을 특징으로 하는 평판 표시 장치.
  15. 제 1항 내지 제 6항 중의 어느 한 항에 있어서, 상기 베리어는 제 1 베리어 층과 제 2 베리어 층으로 구성되고, 상기 제 1 전극층에 인접한 제 1 베리어층은 상기 화소 영역을 정의하며, 상기 요홈부는 제 2 베리어층에 형성되는 것을 특징으로 하는 평판 표시 장치.
  16. 제 1항 내지 제 6항 중의 어느 한 항에 있어서, 상기 제 2 베리어층은 포토-레지스트로 형성되는 것을 특징으로 하는 평판 표시 장치.
  17. 제 16항에 있어서, 상기 포토-레지스트는 노볼락 베이시스, 아크릴릭 래커, 에폭시 래커 및 폴리이미드 래커로 구성되는 그룹으로부터 선택되는 하나 이상의 포토-레지스트인 것을 특징으로 하는 평판 표시 장치.
  18. 기판 상부에 배치되는 제 1 전극층 및 제 2 전극층, 발광층을 구비하며 상기 제 1 전극층 및 제 2 전극층 사이에 배치되는 발광부에 의해 형성되는 복수 개의 화소 영역들과; 그리고
    상기 화소 영역들 사이의 적어도 일부에 형성되며, 적어도 한 층 이상의 베리어를 구비하는 평판 표시 장치를 제조하는 방법에 있어서,
    상기 베리어의 적어도 일부의 일면 상에 요홈부를 형성하는 단계를 더 구비하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  19. 제 18항에 있어서, 상기 요홈부를 형성하는 단계는,
    상부에 상기 제 1 전극층이 배치된 기판을 제공하는 단계;
    상기 제 1 전극층에 의하여 형성되는 화소 영역들 사이에 베리어를 형성하는 단계;
    상기 베리어의 적어도 일부를 제외한 전면에 포토-레지스트를 형성하는 단계와,
    포토-레지스트가 형성되지 않은 영역을 플라즈마 에칭하는 단계;
    상기 포토-레지스트를 제거하는 단계를 구비하는 것을 특징으로 하는 평판 표시 장치 제조 방법.
  20. 제 19항에 있어서, 상기 플라즈마 에칭 단계는 에천트로 1:4 CF4/O2 가스 혼합체를 사용하는 것을 특징으로 하는 평판 표시 장치 제조 방법.
  21. 제 19항에 있어서, 상기 포토-레지스트를 제거하는 단계는 아세톤을 통하여 실행되는 것을 특징으로 하는 평판 표시 장치 제조 방법.
  22. 제 19항 내지 제 21항 중의 어느 한 항에 있어서, 상기 포토-레지스트 층 구조(4)로 노볼락 베이시스의 포토-레지스트를 사용하는 것을 특징으로 하는 평판 표시 장치 제조 방법.
  23. 제 18항 내지 제 21항 중의 어느 한 항에 있어서, 상기 베리어를 형성하는 단계는 단층 베리어를 형성하는 단계인 것을 특징으로 하는 평판 표시 장치.
  24. 제 23항에 있어서, 상기 베리어(3)로 노볼락 베이시스의 포토-레지스트를 사용하는 것을 특징으로 하는 평판 표시 장치 제조 방법.
  25. 제 18항 내지 제 21항 중의 어느 한 항에 있어서, 상기 베리어를 형성하는 단계는, 상기 제 1 전극층 사이에 형성되는 제 1 베리어를 형성하는 단계와, 상기 제 1 베리어의 일면 상에 배치되며 상기 요홈부가 형성되는 제 2 베리어를 형성하는 단계로 이루어지는 것을 특징으로 하는 평판 표시 장치 제조 방법.
  26. 기판 상부에 배치되는 제 1 전극층 및 제 2 전극층, 발광층을 구비하며 상기 제 1 전극층 및 제 2 전극층 사이에 배치되는 발광부에 의해 형성되는 복수 개의 화소 영역들과; 그리고
    상기 화소 영역들 사이의 적어도 일부에 형성되는 베리어를 구비하는 평판 표시 장치를 제조하는 방법에 있어서,
    상부에 상기 제 1 전극층이 배치된 기판을 제공하는 단계;
    상기 제 1 전극층에 의하여 형성되는 화소 영역들 사이에 베리어를 형성하는 단계;
    상기 베리어의 적어도 일부와 상기 화소 영역들에 포토-레지스트를 형성하는 단계;
    플라즈마 에칭을 통하여, 포토-레지스트가 형성되지 않은 상기 베리어의 적어도 일부에 요홈부를 형성하는 단계; 그리고
    상기 포토-레지스트를 제거하는 단계를 구비하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  27. 기판 상부에 배치되는 제 1 전극층 및 제 2 전극층, 발광층을 구비하며 상기 제 1 전극층 및 제 2 전극층 사이에 배치되는 발광부에 의해 형성되는 복수 개의 화소 영역들과; 그리고
    상기 화소 영역들 사이의 적어도 일부에 형성되며, 적어도 한 층 이상으로 구성되는 베리어를 구비하는 평판 표시 장치를 제조하는 방법에 있어서,
    상부에 상기 제 1 전극층이 배치된 기판을 제공하는 단계;
    상기 제 1 전극층에 의하여 형성되는 화소 영역들 사이에 제 1 베리어를 형성하는 단계;
    상기 제 1 베리어의 일면에 제 2 베리어를 형성하는 단계;
    상기 제 2 베리어의 일부만을 노출시키되 상기 기판 상부 전면을 포토-레지스트로 도포하는 단계;
    플라즈마 에칭을 통하여, 포토-레지스트로 도포되지 않은 상기 제 2 베리어의 적어도 일부에 요홈부를 형성하는 단계; 그리고
    상기 포토-레지스트를 제거하는 단계를 구비하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  28. 제 1항 내지 제 6항 중의 어느 한 항에 있어서, 상기 발광부는 유기 전계 발광부인 것을 특징으로 하는 평판 표시 장치.
  29. 제 18항 내지 제 21항 중의 어느 한 항에 있어서, 상기 발광부는 유기 전계 발광부인 것을 특징으로 하는 평판 표시 장치의 제조 방법.
KR1020040010605A 2003-10-30 2004-02-18 평판 표시 장치 및 이의 제조 방법 KR100567223B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004311257A JP4317113B2 (ja) 2003-10-30 2004-10-26 平板表示装置の製造方法
US10/972,533 US7307382B2 (en) 2003-10-30 2004-10-26 Flat display device including an overflow barrier
CNA2004100981850A CN1637615A (zh) 2003-10-30 2004-10-29 平板显示装置及其制造方法
JP2008276075A JP4837716B2 (ja) 2003-10-30 2008-10-27 平板表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10351195.4 2003-10-30
DE10351195A DE10351195B4 (de) 2003-10-30 2003-10-30 Substrat zum Tintenstrahldrucken und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
KR20050041836A true KR20050041836A (ko) 2005-05-04
KR100567223B1 KR100567223B1 (ko) 2006-04-03

Family

ID=34584844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040010605A KR100567223B1 (ko) 2003-10-30 2004-02-18 평판 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
JP (1) JP4837716B2 (ko)
KR (1) KR100567223B1 (ko)
DE (1) DE10351195B4 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101952B2 (en) 2008-03-27 2012-01-24 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8253141B2 (en) 2008-07-14 2012-08-28 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
US9419223B2 (en) 2013-07-01 2016-08-16 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR20160139635A (ko) * 2015-05-28 2016-12-07 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR20170010172A (ko) * 2015-07-15 2017-01-26 엘지디스플레이 주식회사 유기전계발광표시장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200124372A (ko) 2019-04-23 2020-11-03 삼성디스플레이 주식회사 컬러제어부재 및 이를 적용한 표시장치
KR20210120176A (ko) 2020-03-25 2021-10-07 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506608A (en) * 1992-04-02 1996-04-09 Hewlett-Packard Company Print cartridge body and nozzle member having similar coefficient of thermal expansion
JP3372739B2 (ja) * 1996-01-12 2003-02-04 キヤノン株式会社 液体噴射記録ヘッドの製造方法
JP2993476B2 (ja) * 1997-09-18 1999-12-20 日本電気株式会社 有機ｅｌ素子およびその製造方法
JP2000195668A (ja) * 1998-12-28 2000-07-14 Toyota Motor Corp 表示パネルの製造方法
US20050190253A1 (en) * 2002-02-01 2005-09-01 Duineveld Paulus C. Structured polmer substrate for ink-jet printing of an oled matrix
JP2005063785A (ja) * 2003-08-11 2005-03-10 Ran Technical Service Kk 隔壁パターン及びその形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101952B2 (en) 2008-03-27 2012-01-24 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8253141B2 (en) 2008-07-14 2012-08-28 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
US9419223B2 (en) 2013-07-01 2016-08-16 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR20160139635A (ko) * 2015-05-28 2016-12-07 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR20170010172A (ko) * 2015-07-15 2017-01-26 엘지디스플레이 주식회사 유기전계발광표시장치

Also Published As

Publication number Publication date
DE10351195A1 (de) 2005-06-16
JP4837716B2 (ja) 2011-12-14
JP2009021266A (ja) 2009-01-29
KR100567223B1 (ko) 2006-04-03
DE10351195B4 (de) 2013-08-29

Similar Documents

Publication Publication Date Title
JP4317113B2 (ja) 平板表示装置の製造方法
KR100711161B1 (ko) 유기 ｅｌ 디스플레이
US7091660B2 (en) Polymer organic light emitting diode
JP4333728B2 (ja) 電気光学装置の製造方法および電子機器
KR101653844B1 (ko) 유기 ｅｌ 표시 패널 및 이를 구비한 유기 ｅｌ 표시 장치 및 유기 ｅｌ 표시 패널의 제조 방법
US8446091B2 (en) Color conversion filter and manufacturing method of the organic EL display
US7503823B2 (en) Method of producing an organic EL light-emitting device
JP5061562B2 (ja) 発光装置及び電子機器
CN111435676B (zh) 有机el显示面板和制造有机el显示面板的方法
US20030017360A1 (en) Structure-defining material for OLEDs
JP4837716B2 (ja) 平板表示装置
KR101163087B1 (ko) 디스플레이 패널
JP6470475B1 (ja) 有機ｅｌ発光素子及びその製造方法
CN109830513B (zh) 一种阵列基板及其制备方法和显示面板
CN112670332A (zh) 像素单元及其制作方法和显示装置
WO2012017491A1 (ja) 発光素子、発光素子を備えた発光装置および発光素子の製造方法
JP2018110109A (ja) 電界発光表示装置及びその製造方法
US7833612B2 (en) Substrate for inkjet printing and method of manufacturing the same
JP6470476B1 (ja) 有機ｅｌ発光素子及びその製造方法
JP2005203215A (ja) 有機ｅｌ素子
JP2010282903A (ja) 有機ｅｌディスプレイパネル
CN113053967A (zh) 显示面板及其制备方法、显示装置
WO2012017486A1 (ja) 発光素子の製造方法
CN114188383A (zh) 显示面板及其制造方法
KR100657534B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 15