KR20050037846A - In plane switching mode liquid crystal display device and method for fabricating thereof - Google Patents

In plane switching mode liquid crystal display device and method for fabricating thereof Download PDF

Info

Publication number
KR20050037846A
KR20050037846A KR1020030073123A KR20030073123A KR20050037846A KR 20050037846 A KR20050037846 A KR 20050037846A KR 1020030073123 A KR1020030073123 A KR 1020030073123A KR 20030073123 A KR20030073123 A KR 20030073123A KR 20050037846 A KR20050037846 A KR 20050037846A
Authority
KR
South Korea
Prior art keywords
pixel electrode
electrode
line
common
substrate
Prior art date
Application number
KR1020030073123A
Other languages
Korean (ko)
Other versions
KR100585872B1 (en
Inventor
김도성
강병구
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030073123A priority Critical patent/KR100585872B1/en
Publication of KR20050037846A publication Critical patent/KR20050037846A/en
Application granted granted Critical
Publication of KR100585872B1 publication Critical patent/KR100585872B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 개구율 증가 및 화질 개선을 위한 수평전계방식 액정표시소자 및 그 제조방법에 관한 것으로, 제1 및 제2기판; 상기 제1기판에 종횡으로 배열되어 화소를 정의하는 게이트라인 및 데이터라인; 상기 게이트라인 및 데이터라인의 교차영역에 형성된 스위칭소자; 상기 화소내에 수평전계를 발생시키는 적어도 한쌍의 공통전극 및 제1화소전극; 상기 데이터라인과 나란하게 배치되며, 상기 공통전극들과 전기적으로 연결된 공통라인; 상기 화소전극을 전기적으로 연결하며, 상기 공통라인과 중첩하여 축적용량를 형성하는 제2화소전극; 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성된다.The present invention relates to a horizontal field type liquid crystal display device and a method for manufacturing the same for increasing aperture ratio and improving image quality, comprising: first and second substrates; Gate lines and data lines arranged vertically and horizontally on the first substrate to define pixels; A switching element formed at an intersection of the gate line and the data line; At least one pair of common electrode and first pixel electrode for generating a horizontal electric field in said pixel; A common line disposed parallel to the data line and electrically connected to the common electrodes; A second pixel electrode electrically connecting the pixel electrode and overlapping the common line to form a storage capacitor; And a liquid crystal layer formed between the first substrate and the second substrate.

Description

수평전계방식 액정표시소자 및 그 제조방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THEREOF}Horizontal field type liquid crystal display device and its manufacturing method {IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THEREOF}

본 발명은 수평전계방식 액정표시소자에 관한 것으로, 특히 개구율 증가 및 화질을 개선시킬 수 있는 수평전계방식 액정표시소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal field type liquid crystal display device, and more particularly, to a horizontal field type liquid crystal display device capable of increasing aperture ratio and improving image quality, and a manufacturing method thereof.

고화질, 저전력의 평판표시소자(flat panel display device)로서 주로 액정표시소자가 사용되고 있다. 액정표시소자는 박막트랜지스터 어레이기판과 칼라필터 기판이 대향하여 균일한 간격을 갖도록 합착되며, 그 박막트랜지스터 어레이 기판과 칼라필터 기판 사이에 액정층이 형성된다.Liquid crystal display devices are mainly used as flat panel display devices having high quality and low power. The liquid crystal display device is bonded so that the thin film transistor array substrate and the color filter substrate face each other at a uniform interval, and a liquid crystal layer is formed between the thin film transistor array substrate and the color filter substrate.

박막트랜지스터 어레이기판은 화소들이 매트릭스 형태로 배열되며, 그 단위화소에는 박막트랜지스터, 화소전극 및 커패시터가 형성되고, 상기 칼라필터기판은 상기 화소전극과 함께 액정층에 전계를 인가하는 공통전극과 실제 칼라를 구현하는 RGB 칼라필터 및 블랙매트릭스가 형성되어 있다.In the thin film transistor array substrate, pixels are arranged in a matrix form, and a thin film transistor, a pixel electrode, and a capacitor are formed in a unit pixel, and the color filter substrate is a common electrode and an actual color for applying an electric field to the liquid crystal layer together with the pixel electrode. An RGB color filter and a black matrix are implemented to implement the.

한편, 상기 박막트랜지스터 어레이기판과 칼라필터기판의 대향면에는 배향막이 형성되고, 러빙이 실시되어 상기 액정층이 일정한 방향으로 배열되도록 한다. 이때, 액정은 박막트랜지스터 어레이 기판의 단위 화소별로 형성된 화소전극과 칼라필터 기판의 전면에 형성된 공통전극 사이에 전계가 인가될 경우에 유전 이방성에 의해 회전함으로써, 단위화소별로 빛을 통과사키거나 차단시켜 문자나 화상을 표시하게 된다. 그러나, 상기와 같은 트위스트 네마틱 모드(twisted nematic mode) 액정표시소자(liquid crystal display device)는 시야각이 좁다는 단점이 있다.On the other hand, an alignment layer is formed on the opposite surface of the thin film transistor array substrate and the color filter substrate, and rubbing is performed so that the liquid crystal layer is arranged in a constant direction. In this case, the liquid crystal is rotated by dielectric anisotropy when an electric field is applied between the pixel electrode formed for each unit pixel of the thin film transistor array substrate and the common electrode formed on the front surface of the color filter substrate, thereby passing or blocking light per unit pixel. Characters or images are displayed. However, the above-described twisted nematic mode liquid crystal display device has a disadvantage in that the viewing angle is narrow.

따라서, 액정분자를 기판과 거의 횡방향으로 배향하여 시야각 문제를 해결하는 전계방식 액정표시소자(In Plane Switching mode LCD)가 최근에 활발하게 연구되고 있다.Therefore, in-plane switching mode LCD (LCD), which solves the viewing angle problem by aligning liquid crystal molecules in a substantially transverse direction with a substrate, has been actively studied in recent years.

도 1은 일반적인 수평전계방식 액정표시소자의 단위화소를 개략적으로 도시한 것으로, 도 1a는 평면도이고, 도 1b는 도 1a의 I-I'의 단면도이다.FIG. 1 schematically illustrates a unit pixel of a general horizontal field type liquid crystal display device. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along line II ′ of FIG. 1A.

도면에 도시된 바와 같이, 투명한 제1기판(10) 상에 게이트라인(1) 및 데이터라인(3)이 종횡으로 배열되어 화소영역을 정의한다. 실제의 액정표시소자에서는 n개의 게이트라인(1)과 m개의 데이터라인(3)이 교차하여 n×m개의 화소가 존재하지만, 도면에는 설명을 간단하게 하기 위해 단지 한 화소만을 나타내었다.As shown in the figure, the gate line 1 and the data line 3 are vertically and horizontally arranged on the transparent first substrate 10 to define a pixel area. In an actual liquid crystal display device, n gate lines 1 and m data lines 3 intersect with n x m pixels, but only one pixel is shown in the figure for simplicity.

상기 게이트라인(1)과 데이터라인(3)의 교차점에는 게이트전극(1a), 반도체층(5) 및 소스/드레인전극(2a,2b)으로 구성된 박막트랜지스터(thin film transistor;9)가 배치되어 있으며, 상기 게이트전극(1a) 및 소스/드레인전극(2a,2b)은 각각 게이트라인(1) 및 데이터라인(3)에 접속된다. 또한, 게이트절연막(8)은 기판 전체에 걸쳐서 적층되어 있다.A thin film transistor 9 composed of a gate electrode 1a, a semiconductor layer 5, and source / drain electrodes 2a and 2b is disposed at an intersection point of the gate line 1 and the data line 3. The gate electrode 1a and the source / drain electrodes 2a and 2b are connected to the gate line 1 and the data line 3, respectively. In addition, the gate insulating film 8 is laminated over the entire substrate.

화소영역 내에는 상기 게이트라인(1)과 평행하게 공통라인(4)이 배열되고, 액정분자를 스위칭 시키는 적어도 한쌍의 전극 즉, 공통전극(6)과 화소전극(7)이 데이터라인과 평행하게 배열되어 있다. 상기 공통전극(6)은 게이트라인(1)과 동시에 형성되어 공통라인(4)에 접속되며, 화소전극(7)은 소스/드레인전극(2a,2b)과 동시에 형성되어 박막트랜지스터(9)의 드레인전극(2b)과 접속된다. 그리고, 상기 소스/드레인전극(2a,2b)을 포함하는 기판 전체에 걸쳐서 보호막(11)이 형성되어 있다. 또한, 상기 공통라인(4)과 중첩되어 형성되며, 화소전극(7)과 접속하는 화소전극라인(14)은 그 사이에 개재된 절연막(8)을 사이에 두고 축적용량(Cst)를 형성한다.The common line 4 is arranged in parallel with the gate line 1 in the pixel area, and at least one pair of electrodes for switching the liquid crystal molecules, that is, the common electrode 6 and the pixel electrode 7 are parallel with the data line. Are arranged. The common electrode 6 is formed at the same time as the gate line 1 and connected to the common line 4, and the pixel electrode 7 is formed at the same time as the source / drain electrodes 2a and 2b to form the thin film transistor 9. It is connected to the drain electrode 2b. A protective film 11 is formed over the entire substrate including the source / drain electrodes 2a and 2b. In addition, the pixel electrode line 14 overlapping with the common line 4 and connected to the pixel electrode 7 forms the storage capacitor Cst with an insulating film 8 interposed therebetween. .

또한, 제2기판(20)에는 박막트랜지스터(9), 게이트라인(1) 및 데이터라인(3)으로 빛이 새는 것을 방지하는 블랙매트릭스(21)와 칼라를 구현하기 위한 칼라필터(23)가 형성되어 있으며, 그 위에는 칼라필터(23)를 평탄화하기 위한 오버코트막(25)이 도포되어 있다. 그리고, 상기 제1기판(10) 및 제2기판(20)의 대향면에는 액정의 초기 배향방향을 결정짓는 배향막(12a,12b)이 도포되어 있다.In addition, the second substrate 20 includes a black matrix 21 for preventing light leakage into the thin film transistor 9, the gate line 1, and the data line 3, and a color filter 23 for realizing color. The overcoat film 25 for planarizing the color filter 23 is apply | coated on it. On the opposing surfaces of the first substrate 10 and the second substrate 20, alignment films 12a and 12b for determining the initial alignment direction of the liquid crystal are coated.

또한, 상기 제1기판(10) 및 제2기판(20) 사이에는 상기 공통전극(6) 및 화소전극(7)에 인가되는 전압에 의해 빛의 투과율을 조절하는 액정층(13)이 형성되어 있다.In addition, a liquid crystal layer 13 is formed between the first substrate 10 and the second substrate 20 to control light transmittance by a voltage applied to the common electrode 6 and the pixel electrode 7. have.

상기와 같는 구조를 갖는 종래 수평전계방식 액정표시소자는 공통전극(6) 및 화소전극(7)이 동일평면 상에 배치되어 횡전계를 발생시키기 때문에 시야각을 향상시킬 수 있는 장점을 가진다. 반면에, 상기 데이터라인(3)과 화소전극(7) 사이에 기생용량(Cdp)이 발생되어 데이터신호 지연에 의한 화질저하를 초래하게 된다. 또한, 상기 데이터라인(3)과 화소전극(7)간의 신호간섭에 의해 화소내에 수평전계가 정상적으로 형성되지 않는 문제가 발생하게 된다.The conventional horizontal field type liquid crystal display device having the structure as described above has the advantage of improving the viewing angle because the common electrode 6 and the pixel electrode 7 are arranged on the same plane to generate a transverse electric field. On the other hand, a parasitic capacitance Cdp is generated between the data line 3 and the pixel electrode 7, resulting in deterioration of image quality due to data signal delay. In addition, a signal interference between the data line 3 and the pixel electrode 7 causes a problem in that a horizontal electric field is not normally formed in the pixel.

또한, 화면이 표시되는 화소영역 내에 공통전극(6) 및 화소전극(7)이 배치되어 있기 때문에 개구율(aperture ratio)이 저하되어 휘도가 떨어지는 문제점이 있었다.In addition, since the common electrode 6 and the pixel electrode 7 are disposed in the pixel area where the screen is displayed, there is a problem that the aperture ratio is lowered and the luminance is lowered.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 화소전극의 구조를 "ㄹ" 형태로 배치하여 데이터라인과 화소전극 사이에 발생되는 기생용량(Cdp)을 줄이고, 데이터라인의 신호간섭을 최대한 줄임으로써, 화질을 향상시킬 수 있는 수평전계방식 액정표시소자 및 그 제조방법을 제공하는데 있다. Accordingly, the present invention has been made to solve the above problems, an object of the present invention is to reduce the parasitic capacitance (Cdp) generated between the data line and the pixel electrode by arranging the structure of the pixel electrode in the form of "", The present invention provides a horizontal field type liquid crystal display device and a method of manufacturing the same which can improve image quality by minimizing signal interference of data lines.

본 발명의 다른 목적은 공통라인을 데이터라인과 나란하도록 배치하고, 그 일부가 화소전극과 중첩하도록 함으로써, 개구율을 향상시킬 수 있는 수평전계방식 액정표시소자를 제공하는데 있다.Another object of the present invention is to provide a horizontal field type liquid crystal display device which can improve the aperture ratio by arranging common lines parallel to data lines and partially overlapping pixel electrodes.

기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.Other objects and features of the present invention will be described in detail in the configuration and claims of the following invention.

상기한 목적을 달성하기 위한 본 발명의 수평전계방식 액정표시소자는 제1 및 제2기판; 상기 제1기판에 종횡으로 배열되어 화소를 정의하는 게이트라인 및 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자; 상기 화소내에 형성된 공통전극; 상기 데이터라인과 나란하게 배치되며, 상기 공통전극들과 전기적으로 연결된 공통라인; 상기 공통전극과 함께 수평전계를 발생시키는 "ㄹ" 형태의 화소전극; 상기 화소전극을 전기적으로 연결하며, 상기 게이트라인과 중첩하여 제1축적용량(Cst1)을 형성하는 화소전극라인; 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성되며, 상기 화소전극은 상기 공통전극과 평행하게 배치된 제1화소전극과, 상기 공통라인의 일부와 충첩하여 제2축적용량을 형성하는 제2화소전극으로 구성된다. 이때, 상기 제2화소전극 하부에 형성되어 제3축적용량을 발생시키는 제2공통전극을 추가로 포함할 수도 있다.Horizontal field type liquid crystal display device of the present invention for achieving the above object is first and second substrate; Gate lines and data lines arranged vertically and horizontally on the first substrate to define pixels; A switching element formed at an intersection of the gate line and the data line; A common electrode formed in the pixel; A common line disposed parallel to the data line and electrically connected to the common electrodes; A pixel electrode having a “d” shape for generating a horizontal electric field together with the common electrode; A pixel electrode line electrically connecting the pixel electrode and overlapping the gate line to form a first storage capacitor Cst1; And a liquid crystal layer formed between the first substrate and the second substrate, wherein the pixel electrode includes a first pixel electrode disposed in parallel with the common electrode, and a second storage capacitor that overlaps a portion of the common line. And a second pixel electrode to form a. In this case, the second common electrode may further include a second common electrode formed under the second pixel electrode to generate a third storage capacitor.

상기 스위칭소자는 상기 게이트라인과 접속하는 게이트전극; 상기 게이트전극 위에 형성된 게이트절연막; 상기 게이트절연막 위에 형성된 반도체층; 상기 반도체층 위에 형성된 소스전극 및 드레인전극을 포함하여 구성된다. 그리고, 상기 제2기판은 칼라필터와 블랙매트릭스를 포함하여 구성된다.The switching device may include a gate electrode connected to the gate line; A gate insulating film formed on the gate electrode; A semiconductor layer formed on the gate insulating film; And a source electrode and a drain electrode formed on the semiconductor layer. The second substrate includes a color filter and a black matrix.

또한, 본 발명은 제1 및 제2기판; 상기 제1기판에 종횡으로 배열되어 화소를 정의하는 게이트라인 및 데이터라인; 상기 게이트라인 및 데이터라인의 교차영역에 형성된 박막트랜지스터;상기 화소내에 형성된 복수의 제1 및 제2공통전극; 상기 데이터라인과 나란하며, 제1 및 제2공통전극을 전기적으로 연결하는 공통라인; 상기 제2공통전극 상에 형성되어 제1축적용량을 형성하고, 상기 제1공통전극과 함께 수평전계를 발생시키는 제1화소전극; 상기 공통라인의 일부와 중첩하여 제2축적용량을 형성하는 제2화소전극; 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성된다. 그리고, 상기 제1 및 제2화소전극과 전기적으로 접속하며, 게이트라인 상에 형성되어 축적용량을 형성하는 화소전극라인을 추가로 포함한다.In addition, the present invention is the first and second substrate; Gate lines and data lines arranged vertically and horizontally on the first substrate to define pixels; A thin film transistor formed at an intersection of the gate line and the data line; a plurality of first and second common electrodes formed in the pixel; A common line parallel to the data line and electrically connecting the first and second common electrodes; A first pixel electrode formed on the second common electrode to form a first storage capacitor, and generating a horizontal electric field together with the first common electrode; A second pixel electrode overlapping a portion of the common line to form a second storage capacitor; And a liquid crystal layer formed between the first substrate and the second substrate. And a pixel electrode line electrically connected to the first and second pixel electrodes and formed on the gate line to form a storage capacitor.

그리고, 상기 제1공통전극 및 제1화소전극은 상기 게이트라인과 나란하게 배치되거나, 사선형태로 배치될 수 있다.The first common electrode and the first pixel electrode may be disposed in parallel with the gate line or in an oblique shape.

아울러, 상기 제2기판은 칼라필터와 블랙매트릭스를 포함하여 구성된다.In addition, the second substrate includes a color filter and a black matrix.

또한, 본 발명에 의한 수평전계방식 액정표시소자의 제조방법은 제1 및 제2기판을 제공하는 단계; 상기 제1기판 상에 게이트라인, 공통전극 및 상기 공통전극을 전기적으로 연결하는 공통라인을 형성하는 단계; 상기 게이트라인과 수직으로 교차하여 화소를 정의하는 데이터라인 및 "ㄹ" 형태의 화소전극을 형성하되, 상기 화소전극은 상기 공통전극과 수평전계를 발생시키는 제1화소전극 및 상기 공통라인의 일부와 중첩하여 축적용량를 형성하는 제2화소전극이 되도록 형성하는 단계; 및 상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진다. 그리고, 상기 공통전극 및 제1화소전극 사이에 절연막을 형성하는 단계 및 상기 제2기판 상에 블랙매트릭스 및 칼라필터를 형성하는 단계를 추가로 포함하여 이루어진다.In addition, the method for manufacturing a horizontal field type liquid crystal display device according to the present invention comprises the steps of providing a first and a second substrate; Forming a common line on the first substrate to electrically connect a gate line, a common electrode, and the common electrode; A data line defining a pixel and a pixel electrode having a "d" shape are formed to cross the gate line perpendicularly to the gate line, wherein the pixel electrode is formed with a portion of the common pixel and the first pixel electrode generating a horizontal electric field. Forming a second pixel electrode to overlap and form a storage capacitor; And forming a liquid crystal layer between the first and second substrates. The method may further include forming an insulating film between the common electrode and the first pixel electrode and forming a black matrix and a color filter on the second substrate.

이하, 참조한 도면을 통해 상기와 같이 구성된 본 발명의 수평전계방식 액정표시소자 및 그 제조방법에 대하여 상세히 설명한다.Hereinafter, a horizontal field type liquid crystal display device and a method for manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 및 도 2b는 본 발명에 의한 수평전계방식 액정표시소자를 나타낸 것으로, 도 2a는 평면도이고, 도 2b는 도 2a의 II-II'의 단면이다.2A and 2B illustrate a horizontal field type liquid crystal display device according to the present invention. FIG. 2A is a plan view, and FIG. 2B is a cross-sectional view taken along line II-II 'of FIG. 2A.

도면에 도시된 바와 같이, 본 발명에 의한 수평전계방식 액정표시소자(100)는 투명한 제1기판(110)상에 종횡으로 배열된 게이트라인(101) 및 데이터라인(103)에 의해 화소영역이 정의된다. 그리고, 상기 게이트라인(101)과 데이터라인(103)의 교차점에는 스위칭소자(109)가 형성되고, 상기 스위칭소자(109)는 게이트라인(101)의 일부로 형성된 게이트전극(101a)과 상기 게이트전극(101a) 위에 형성된 반도체층(105) 및 상기 반도체층(105) 상에 소정간격 이격하여 배치된 소스/드레인전극(102a,102b)으로 구성된다.As shown in the figure, in the horizontal field type liquid crystal display device 100 according to the present invention, the pixel region is formed by the gate line 101 and the data line 103 arranged vertically and horizontally on the transparent first substrate 110. Is defined. A switching element 109 is formed at an intersection point of the gate line 101 and the data line 103, and the switching element 109 is a gate electrode 101a and the gate electrode formed as part of the gate line 101. The semiconductor layer 105 formed on the 101a and the source / drain electrodes 102a and 102b are disposed on the semiconductor layer 105 at predetermined intervals.

또한, 상기 화소내에는 수평전계를 발생시키는 적어도 한쌍의 공통전극(106) 및 화소전극(107)이 상기 게이트라인(101)과 나란하게 형성된다. 그리고, 상기 공통전극(106)은 데이이터라인(103)과 나란하게 배치된 공통라인(104)과 전기적으로 접속되고, 상기 화소전극(107)은 상기 게이트라인(101)과 중첩하여 제1축적용량(storage capacitor;Cst1)을 형성하는 화소전극라인(114)과 전기적으로 접속된다. In the pixel, at least one pair of common electrode 106 and pixel electrode 107 for generating a horizontal electric field are formed to be parallel to the gate line 101. In addition, the common electrode 106 is electrically connected to the common line 104 arranged in parallel with the data line 103, and the pixel electrode 107 overlaps the gate line 101. It is electrically connected to the pixel electrode line 114 forming the storage capacitor Cst1.

이때, 상기 화소전극(107)은 상기 공통전극(106)과 나란하게 배치되어 실질적으로 수평전계를 발생시키는 제1화소전극(107a)과 상기 공통라인(104)의 일부와 중첩하여 제2축적용량(Cst2)을 형성하는 제2화소전극(107b)으로 구성된다. In this case, the pixel electrode 107 overlaps a portion of the first pixel electrode 107a and the common line 104 which are disposed in parallel with the common electrode 106 to generate a substantially horizontal electric field. And a second pixel electrode 107b forming Cst2.

그리고, 도 2b에 도시된 바와 같이, 상기 공통전극(106) 및 화소전극(107)은 이들 사이에 개재된 게이트절연막(108)에 의해서 전기적으로 절연되며, 상기 데이터라인(103) 및 화소전극(107)을 포함하는 기판 전면에는 보호막(111)이 도포된다.As illustrated in FIG. 2B, the common electrode 106 and the pixel electrode 107 are electrically insulated by the gate insulating film 108 interposed therebetween, and the data line 103 and the pixel electrode ( The protective film 111 is coated on the entire surface of the substrate including the 107.

한편, 상기 제2기판(120)에는 빛이 새는 것을 막아주는 블랙매트릭스(121)와 칼라를 구현하기 위한 칼라필터(123)가 형성된다. 그리고, 상기 제1기판(110) 및 제2기판(120)의 대향면에는 액정의 초기 배향방향을 결정짓는 제1 및 제2배향막(112a,112b)이 도포되어 있으며, 그 사이에는 액정층(113)이 형성된다.On the other hand, the second substrate 120 is formed with a black matrix 121 to prevent light leakage and a color filter 123 for implementing the color. The first and second alignment layers 112a and 112b for determining the initial alignment direction of the liquid crystal are coated on the opposing surfaces of the first substrate 110 and the second substrate 120, and the liquid crystal layer ( 113) is formed.

상기와 같이 구성된 본 발명의 수평전계방식 액정표시소자는 화소전극(107)이 "ㄹ" 형태로 형성되고, 전계를 발생시켜 액정을 구동시키는 제1화소전극(107a)은 데이터라인(103)과 수직으로 형성되어 있기 때문에 데이터라인(103)의 신호간섭을 줄일 수가 있다. 즉, 종래에는 화소전극(107)이 일직선으로 형성되기 때문에 화소전극 전체 길이가 데이터라인(103)의 신호간섭을 받게되지만, 본 발명에서는 데이터라인(103)과 평행한 제2화소전극(107b)만이 데이터라인(103)의 신호간섭을 받게된다. 이때, 상기 제2화소전극(107b)의 길이는 종래에 비하여 절반정도로 형성되기 때문에 신호간섭의 영향도 절반으로 줄게된다. In the horizontal field type liquid crystal display device of the present invention configured as described above, the pixel electrode 107 is formed in a "d" shape, and the first pixel electrode 107a for generating an electric field to drive the liquid crystal includes a data line 103 and Since it is formed vertically, signal interference of the data line 103 can be reduced. That is, in the related art, since the pixel electrode 107 is formed in a straight line, the entire length of the pixel electrode is subjected to the signal interference of the data line 103. However, in the present invention, the second pixel electrode 107b parallel to the data line 103 is used. Only the signal interference of the data line 103 is received. In this case, since the length of the second pixel electrode 107b is about half of that of the related art, the influence of signal interference is also reduced by half.

또한, 상기 제2화소전극(107b)과 데이터라인(103)에 의해서 발생되는 기생용량(Cdp)도 종래에 비해 거의 절반으로 줄게 된다. 일반적으로, 기생용량값은 데이터라인과 나란하게 배치된 화소전극의 길이에 비례하게 되는데, 본 발명의 경우, 양쪽 데이터라인과 나란하게 형성된 화소전극(제2화소전극)의 총길이는 종래 한쪽 데이터라인과 평행한 화소전극의 길이와 유사하기 때문에 종래에 비하여 화소전극과 데이터라인 간에 발생되는 Cdp를 절반정도로 줄일 수가 있다.In addition, the parasitic capacitance Cdp generated by the second pixel electrode 107b and the data line 103 is also reduced by about half. In general, the parasitic capacitance value is proportional to the length of the pixel electrode arranged parallel to the data line. In the present invention, the total length of the pixel electrode (second pixel electrode) formed parallel to both data lines is one of the conventional data lines. Since it is similar to the length of the pixel electrode in parallel with each other, the Cdp generated between the pixel electrode and the data line can be reduced by about half.

또한, 상기 제2화소전극(107b)을 공통라인(104)과 중첩시켜 배치함으로써, 실질적으로 광이 투과되는 영역을 증가시킬 수가 있다. 즉, 상기 제2화소전극(107b)을 데이터라인(103) 으로 더 가깝게 형성함으로써, 휘도를 증가시킬 수 있다.In addition, by arranging the second pixel electrode 107b to overlap the common line 104, the area through which light is transmitted can be substantially increased. That is, the luminance may be increased by forming the second pixel electrode 107b closer to the data line 103.

한편, 상기 화소내에 수평전계를 발생시키는 공통전극(106) 및 제1화소전극(107a)은 게이트라인에 대하여 소정각도 기울어진 형태도 가능하다. 즉, 도 3(제2실시예)에 도시된 바와 같이, 공통전극(106') 및 제1화소전극(107a')이 게이트라인(101)과 나란하지 않고, 소정각(θ)이 기울어진 사선형태로 배치된다. 이때에도, 상기 공통전극(106') 및 제1화소전극(107a')은 서로 평행하게 배치되어야 한다.The common electrode 106 and the first pixel electrode 107a that generate a horizontal electric field in the pixel may be inclined at a predetermined angle with respect to the gate line. That is, as shown in FIG. 3 (second embodiment), the common electrode 106 'and the first pixel electrode 107a' are not parallel to the gate line 101, and the predetermined angle θ is inclined. It is arranged diagonally. In this case, the common electrode 106 'and the first pixel electrode 107a' should be disposed in parallel with each other.

도 4는 본 발명의 제3실시예를 나타낸 것으로, 이전 실시예(도2, 도3)에 비해 충전용량을 더욱 향상시킬 수 있는 수평전계방식 액정표시소자를 나타낸 것이다. 4 shows a third embodiment of the present invention, which shows a horizontal field type liquid crystal display device which can further improve the charging capacity compared to the previous embodiment (FIGS. 2 and 3).

도면에 도시된 바와 같이, 본 실시예에 의한 수평전계방식 액정표시소자(200)는 투명한 제1기판(210)상에 게이트라인(201) 및 데이터라인(203)이 종횡으로 배열되고 이들에 의해 화소영역이 정의된다. 그리고, 상기 게이트라인(201)과 데이터라인(203)의 교차점에는 스위칭소자(209)가 형성되고, 상기 스위칭소자(209)는 게이트라인(201)의 일부로 형성된 게이트전극(201a)과 상기 게이트전극(201a) 위에 형성된 반도체층(205) 및 상기 반도체층(205) 상에 소정간격 이격하여 배치된 소스/드레인전극(202a,202b)으로 구성된다.As shown in the figure, in the horizontal field type liquid crystal display device 200 according to the present embodiment, the gate line 201 and the data line 203 are vertically and horizontally arranged on the transparent first substrate 210, The pixel area is defined. A switching element 209 is formed at the intersection of the gate line 201 and the data line 203, and the switching element 209 is a gate electrode 201a and the gate electrode formed as part of the gate line 201. The semiconductor layer 205 is formed on the semiconductor layer 205 and the source / drain electrodes 202a and 202b disposed on the semiconductor layer 205 at predetermined intervals.

또한, 상기 화소내에는 수평전계를 발생시키는 적어도 한쌍의 공통전극(206) 및 화소전극(207)이 상기 게이트라인(201)과 나란하게 형성된다. 상기 공통전극(206)은 공통라인(204)과 전기적으로 접속되며, 화소내에 수평전계를 발생시키는 제1공통전극(206a) 및 상기 화소전극(207) 하부에 형성된 제2공통전극(206b)으로 구성된다.In the pixel, at least one pair of common electrode 206 and a pixel electrode 207 for generating a horizontal electric field are formed to be parallel to the gate line 201. The common electrode 206 is electrically connected to the common line 204 and includes a first common electrode 206a for generating a horizontal electric field in the pixel and a second common electrode 206b formed under the pixel electrode 207. It is composed.

상기 화소전극(207)은 상기 게이트라인(201)과 중첩하여 제1축적용량(storage capacitor;Cst1)을 형성하는 화소전극라인(214)과 전기적으로 접속되며, 상기 제1공통전극(206a)과 함께 수평전계를 발생시키는 제1화소전극(207a)과 상기 공통라인(206)의 일부와 중첩하여 제2축적용량(Cst2)을 형성하는 제2화소전극(207b)으로 구성된다. 그리고, 상기 제2공통전극(206b)은 상기 제1화소전극(207a) 하부에 형성되며, 이들은 제3축적용량(Cst3)을 형성한다.The pixel electrode 207 is electrically connected to the pixel electrode line 214 which overlaps the gate line 201 to form a first storage capacitor Cst1, and is connected to the first common electrode 206a. A first pixel electrode 207a for generating a horizontal electric field together with a second pixel electrode 207b for forming a second storage capacitor Cst2 by overlapping a part of the common line 206. The second common electrode 206b is formed under the first pixel electrode 207a, and they form a third storage capacitor Cst3.

상기와 같이 구성된 수평전계방식 액정표시소자는 상기 제1화소전극(207a) 및 제2공통전극(206b)에 의해 형성되는 제3축적용량(Cst3)이 추가로 형성되기 때문에 이전 실시예에 비해 화질을 향상시킬 수 있다. 즉, 이전 실시예의 축전용량(Ctotal)=Cst1+Cst2 이며, 본 실시예의 축전용량(Ctotal)= Cst1+Cst2+Cst3이다. 한편, 상기 공통전극(206) 및 제1화소전극(207a)은 게이트라인(201)과 나란하게 형성될 수도 있다.In the horizontal field type liquid crystal display device configured as described above, the third storage capacitor Cst3 formed by the first pixel electrode 207a and the second common electrode 206b is additionally formed. Can improve. That is, the storage capacity Ctotal of the previous embodiment is Cst1 + Cst2, and the storage capacity Ctotal of the present embodiment is Cst1 + Cst2 + Cst3. The common electrode 206 and the first pixel electrode 207a may be formed to be parallel to the gate line 201.

도 5a 및 도 5b는 본 발명에 의한 수평전계방식 액정표시소자의 제조공정을 나타낸 평면도이다.5A and 5B are plan views illustrating a manufacturing process of a horizontal field type liquid crystal display device according to the present invention.

먼저, 도 5a에 도시된 바와 같이, 투명한 제1기판을 준비한 다음, 그 위에 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 제1금속물질을 증착한 후, 이를 패터닝하여 게이트라인(301), 게이트전극(301a), 상기 게이트라인(301)과 수직방향으로 배치된 공통라인(304) 및 상기 공통라인(304)에 의해 전기적으로 접속하는 복수의 공통전극(306)을 형성한다. First, as shown in FIG. 5A, a transparent first substrate is prepared, and then a first metal material such as Cu, Ti, Cr, Al, Mo, Ta, Al alloy is deposited thereon, and then patterned to form a gate line. 301, a gate electrode 301a, a common line 304 disposed perpendicular to the gate line 301, and a plurality of common electrodes 306 electrically connected by the common line 304. .

이후, 상기 게이트라인(301) 및 공통라인(304)을 포함하는 기판 전면에 SiNx 또는 SiOx 등을 플라즈마 CVD 방법으로 증착하여 게이트절연막(미도시)을 형성한다. 그리고, 상기 게이트절연막(미도시) 상부에 비정질 실리콘, n+ 비정질 실리콘을 적층하고 패터닝하여 게이트라인(301) 상에 반도체층(405)을 형성한다. Subsequently, SiNx or SiOx is deposited on the entire surface of the substrate including the gate line 301 and the common line 304 by a plasma CVD method to form a gate insulating film (not shown). In addition, the semiconductor layer 405 is formed on the gate line 301 by laminating and patterning amorphous silicon and n + amorphous silicon on the gate insulating layer (not shown).

그 다음, 도 5b에 도시된 바와 같이, 상기 반도체층(305) 및 게이트절연막(미도시) 상에 Cu, Mo, Ta, Al, Cr, Ti, Al 합금과 같은 제2금속물질을 증착한 후, 이를 패터닝하여 게이트라인(301)과 수직으로 배치되며, 상기 게이트라인(301)과 함께 화소를 정의하는 데이터라인(303), 상기 반도체층(305) 상에 소정간격 이격하는 소스/드레인 전극(302a/302b), 상기 공통전극과 나란하게 배치되어 화소내에 수평전계를 발생시키는 제1화소전극(307a), 상기 게이트라인(301)과 중첩하여 제1축적용량(Cst1)을 형성하는 화소전극라인(314) 및 상기 공통라인(304)의 일부와 중첩하여 제2축적용량(Cst2)을 형성하는 제2화소전극(307b)을 형성하되, 상기 제1및 제2화소전극(307a,307b)으로 구성된 화소전극(307)을 "ㄹ" 형태로 형성한다.Next, as shown in FIG. 5B, after depositing a second metal material such as Cu, Mo, Ta, Al, Cr, Ti, and Al alloy on the semiconductor layer 305 and the gate insulating layer (not shown) And patterning it so as to be perpendicular to the gate line 301, the data line 303 defining a pixel together with the gate line 301, and a source / drain electrode spaced a predetermined distance from the semiconductor layer 305. 302a / 302b, a first pixel electrode 307a disposed in parallel with the common electrode to generate a horizontal electric field in the pixel, and a pixel electrode line overlapping the gate line 301 to form a first storage capacitor Cst1. A second pixel electrode 307b overlapping a portion 314 and a portion of the common line 304 to form a second storage capacitor Cst2, and being formed as the first and second pixel electrodes 307a and 307b. The configured pixel electrode 307 is formed in the form of "".

그 후에, 박막트랜지스터(309)가 형성된 기판 상에 SiNx나 SiOx와 같은 무기물 또는 벤조사이클로부텐(benzocyclobutene)나 아크릴과 같은 유기물을 도포하여 보호막(미도시)을 형성한다.Thereafter, an inorganic material such as SiNx or SiOx or an organic material such as benzocyclobutene or acryl is coated on the substrate on which the thin film transistor 309 is formed to form a protective film (not shown).

이어서, 칼라필터가 형성된 제2기판과 함께 합착하여 액정표시소자의 패널을 완성한다.Subsequently, the panel of the liquid crystal display device is completed by bonding together with the second substrate on which the color filter is formed.

이때, 상기 공통전극 또는 화소전극은 보호막 상부에 형성할 수도 있으며, 상기 두전극 중 적어도 하나를 ITO(indium tin oxide)나 IZO(indium zinc oxide)와 같은 투명한 전도성물질로 형성할 수도 있다. 상기 공통전극 또는 화소전극을 투명물질로 형성하는 경우, 휘도를 더욱 향상시킬 수 있다.In this case, the common electrode or the pixel electrode may be formed on the passivation layer, and at least one of the two electrodes may be formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). When the common electrode or the pixel electrode is formed of a transparent material, luminance may be further improved.

상기한 바와 같이, 본 발명은 수평전계방식 액정표시소자 및 그 제조방법을 제공한다. 특히, 본 발명은 화소전극의 모양을 "ㄹ" 형태로 형성하여 데이터라인과 화소전극간에 발생되는 기생용량 Cdp를 줄이고, 데이터라인의 신호간섭을 줄여 화질을 더욱 향상시키고, 상기 화소전극을 데이터라인에 최대한 가까이 배치함으로써, 개구율을 향상시킨다.As described above, the present invention provides a horizontal field type liquid crystal display device and a method of manufacturing the same. In particular, the present invention forms the shape of the pixel electrode in a "d" shape to reduce the parasitic capacitance Cdp generated between the data line and the pixel electrode, to further improve the image quality by reducing the signal interference of the data line, and the pixel electrode to the data line By arranging as close as possible, the aperture ratio is improved.

상술한 바와 같이, 본 발명은 화소전극을 "ㄹ" 형태로 형성하여 데이터라인의 신호간섭을 줄임에 따라 화질을 향상시킬 수 있는 효과가 있다. 아울러, 상기 데이터라인의 신호간섭이 줄어둠에 따라, 상기 데이터라인과 나란하게 배치되는 화소전극을 데이터라인과 쪽으로 가깝게 형성함으로써, 개구율을 향상시킬 수 있는 효과가 있다.As described above, the present invention has the effect of improving the image quality by reducing the signal interference of the data line by forming the pixel electrode in the form of "". In addition, as the signal interference of the data line is reduced, the pixel electrode arranged in parallel with the data line is formed closer to the data line, thereby improving the aperture ratio.

도 1a 및 도 1b는 일반적인 수평전계방식 액정표시소자를 나타낸 도면. 1A and 1B illustrate a general horizontal field type liquid crystal display device.

도 2a 및 도 2b는 본 발명의 제1실시예에 의한 수평전계방식 액정표시소자를 나타낸 도면.2A and 2B illustrate a horizontal field type liquid crystal display device according to a first embodiment of the present invention.

도 3은 본 발명의 제2실시예를 나타낸 도면.Figure 3 shows a second embodiment of the present invention.

도 4는 본 발명의 제3실시예를 나타낸 도면.4 is a view showing a third embodiment of the present invention.

도 5a 및 도 5b는 본 발명에 의한 수평전계방식 액정표시소자의 제조방법을 나타낸 공정단면도.5A and 5B are cross-sectional views illustrating a method of manufacturing a horizontal field type liquid crystal display device according to the present invention;

***도면의 주요부분에 대한 부호의 설명****** Explanation of symbols for main parts of drawing ***

101, 201: 게이트 라인 103, 203: 데이터 라인101, 201: gate line 103, 203: data line

104, 204: 공통라인 106, 206: 공통전극104, 204: common line 106, 206: common electrode

107, 207: 화소전극 114, 214: 화소전극라인107 and 207 pixel electrodes 114 and 214 pixel electrode lines

Cst1: 제1축적용량Cst1: first storage capacity

Cst2: 제2축적용량Cst2: second storage capacity

Cst3: 제3축적용량Cst3: third storage capacity

Claims (14)

제1 및 제2기판;First and second substrates; 상기 제1기판에 종횡으로 배열되어 화소를 정의하는 게이트라인 및 데이터라인;Gate lines and data lines arranged vertically and horizontally on the first substrate to define pixels; 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자;A switching element formed at an intersection of the gate line and the data line; 상기 화소내에 형성된 공통전극;A common electrode formed in the pixel; 상기 데이터라인과 나란하게 배치되며, 상기 공통전극들과 전기적으로 연결된 공통라인;A common line disposed parallel to the data line and electrically connected to the common electrodes; 상기 공통전극과 함께 수평전계를 발생시키는 "ㄹ" 형태의 화소전극;A pixel electrode having a “d” shape for generating a horizontal electric field together with the common electrode; 상기 화소전극을 전기적으로 연결하며, 상기 게이트라인과 중첩하여 제1축적용량(Cst1)을 형성하는 화소전극라인; 및 A pixel electrode line electrically connecting the pixel electrode and overlapping the gate line to form a first storage capacitor Cst1; And 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성되는 수평전계방식 액정표시소자.And a liquid crystal layer formed between the first substrate and the second substrate. 제1항에 있어서,The method of claim 1, 상기 화소전극은 상기 공통전극과 평행하게 배치된 제1화소전극과, 상기 공통라인의 일부와 충첩하여 제2축적용량을 형성하는 제2화소전극으로 구성된 것을 특징으로 하는 액정표시소자.And the pixel electrode includes a first pixel electrode disposed in parallel with the common electrode, and a second pixel electrode which is formed to overlap a portion of the common line to form a second storage capacitor. 제2항에 있어서,The method of claim 2, 상기 제2화소전극 하부에 형성되어 제3축적용량을 발생시키는 제2공통전극을 추가로 포함하여 구성된 것을 특징으로 하는 액정표시소자.And a second common electrode formed under the second pixel electrode to generate a third storage capacitor. 제1항에 있어서, 상기 스위칭소자는,The method of claim 1, wherein the switching device, 상기 게이트라인과 접속하는 게이트전극;A gate electrode connected to the gate line; 상기 게이트전극 위에 형성된 게이트절연막;A gate insulating film formed on the gate electrode; 상기 게이트절연막 위에 형성된 반도체층;A semiconductor layer formed on the gate insulating film; 상기 반도체층 위에 형성된 소스전극 및 드레인전극을 포함하여 구성된 것을 특징으로 하는 수평전계방식 액정표시소자.A horizontal field type liquid crystal display device comprising a source electrode and a drain electrode formed on the semiconductor layer. 제1항에 있어서, The method of claim 1, 상기 제2기판은 칼라필터와 블랙매트릭스를 포함하여 구성된 것을 특징으로 하는 수평전계방식 액정표시소자.And the second substrate includes a color filter and a black matrix. 제1 및 제2기판;First and second substrates; 상기 제1기판에 종횡으로 배열되어 화소를 정의하는 게이트라인 및 데이터라인;Gate lines and data lines arranged vertically and horizontally on the first substrate to define pixels; 상기 게이트라인 및 데이터라인의 교차영역에 형성된 박막트랜지스터;A thin film transistor formed at an intersection of the gate line and the data line; 상기 화소내에 형성된 복수의 제1 및 제2공통전극;A plurality of first and second common electrodes formed in the pixel; 상기 데이터라인과 나란하며, 제1 및 제2공통전극을 전기적으로 연결하는 공통라인;A common line parallel to the data line and electrically connecting the first and second common electrodes; 상기 제2공통전극 상에 형성되어 제1축적용량을 형성하고, 상기 제1공통전극과 함께 수평전계를 발생시키는 제1화소전극;A first pixel electrode formed on the second common electrode to form a first storage capacitor, and generating a horizontal electric field together with the first common electrode; 상기 공통라인의 일부와 중첩하여 제2축적용량을 형성하는 제2화소전극; 및A second pixel electrode overlapping a portion of the common line to form a second storage capacitor; And 상기 제1기판과 제2기판 사이에 형성된 액정층을 포함하여 구성되는 수평전계방식 액정표시소자.And a liquid crystal layer formed between the first substrate and the second substrate. 제6항에 있어서,The method of claim 6, 상기 제1 및 제2화소전극과 전기적으로 접속하며, 게이트라인 상에 형성되어 축적용량을 형성하는 화소전극라인을 추가로 포함하여 구성된 것을 특징으로 하는 수평전계방식 액정표시소자.And a pixel electrode line electrically connected to the first and second pixel electrodes, the pixel electrode line being formed on a gate line to form a storage capacitor. 제6항에 있어서,The method of claim 6, 상기 제1공통전극 및 제1화소전극은 상기 게이트라인과 나란한 것을 특징으로 하는 수평전계방식 액정표시소자.And the first common electrode and the first pixel electrode are parallel to the gate line. 제6항에 있어서,The method of claim 6, 상기 제1공통전극 및 제1화소전극은 상기 게이트라인에 대하여 기울어진 사선형태로 형성된 것을 특징으로 하는 수평전계방식 액정표시소자. And the first common electrode and the first pixel electrode are formed in an oblique diagonal shape with respect to the gate line. 제6항에 있어서, The method of claim 6, 상기 제2기판은 칼라필터와 블랙매트릭스를 포함하여 구성된 것을 특징으로 하는 수평전계방식 액정표시소자.And the second substrate includes a color filter and a black matrix. 제1 및 제2기판을 제공하는 단계;Providing first and second substrates; 상기 제1기판 상에 게이트라인, 공통전극 및 상기 공통전극을 전기적으로 연결하는 공통라인을 형성하는 단계;Forming a common line on the first substrate to electrically connect a gate line, a common electrode, and the common electrode; 상기 게이트라인과 수직으로 교차하여 화소를 정의하는 데이터라인 및 "ㄹ" 형태의 화소전극을 형성하되, 상기 화소전극은 상기 공통전극 상에 번갈아 형성된 제1화소전극 및 상기 공통라인의 일부와 중첩하여 축적용량를 형성하는 제2화소전극을 형성하는 단계; 및A data line defining a pixel and a pixel electrode having a "d" shape are formed to cross the gate line, and the pixel electrode overlaps the first pixel electrode and a part of the common line which are alternately formed on the common electrode. Forming a second pixel electrode forming a storage capacitor; And 상기 제1 및 제2기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 수평전계방식 액정표시소자의 제조방법.And forming a liquid crystal layer between the first and second substrates. 제11항에 있어서,The method of claim 11, 상기 공통전극 및 제1화소전극 사이에 절연막을 형성하는 단계를 추가로 포함하여 이루어지는 것을 특징으로 하는 수평전계방식 액정표시소자의 제조방법.And forming an insulating film between the common electrode and the first pixel electrode. 제11항에 있어서,The method of claim 11, 상기 제2기판 상에 블랙매트릭스 및 칼라필터를 형성하는 단계를 추가로 포함하여 이루어지는 것을 특징으로 하는 수평전계방식 액정표시소자의 제조방법.And forming a black matrix and a color filter on the second substrate. 제11항에 있어서, 상기 화소전극 또는 공통전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성물질로 형성하는 것을 특징으로 하는 수평전계방식 액정표시소자의 제조방법.The method of claim 11, wherein the pixel electrode or the common electrode is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).
KR1020030073123A 2003-10-20 2003-10-20 In plane switching mode liquid crystal display device and method for fabricating thereof KR100585872B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030073123A KR100585872B1 (en) 2003-10-20 2003-10-20 In plane switching mode liquid crystal display device and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030073123A KR100585872B1 (en) 2003-10-20 2003-10-20 In plane switching mode liquid crystal display device and method for fabricating thereof

Publications (2)

Publication Number Publication Date
KR20050037846A true KR20050037846A (en) 2005-04-25
KR100585872B1 KR100585872B1 (en) 2006-06-07

Family

ID=37240446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030073123A KR100585872B1 (en) 2003-10-20 2003-10-20 In plane switching mode liquid crystal display device and method for fabricating thereof

Country Status (1)

Country Link
KR (1) KR100585872B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724957B1 (en) * 2005-08-24 2007-06-04 전북대학교산학협력단 Fringe-field switching liquid crystal display
KR101227133B1 (en) * 2005-06-24 2013-01-28 엘지디스플레이 주식회사 Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type
KR101320654B1 (en) * 2006-12-26 2013-10-22 전북대학교산학협력단 Liquid Crystal Display Panel and Method for Manufacturing Thereof
KR101454020B1 (en) * 2006-10-31 2014-10-23 삼성디스플레이 주식회사 Display panel

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058669B1 (en) 2008-12-11 2011-08-22 하이디스 테크놀로지 주식회사 Liquid crystal display device and manufacturing method thereof
KR102127761B1 (en) 2014-01-13 2020-06-30 삼성디스플레이 주식회사 Thin film transistor substrate and liquid crystal display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227133B1 (en) * 2005-06-24 2013-01-28 엘지디스플레이 주식회사 Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type
KR100724957B1 (en) * 2005-08-24 2007-06-04 전북대학교산학협력단 Fringe-field switching liquid crystal display
KR101454020B1 (en) * 2006-10-31 2014-10-23 삼성디스플레이 주식회사 Display panel
KR101320654B1 (en) * 2006-12-26 2013-10-22 전북대학교산학협력단 Liquid Crystal Display Panel and Method for Manufacturing Thereof

Also Published As

Publication number Publication date
KR100585872B1 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
US8964153B2 (en) In-plane switching mode liquid crystal display device and fabricating method thereof
KR100689312B1 (en) In plane switching mode liquid crystal display device and method for fabricating thereof
US8040481B2 (en) In-plane switching mode liquid crystal display device having first and second common electrode connection lines and first and second pixel electrode connection linesbeing formed on the same layer
KR101186863B1 (en) Multi-domain in plane switching mode liquid crystal display device
US7671954B2 (en) Liquid crystal display device and method for fabricating the same
JP4953416B2 (en) Liquid crystal display
TWI464882B (en) Thin film transistor substrate and method for fabricating the same
KR100919199B1 (en) In plane switching mode liquid crystal display device
KR20040091184A (en) In-Plane Switching Mode Liquid Crystal Display Device and the Method for Manufacturing the same
KR101044529B1 (en) In plane switching mode liquid crystal display device and method for fabricating the same
KR20040108242A (en) Liquid crystal display device of in-plane switching and method for fabricating the same
TWI291069B (en) In-plane-switching liquid crystal display corresponding to large-sized pixel
US7365819B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR100585872B1 (en) In plane switching mode liquid crystal display device and method for fabricating thereof
JPH09230378A (en) Liquid crystal display device and its manufacture
KR20070008882A (en) Liquid crystal display and manufacturing method thereof
KR20030089926A (en) In-Plane Switching Mode Liquid Crystal Display device and method for manufacturing the same
KR101166578B1 (en) In plane switching mode liquid crystal display device and fabrication method thereof
KR100268008B1 (en) Liquid crystal display device
KR100652219B1 (en) In-plain switching mode liquid crystal display device
KR100909413B1 (en) Transverse electric field liquid crystal display device and manufacturing method thereof
KR20050063006A (en) In plane switching mode liquid crystal display device and method for fabricating thereof
KR100631012B1 (en) Liquid crystal display device
KR20080040478A (en) Liquid crystal display panel and manufacturing method thereof
KR20050105049A (en) In plane switching mode liquid crystal display device and method for fabricating thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 14