KR101058669B1 - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
KR101058669B1
KR101058669B1 KR1020080126037A KR20080126037A KR101058669B1 KR 101058669 B1 KR101058669 B1 KR 101058669B1 KR 1020080126037 A KR1020080126037 A KR 1020080126037A KR 20080126037 A KR20080126037 A KR 20080126037A KR 101058669 B1 KR101058669 B1 KR 101058669B1
Authority
KR
South Korea
Prior art keywords
insulating film
transparent electrode
liquid crystal
forming
lower substrate
Prior art date
Application number
KR1020080126037A
Other languages
Korean (ko)
Other versions
KR20100067461A (en
Inventor
임무식
서동해
최대림
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020080126037A priority Critical patent/KR101058669B1/en
Publication of KR20100067461A publication Critical patent/KR20100067461A/en
Application granted granted Critical
Publication of KR101058669B1 publication Critical patent/KR101058669B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 하부 기판, 상부 기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고 상기 하부 기판에는 상호 교차하여 상하 형성되는 다수개의 게이트라인과 데이터 라인에 의해 각 화소 영역이 규정되고 상기 게이트 라인 및 데이터 라인의 교차영역에는 스위칭 소자가 배치되어 있으며, 상기 스위칭 소자가 배치된 영역에는 일정 형태의 활성층과 소스/드레인 전극이 구비되는 액정표시장치에 있어서, 상기 화소영역 내에 포함되며, 액정층에 전계를 인가하여 광 투과량을 조절하기 위해 소정 영역 중첩되도록 서로 이격 배치되는 제1 및 제2 투명전극과, 상기 데이터 라인과 상기 게이트 라인의 사이에 개재하여 형성된 제1 절연막과, 상기 데이터 라인과 상기 제2 투명전극의 사이에 개재하여 형성된 제2 절연막을 포함하되, 상기 제1 절연막은 상부 절연막 및 하부 절연막을 포함하고, 상기 제1 투명전극은 상기 상부 절연막 및 하부 절연막의 사이에 개재하여 형성됨으로서, 보조용량 및 개구율 확보가 용이하고 야외 시인성이 개선되는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the same, and includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and a plurality of gate lines and data lines intersecting each other on the lower substrate. Each pixel region is defined by a pixel, and a switching element is disposed in an intersection area of the gate line and the data line, and a region in which the switching element is disposed is provided with a certain type of active layer and a source / drain electrode. First and second transparent electrodes disposed in the pixel area and spaced apart from each other to overlap a predetermined area in order to control an amount of light transmission by applying an electric field to the liquid crystal layer, and interposed between the data line and the gate line. A second section formed between the formed first insulating film and the data line and the second transparent electrode Including a soft film, wherein the first insulating film includes an upper insulating film and a lower insulating film, the first transparent electrode is formed between the upper insulating film and the lower insulating film, it is easy to secure the auxiliary capacitance and the aperture ratio and the outdoor visibility There is an improvement effect.

저온 폴리 실리콘, 보조용량, 절연막  Low temperature polysilicon, auxiliary capacitance, insulating film

Description

액정표시장치 및 그 제조방법{A LIQUID CRYSTAL DISPLAY AND FABRICATION METHOD OF THE SAME}Liquid crystal display and its manufacturing method {A LIQUID CRYSTAL DISPLAY AND FABRICATION METHOD OF THE SAME}

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 투명 공통전극과 데이터 라인 사이의 절연막의 증착 두께를 조절하여 보조용량 형성이 용이하며, 개구율 및 내부 반사효과를 개선할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display and a method for manufacturing the same. More particularly, it is possible to easily form a storage capacitor by adjusting the deposition thickness of the insulating film between the transparent common electrode and the data line, and to improve the aperture ratio and the internal reflection effect. A liquid crystal display device and a manufacturing method thereof.

일반적으로, 액정표시장치(LCD)의 표시 모드를 크게 나누면, 트위스티드 네마틱 방식(Twisted Nematic; TN), 횡전계 방식 또는 광 시야각 및 고계조를 목적으로 하는 수직 배향 방식(Virtical Alignment; VA) 등이 존재한다.In general, the display mode of a liquid crystal display (LCD) is largely divided into a twisted nematic (TN), a transverse electric field method, or a vertical alignment method (VA) for the purpose of wide viewing angle and high gradation. This exists.

이중, 횡전계 방식은 인-플레인 스위칭 방식(In-Plane Switching; IPS) 또는 에프에프에스 방식(Fringe Field Switching; FFS) 등으로 대표된다.Among these, the transverse electric field is represented by In-Plane Switching (IPS) or FFS (Fringe Field Switching).

이중, FFS 방식에 있어서 폴리 실리콘(p-Si) 예컨대, 저온 폴리 실리콘(Low Temperature Poly-Si; LTPS) 등으로 형성된 TFT 소자가 적용될 경우에 있어서는 보 조용량을 형성하기 위한 절연막으로 옥사이드(Silicon Oxide) 계열의 실리콘(예컨대, SiO2 또는 SiON 등)이 이용되기 때문에 a-Si형의 TFT 소자가 적용된 경우에 비해 보조용량을 형성하기 어렵게 된다.In the case of applying a TFT device formed of polysilicon (p-Si), for example, Low Temperature Poly-Si (LTPS) in the FFS method, an oxide (Silicon Oxide) is used as an insulating film for forming the auxiliary capacitance. ) -Based silicon (eg, SiO 2 or SiON, etc.) is used, which makes it difficult to form the auxiliary capacitance as compared with the case where an a-Si type TFT device is applied.

도 1a 및 도 1b는 종래의 액정표시장치를 설명하기 위한 단면도이다.1A and 1B are cross-sectional views illustrating a conventional liquid crystal display device.

도 1a를 참조하면, 도 1a는 종래 액정표시장치의 데이터 라인의 일정 영역을 절취한 단면도로서, 예컨대, 버퍼층(B)이 형성된 기판(100) 상에 게이트 절연막(110)이 형성되며, 게이트 절연막(110)의 상부에 공통전극(120)이 형성된다. 또한, 공통전극(120)의 상부에 제1 절연막(130)이 형성되며, 제1 절연막(130)의 상부에 데이터 라인(140), 제2 절연막(150) 및 화소전극(160)이 순차적으로 형성된다.Referring to FIG. 1A, FIG. 1A is a cross-sectional view of a predetermined region of a data line of a conventional liquid crystal display. For example, a gate insulating layer 110 is formed on a substrate 100 on which a buffer layer B is formed. The common electrode 120 is formed on the upper portion 110. In addition, the first insulating layer 130 is formed on the common electrode 120, and the data line 140, the second insulating layer 150, and the pixel electrode 160 are sequentially formed on the first insulating layer 130. Is formed.

이때, 제1 절연막(130)으로는 통상적으로 옥사이드 계열의 실리콘이 이용되며, 제2 절연막(150)으로는 나이트라이드 계열의 실리콘이 이용된다.In this case, oxide-based silicon is typically used as the first insulating film 130, and nitride-based silicon is used as the second insulating film 150.

이때, 옥사이드 계열 실리콘의 유전률은 나이트라이드 계열 실리콘의 유전률(약 6.0 ~ 7.0)에 비해 작기 때문에, 화소전극(160) 및 공통전극(120) 사이의 절연막으로 옥사이드 계열의 실리콘이 포함된 폴리 실리콘 액정표시장치는 나이트라이드 계열의 실리콘만을 이용한 액정표시장치에 비해 공통전극(120)과 화소전극(160) 사이의 제1 및 제2 절연막(130 및 150)에 의한 보조용량의 형성이 어렵게 된다.In this case, since the dielectric constant of the oxide-based silicon is smaller than that of the nitride-based silicon (about 6.0 to 7.0), the polysilicon liquid crystal containing the oxide-based silicon as an insulating film between the pixel electrode 160 and the common electrode 120. In the display device, it is difficult to form the storage capacitors by the first and second insulating layers 130 and 150 between the common electrode 120 and the pixel electrode 160 as compared to a liquid crystal display device using only silicon based nitride.

한편, 도 1b를 참조하면, 액정표시장치는 보조용량의 형성을 용이하게 하기 위해, 공통전극(120)을 제1 절연막(130)의 상부에 형성할 수 있다.Meanwhile, referring to FIG. 1B, the liquid crystal display may form the common electrode 120 on the first insulating layer 130 to facilitate formation of the storage capacitor.

하지만, 이러한 경우 보조용량의 형성은 용이하게 이루어지지만 데이터 라인(140)과 공통전극(130)이 같은 층에 놓이게 되어 데이터 라인(140)과 공통 전극(120) 사이에 쇼트에 의한 불량을 야기할 수 있다.However, in this case, the formation of the storage capacitor is easy, but the data line 140 and the common electrode 130 are placed on the same layer, which may cause a short circuit defect between the data line 140 and the common electrode 120. Can be.

때문에, 이러한 쇼트를 방지하기 위해서 데이터 라인(140)과 공통전극(120) 사이에 일정한 이격 거리가 필요하게 된다. 하지만, 이는 개구율의 감소를 초래하게 된다.Therefore, in order to prevent such a short, a predetermined distance between the data line 140 and the common electrode 120 is required. However, this results in a decrease in the aperture ratio.

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 절연막을 사이에 두고 배치된 투명 화소전극 및 투명 공통전극에 의한 보조용량을 용이하게 형성할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a liquid crystal display device capable of easily forming an auxiliary capacitance by a transparent pixel electrode and a transparent common electrode disposed with an insulating film interposed therebetween, and the manufacture thereof. To provide a method.

본 발명의 다른 목적은 개구율 및 내부 반사효과를 개선할 수 있는 액정표시장치 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same that can improve the aperture ratio and the internal reflection effect.

전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 하부 기판, 상부 기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고 상기 하부 기판에는 상호 교차하여 상하 형성되는 다수개의 데이터 라인과 게이트 라인에 의해 각 화소 영역이 규정되고 상기 데이터 라인 및 게이트 라인의 교차영역에는 스위칭 소자가 배치되어 있으며, 상기 스위칭 소자가 배치된 영역에는 일정 형태의 활성층과 소스/드레인 전극이 구비되는 액정표시장치에 있어서, 상기 화소영역 내에 포함되며, 액정층에 전계를 인가하여 광 투과량을 조절하기 위해 소정 영역 중첩되도록 서로 이격 배치되는 제1 및 제2 투명전극; 상기 데이터 라인과 상기 게이트 라인의 사이에 개재되어 형성된 제1 절연막; 및 상기 데이터 라인과 상기 제2 투명전극의 사이에 개재되어 형성된 제2 절연막을 포함하되, 상기 제1 절연막은 상부 절연막 및 하부 절연막을 포함하고, 상기 제1 투명전극은 상기 상부 절연막 및 하부 절연막의 사이 에 개재하여 형성되는 것을 특징으로 하는 액정표시장치를 제공하는 것이다.In order to achieve the above object, a first aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and a plurality of data lines and gates formed on the lower substrate so as to cross each other. Each pixel region is defined by a line, and a switching element is disposed in an intersection area of the data line and the gate line, and a region in which the switching element is disposed is provided in a liquid crystal display device having a certain type of active layer and a source / drain electrode. A first and second transparent electrodes included in the pixel area and spaced apart from each other to overlap a predetermined area in order to control an amount of light transmission by applying an electric field to the liquid crystal layer; A first insulating film interposed between the data line and the gate line; And a second insulating film interposed between the data line and the second transparent electrode, wherein the first insulating film includes an upper insulating film and a lower insulating film, and the first transparent electrode is formed of the upper insulating film and the lower insulating film. It is to provide a liquid crystal display device which is formed between the intervening.

여기서, 상기 게이트 라인과 동일 층상에는 상기 게이트 라인과 이격된 소정의 공통버스라인이 형성되고, 상기 공통버스라인과 상기 제1 투명전극을 전기적으로 연결하기 위해 형성된 콘택트 홀 영역의 상부에 소정의 패턴을 갖는 반사판이 더 형성되는 것이 바람직하다. Here, a predetermined common bus line spaced apart from the gate line is formed on the same layer as the gate line, and a predetermined pattern is formed on the contact hole region formed to electrically connect the common bus line and the first transparent electrode. It is preferable that a reflecting plate having a further formed thereon.

바람직하게는, 상기 반사판은 상기 제2 투명전극과 상기 소스/드레인 전극을 전기적으로 연결하기 위해 형성된 소정의 소스/드레인 금속 배선과 동일한 물질로 형성될 수 있다.Preferably, the reflective plate may be formed of the same material as a predetermined source / drain metal wiring formed to electrically connect the second transparent electrode and the source / drain electrode.

바람직하게는, 상기 제1 절연막을 형성하는 물질은 실리콘 산화막일 수 있다. Preferably, the material forming the first insulating film may be a silicon oxide film.

바람직하게는, 상기 제2 절연막을 형성하는 물질은 실리콘 질화막일 수 있다.Preferably, the material forming the second insulating film may be a silicon nitride film.

바람직하게는, 상기 제1 절연막은 3000 내지 4000 Å의 두께를 가질 수 있다.Preferably, the first insulating film may have a thickness of 3000 to 4000 kPa.

바람직하게는, 상기 상부 절연막은 100 내지 1000 Å의 두께를 가질 수 있다.Preferably, the upper insulating film may have a thickness of 100 to 1000 kPa.

본 발명의 제2 측면은, 하부기판, 상부기판, 및 상기 기판들 사이에 삽입되는 액정층을 포함하고 상기 하부기판에는 상호 교차하여 상하 형성되는 데이터 라인과 게이트 라인들에 의해 각 화소 영역이 규정되고 상기 라인들의 교차부에는 스 위칭 소자가 배치되어 있으며, 상기 스위칭 소자가 배치된 영역에는 일정 형태의 활성층과 소스/드레인 전극이 구비되는 액정표시장치의 제조방법에 있어서, (a) 상기 활성층이 형성된 하부기판 상에 게이트 절연막을 형성하는 단계; (b) 상기 게이트 절연막의 상부에 게이트 라인 및 상기 게이트 라인과 평행하게 이격된 공통버스라인을 형성하는 단계; (c) 상기 게이트 라인 및 공통버스라인을 포함한 하부기판 상에, 상부 적연막과 하부 절연막을 갖는 제1 절연막 중 상기 하부 절연막을 형성하는 단계; (d) 상기 하부 절연막의 상부에 제1 투명전극을 형성하는 단계; (e) 상기 제1 투명전극을 포함한 상기 하부기판 상의 전면에 상기 상부 절연막을 형성하는 단계; (f) 상기 상부 절연막의 상부에 데이터 라인을 형성하는 단계; 및 (g) 상기 데이터 라인을 포함한 하부기판 상에 제2 절연막을 형성한 후, 상기 제2 절연막의 상부에 상기 제1 투명전극과 일정 영역 서로 중첩하도록 제2 투명전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법을 제공하는 것이다.The second aspect of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each pixel region is defined by data lines and gate lines which are formed on the lower substrate so as to cross each other. And a switching element is disposed at an intersection of the lines, and a region of the switching element is provided, wherein the active layer and a source / drain electrode have a predetermined shape. Forming a gate insulating film on the formed lower substrate; (b) forming a gate line and a common bus line spaced parallel to the gate line on the gate insulating layer; (c) forming a lower insulating film on the lower substrate including the gate line and the common bus line, among the first insulating films having an upper red film and a lower insulating film; (d) forming a first transparent electrode on the lower insulating film; (e) forming the upper insulating film on the entire surface of the lower substrate including the first transparent electrode; (f) forming a data line on the upper insulating film; And (g) forming a second insulating film on the lower substrate including the data line, and then forming a second transparent electrode on the second insulating film so as to overlap the first transparent electrode and a predetermined region. The present invention provides a method of manufacturing a liquid crystal display device.

여기서, 상기 단계 (e) 이후, 상기 제1 투명전극과 상기 공통버스라인 상의 일정 영역에 상기 제1 투명전극과 상기 공통버스라인을 전기적으로 연결하기 위한 콘택트 홀을 형성하여 상기 콘택트 홀 영역의 상부에 소정 패턴을 갖는 반사판을 형성하는 단계를 더 포함하는 것이 바람직하다. Here, after step (e), a contact hole for electrically connecting the first transparent electrode and the common bus line is formed in a predetermined region on the first transparent electrode and the common bus line to form an upper portion of the contact hole area. It is preferable to further include the step of forming a reflecting plate having a predetermined pattern.

바람직하게는, 상기 반사판은 상기 제2 투명전극과 상기 소스/드레인 전극을 전기적으로 연결하기 위해 형성한 소정의 소스/드레인 금속 배선과 동일한 물질로 형성할 수 있다. Preferably, the reflective plate may be formed of the same material as a predetermined source / drain metal wire formed to electrically connect the second transparent electrode and the source / drain electrode.

바람직하게는, 상기 제1 절연막은 실리콘 산화막을 이용할 수 있다.Preferably, the first insulating film may be a silicon oxide film.

바람직하게는, 상기 제2 절연막은 실리콘 질화막을 이용하여 형성할 수 있다.Preferably, the second insulating film may be formed using a silicon nitride film.

바람직하게는, 상기 제1 절연막은 3000 내지 4000 Å의 두께를 갖도록 형성할 수 있다.Preferably, the first insulating film may be formed to have a thickness of 3000 to 4000 kPa.

바람직하게는, 상기 상부 절연막은 100 내지 1000 Å의 두께를 갖도록 형성할 수 있다.Preferably, the upper insulating film may be formed to have a thickness of 100 to 1000 kPa.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to enable those skilled in the art to more fully understand the present invention.

본 발명의 일 실시예에 따른 액정표시장치는 하부 기판, 상부 기판, 및 하부 기판과 상부 기판 사이에 삽입된 액정층을 포함하고, 하부 기판에는 액정층에 전압을 인가하기 위하여 상호 교차하는 방향으로 형성되는 전극들에 의해 각 화소 영역이 규정되어 있다. 도 2는 본 발명의 일 실시예에 따른 액정표시장치의 하부 기판에 형성된 화소 영역의 평면도이다. 도 3a 내지 도 3c는 각각 도 2의 선 I-I', 선 II-II', 및 III-III'을 절취한 단면도이다.The liquid crystal display according to the exemplary embodiment of the present invention includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the lower substrate and the upper substrate, and the lower substrate is intersected to apply a voltage to the liquid crystal layer. Each pixel region is defined by the electrodes formed. 2 is a plan view of a pixel area formed on a lower substrate of a liquid crystal display according to an exemplary embodiment of the present invention. 3A to 3C are cross-sectional views taken along the lines II ′, II-II ′, and III-III ′ of FIG. 2, respectively.

한편, 본 발명의 일 실시예에 따른 액정표시장치는 에프에프에스 모드 방식의 다결정 액정표시장치를 일 예로써 설명하였지만 이에 국한하지 않으며, 본 발명이 적용될 수 있는 한 액정표시장치의 종류는 특별히 한정하지 않는다.On the other hand, the liquid crystal display device according to an embodiment of the present invention has been described as an example of the F-SF mode polycrystalline liquid crystal display device as an example, but is not limited thereto, the type of the liquid crystal display device is not particularly limited as long as the present invention can be applied Do not.

도 2 내지 도 3c를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치는 하부 기판(200) 상에 게이트 라인(210)과 데이터 라인(220)이 교차하도록 배열되고, 게이트 라인(210)과 데이터 라인의 교차부에는 스위칭 소자인 박막트랜지스터(TFT)(T)가 배치되어 있으며, 게이트 라인(210)과 데이터 라인(220)에 의해 규정된 단위 화소 영역 내에는 제1 투명전극(230)과 제2 투명전극(240)이 각각 배치된다.2 to 3C, the liquid crystal display according to the exemplary embodiment of the present invention is arranged such that the gate line 210 and the data line 220 cross on the lower substrate 200 and the gate line 210. A thin film transistor (TFT) T, which is a switching element, is disposed at the intersection of the data line and the first transparent electrode 230 in the unit pixel region defined by the gate line 210 and the data line 220. And the second transparent electrode 240 are disposed, respectively.

여기서, 제1 및 제2 투명전극(230 및 240)은 예컨대, 각각 공통 전극 및 화소 전극일 수 있으며, 이에 국한되지는 않는다.Here, the first and second transparent electrodes 230 and 240 may be, for example, common electrodes and pixel electrodes, but are not limited thereto.

이때, 제1 투명전극(230)은 제2 투명전극(240)과 소정 영역 중첩되어 후술하는 제1 절연막(250)의 상부 절연막(256) 및 제2 절연막(260)을 통해 보조용량(즉, 스토리지 커패시턴스)이 형성된다. In this case, the first transparent electrode 230 overlaps the second transparent electrode 240 by a predetermined region, and the auxiliary capacitance (that is, through the upper insulating film 256 and the second insulating film 260 of the first insulating film 250 to be described later). Storage capacitance) is formed.

박막트랜지스터(T)가 형성된 영역에는 소정 형태로 패터닝된 활성층(P)과 소스/드레인 전극(270)이 구비된다. 소스/드레인 전극(270) 중 드레인 전극은 제2 투명전극(240)과 전기적으로 접속된다. 여기서, 활성층(P)은 예컨대, 폴리 실리콘(p-Si), 또는 저온 폴리 실리콘(Low Temperature Poly-Si; LTPS)을 이용하여 형성될 수 있다.In the region where the thin film transistor T is formed, the active layer P and the source / drain electrode 270 patterned in a predetermined shape are provided. The drain electrode of the source / drain electrode 270 is electrically connected to the second transparent electrode 240. Here, the active layer P may be formed using, for example, polysilicon (p-Si) or low temperature polysilicon (LTPS).

활성층(P)과 게이트 라인(210)의 사이에는 게이트 절연막(280)이 형성되며, 게이트 라인(210)과 이격된 화소 가장자리 부분에는 게이트 라인(210)과 평행하게 공통버스라인(290)이 배열된다.A gate insulating layer 280 is formed between the active layer P and the gate line 210, and a common bus line 290 is arranged in parallel with the gate line 210 at a pixel edge portion spaced apart from the gate line 210. do.

이러한 공통버스라인(290)은 게이트 라인(210)과 동일 층상에 형성되며, 제1 투명전극(230)과 전기적으로 연결되어 제1 투명전극(230)에 지속적으로 공통신호를 인가한다.The common bus line 290 is formed on the same layer as the gate line 210 and is electrically connected to the first transparent electrode 230 to continuously apply a common signal to the first transparent electrode 230.

게이트 라인(210)의 상부에는 제1 절연막(250)이 형성되어 있는데, 제1 절연막(250)은 상부 절연막(256)과 하부 절연막(255)을 포함하며, 상부 절연막(256)과 하부 절연막(255)의 사이에 개재되어 제1 투명전극(230)이 형성되고 상부 절연막(256)의 상부, 즉, 제1 절연막(250)의 상부에 데이터 라인(220)이 형성된다.A first insulating film 250 is formed on the gate line 210, and the first insulating film 250 includes an upper insulating film 256 and a lower insulating film 255, and the upper insulating film 256 and the lower insulating film ( The first transparent electrode 230 is formed between the 255, and the data line 220 is formed on the upper insulating layer 256, that is, on the first insulating layer 250.

즉, 하부 절연막(255) 상부의 일정영역에 제1 투명전극(230)이 형성되고, 다시 제1 투명전극(230)을 포함한 하부 절연막(255) 상에 상부 절연막(256)이 증착된다.That is, the first transparent electrode 230 is formed in a predetermined region above the lower insulating film 255, and the upper insulating film 256 is deposited on the lower insulating film 255 including the first transparent electrode 230.

여기서, 제1 절연막(250)은, 이에 국한되지 않으며, 3개 이상의 절연막이 포함되는 것도 가능하다.Here, the first insulating film 250 is not limited thereto, and three or more insulating films may be included.

이어서, 제1 절연막(250) 상부의 일정 영역에는 데이터 라인(220)이 형성되며, 데이터 라인(220)을 포함한 하부기판(200) 상에는 제2 절연막(260)이 형성되고 그 상부에 제2 투명전극(240)이 형성된다.Subsequently, a data line 220 is formed in a predetermined region on the first insulating layer 250, and a second insulating layer 260 is formed on the lower substrate 200 including the data line 220, and a second transparent layer is formed thereon. The electrode 240 is formed.

여기서, 통상적으로 제1 절연막(250)은 실리콘 산화막 계열의 물질 예컨대, SiO2 또는 SiON 등의 물질로 형성되며, 제2 절연막(260)은 실리콘 질화막 계열의 물질, 예컨대, SiNx 등의 물질로 형성된다.Here, the first insulating film 250 is typically formed of a silicon oxide film-based material such as SiO 2 or SiON, and the second insulating film 260 is formed of a silicon nitride film-based material such as SiNx. do.

이때, 실리콘 산화막 계열 물질의 유전률은 실리콘 질화막 계열 물질의 유전률(약 6.0 내지 7.0)보다 작기 때문에 만약, 실리콘 산화막 계열 물질로 절연막을 형성하게 되면 실리콘 질화막 계열 물질만으로 절연막을 형성하는 경우에 비해 절연막에 의한 보조용량의 형성이 어렵게된다.In this case, since the dielectric constant of the silicon oxide based material is smaller than the dielectric constant (about 6.0 to 7.0) of the silicon nitride based material, if the insulating film is formed of the silicon oxide based material, the insulating film is formed on the insulating film as compared with the case of forming the insulating film using only the silicon nitride based material. This makes it difficult to form a subcapacity.

따라서, 본 발명의 일 실시예에 따른 액정표시장치는, 제1 절연막(250)을 서로 다른 2개의 절연막 예컨대, 상부 절연막(256) 및 하부 절연막(255)으로 구분하여 형성함으로서, 제1 투명전극(230)과 제2 투명전극(240)과의 사이에 형성된 상부 절연막(256)의 두께를 용이하게 조절할 수 있기 때문에 상부 절연막(256) 및 제2 절연막에 의한 보조용량을 효과적으로 형성할 수 있게 된다.Accordingly, in the liquid crystal display according to the exemplary embodiment, the first insulating layer 250 is formed by dividing the first insulating layer 250 into two different insulating layers, for example, the upper insulating layer 256 and the lower insulating layer 255. Since the thickness of the upper insulating film 256 formed between the 230 and the second transparent electrode 240 can be easily adjusted, the auxiliary capacitance of the upper insulating film 256 and the second insulating film can be effectively formed. .

즉, 실리콘 질화막 계열 물질에 비해 유전율이 작은, 실리콘 산화막 계열 물질로 형성된 제1 절연막(250) 중 예컨대, 상부 절연막(260)의 두께를 최소화함으로서 보조용량을 효과적으로 형성할 수 있게된다.That is, by minimizing the thickness of, for example, the upper insulating film 260 of the first insulating film 250 formed of the silicon oxide film-based material having a lower dielectric constant than that of the silicon nitride film-based material, the auxiliary capacitance may be effectively formed.

예컨대, 제1 절연막(250)은 상부 절연막(256)의 두께를 약 100 내지 1000 Å의 범위 내에서 적절히 조절하는 것이 가능하다. For example, the first insulating film 250 can appropriately adjust the thickness of the upper insulating film 256 within the range of about 100 to 1000 kPa.

이때, 제1 절연막(250)의 전체 두께는 약 3000 내지 4000 Å의 범위로 하는 것이 바람직한데, 이는 예컨대, 제1 절연막(250)의 두께가 상기 두께보다 얇아질 경우 기생 커패시턴스의 증가에 의한 화면 품위의 저하를 초래할 수 있기 때문이 다.In this case, it is preferable that the total thickness of the first insulating film 250 is in a range of about 3000 to 4000 kPa. For example, when the thickness of the first insulating film 250 becomes thinner than the thickness, the screen due to the increase of parasitic capacitance This is because it may cause deterioration of quality.

한편, 도2 및 도 3c를 참조하면, 공통버스라인(290)과 제1 투명전극(230)을 전기적으로 연결하기 위해 형성된 예컨대, 제2 및 제3 콘택트 홀(C2 및 C3) 상부의 일정영역에는 소정의 형태의 반사판(R)이 더 구비될 수 있다.Meanwhile, referring to FIGS. 2 and 3C, for example, a predetermined region above the second and third contact holes C2 and C3 formed to electrically connect the common bus line 290 and the first transparent electrode 230. The reflection plate R of a predetermined shape may be further provided.

여기서, 공통버스라인(290)과 제1 투명전극(230)을 연결하기 위한 제2 및 제3 콘택트 홀(C2 및 C3)은 예컨대, 활성층(P)과 소스/드레인 전극(270)을 상호 접속시키기 위해 필요한 제1 콘택트 홀(C1)과 동시에 형성되는 것이 가능하다.Here, the second and third contact holes C2 and C3 for connecting the common bus line 290 and the first transparent electrode 230, for example, interconnect the active layer P and the source / drain electrodes 270. It is possible to be formed at the same time as the first contact hole (C1) necessary to make.

이때, 반사판(R)은 소스/드레인 전극(270)과 제2 투명전극(240)을 전기적으로 연결하기 위해 형성된 일정 형태의 소스/드레인 금속 배선(L)과 동일 층상에 동일 물질로 형성될 수 있다.In this case, the reflective plate R may be formed of the same material on the same layer as the source / drain metal wiring L having a predetermined shape formed to electrically connect the source / drain electrode 270 and the second transparent electrode 240. have.

또한, 반사판(R)은 예컨대, 공통버스라인(290)과 제1 투명전극(230)을 연결하기 위해 형성된 제2 및 제3 콘택트 홀(C2 및 C3)의 형상을 난반사를 일으키기 위한 소정의 패턴 즉, 엠보싱 패턴으로 이용함으로서 그 엠보싱 패턴에 의한 내부 반사효율을 극대화하는 것도 가능하다.In addition, the reflective plate R is, for example, a predetermined pattern for causing diffuse reflection on the shapes of the second and third contact holes C2 and C3 formed to connect the common bus line 290 and the first transparent electrode 230. That is, by using the embossing pattern, it is also possible to maximize the internal reflection efficiency by the embossing pattern.

이때, 예컨대, 상기 난반사 영역의 상부에 위치한 상부기판(미도시)의 칼라필터 영역에는 블랙매트릭스가 제거된 구조로 하는 것이 바람직하다.At this time, for example, it is preferable that the black matrix is removed from the color filter area of the upper substrate (not shown) positioned above the diffuse reflection area.

이하, 도 2, 도 3a 내지 도 3c를 참조하여 본 발명의 액정표시장치의 제조방법을 설명한다.Hereinafter, a manufacturing method of the liquid crystal display device of the present invention will be described with reference to FIGS. 2 and 3A to 3C.

도 2 내지 도 3b를 참조하면, 먼저, 버퍼층(B)이 형성된 하부 기판(200) 상 에 활성층(P)을 일정 형태로 패터닝하여 형성한다.2 to 3B, first, the active layer P is formed on the lower substrate 200 on which the buffer layer B is formed in a predetermined pattern.

여기서, 버퍼층(B)은 예컨대, 활성층(P)을 형성하는 과정에서 하부 기판(200)에 의한 오염 등을 방지하는 역할을 하며, 필요에 따라서는 버퍼층(B)을 생략하는 것도 가능하다.Here, the buffer layer B serves to prevent, for example, contamination by the lower substrate 200 in the process of forming the active layer P, and the buffer layer B may be omitted if necessary.

이후, 활성층(P)을 포함한 하부 기판(200)상에 게이트 절연막(280)을 증착한다. 또한, 게이트 절연막(280) 상부의 일정 영역에 게이트 라인(210)을 형성하고 게이트 라인(210)과 동일층상에 공통 버스라인(290)을 형성한다.Thereafter, the gate insulating layer 280 is deposited on the lower substrate 200 including the active layer P. In addition, the gate line 210 is formed in a predetermined region on the gate insulating layer 280, and the common bus line 290 is formed on the same layer as the gate line 210.

이후, 게이트 라인(210)과 공통버스라인(290)이 형성된 하부 기판(200) 상에 제1 절연막(250)을 증착한다.Thereafter, the first insulating layer 250 is deposited on the lower substrate 200 on which the gate line 210 and the common bus line 290 are formed.

이때, 제1 절연막(250)은 예컨대, 상하 2개의 층으로 구분된 상부 절연막(256) 및 하부 절연막(255)을 순차적으로 적층함으로서 형성할 수 있는데, 이에 국한되지는 않으며, 3개 이상의 절연막을 순차적으로 적층하여 형성하는 것도 가능하다.In this case, the first insulating film 250 may be formed by sequentially stacking the upper insulating film 256 and the lower insulating film 255, which are divided into two layers, for example, but are not limited thereto. It is also possible to form by laminating sequentially.

이렇게 형성된 상부 절연막(256) 및 하부 절연막(255) 사이의 일정 영역에는 제1 투명전극(230)을 개재하여 형성한다.A predetermined region between the upper insulating film 256 and the lower insulating film 255 formed as described above is formed through the first transparent electrode 230.

즉, 하부 절연막(255) 상면의 일정 영역에 제1 투명전극(230)을 패터닝하여 형성한 후, 제1 투명전극(230)을 포함한 하부 기판(200) 상에 상부 절연막(256)을 증착함으로서 상부 절연막(256) 및 하부 절연막(255)의 사이에 개재하여 제1 투명전극(230)을 형성할 수 있다.That is, by forming the first transparent electrode 230 in a predetermined region on the upper surface of the lower insulating film 255, and then depositing the upper insulating film 256 on the lower substrate 200 including the first transparent electrode 230. The first transparent electrode 230 may be formed between the upper insulating film 256 and the lower insulating film 255.

여기서, 제1 절연막(250)은 통상적으로 SiO2 또는 SiON 등의 실리콘 산화막 계열 물질로 형성되며, 제1 절연막(250) 중 상부 절연막(256)의 두께는 약 100 내지 1000 Å의 범위로 형성하고, 하부 절연막(255)의 두께는 약 2000 내지 3000 Å의 범위로 형성하는 것이 바람직하다.Here, the first insulating film 250 is typically formed of a silicon oxide film-based material such as SiO 2 or SiON, the thickness of the upper insulating film 256 of the first insulating film 250 is in the range of about 100 to 1000 Å The thickness of the lower insulating film 255 is preferably in the range of about 2000 to 3000 Pa.

이후, 활성층(P)의 일부분이 노출되도록 제1 콘택트 홀(C1)을 형성한 후, 상기 제1 콘택트 홀(C1)을 통해 상기 활성층(P)과 전기적으로 접속되는 소스/드레인 전극(270)과 데이터 라인(220)을 각각 형성하고, 상기 소스/드레인 전극(270) 및 데이터 라인(220)을 포함한 하부 기판(200) 상에 제2 절연막(260)을 증착한다. 이때, 제2 절연막(260)은 실리콘 질화막 계열로서, 예컨대, SiNx 등의 물질을 이용하여 형성할 수 있다.Thereafter, after forming the first contact hole C1 to expose a portion of the active layer P, the source / drain electrode 270 electrically connected to the active layer P through the first contact hole C1. And data lines 220 are formed, and a second insulating layer 260 is deposited on the lower substrate 200 including the source / drain electrodes 270 and the data lines 220. In this case, the second insulating layer 260 may be formed of a silicon nitride layer based on, for example, a material such as SiNx.

다음으로, 소스-드레인 전극(270)의 일부분이 노출되도록 제4 콘택트 홀(C4)을 형성한 후, 슬릿 형태의 제2 투명전극(240)을 형성하되, 상기 제4 콘택트 홀(C4)을 통해 소스-드레인 전극(270)과 제2 투명 전극(240)이 전기적으로 연결되도록 한다.Next, after forming the fourth contact hole C4 so that a portion of the source-drain electrode 270 is exposed, the second transparent electrode 240 having a slit shape is formed, and the fourth contact hole C4 is formed. The source-drain electrode 270 and the second transparent electrode 240 are electrically connected to each other.

한편, 도2 및 도 3c를 참조하면, 제1 절연막(250)의 상부에 반사판(R)을 더 형성할 수 있다.2 and 3C, the reflective plate R may be further formed on the first insulating layer 250.

이러한 반사판(R)은, 제1 절연막(250)을 형성하는 공정의 다음 단계에서 형성하는 것이 바람직한데, 공통버스라인(290)과 제1 투명전극(240)을 전기적으로 연결하기 위한 제2 및 제3 콘택트 홀(C2 및 C3)을 형성한 후, 그 콘택트 홀(C2 및 C3)의 상부 영역에 소정의 금속 배선을 형성하는 단계를 더 포함함으로서 형성할 수 있다.The reflective plate R is preferably formed in the next step of the process of forming the first insulating layer 250. The reflective plate R may include second and second electrodes for electrically connecting the common bus line 290 and the first transparent electrode 240 to each other. After forming the third contact holes C2 and C3, the method may further include forming a predetermined metal wire in an upper region of the contact holes C2 and C3.

여기서, 공통버스라인(290)과 제1 투명전극(230)을 연결하기 위한 제2 및 제3 콘택트 홀(C2 및 C3)은 제1 콘택트 홀(C1)과 동시에 형성할 수 있다.The second and third contact holes C2 and C3 for connecting the common bus line 290 and the first transparent electrode 230 may be formed at the same time as the first contact hole C1.

또한, 반사판(R)을 형성하기 위한 상기 금속 배선은 소스/드레인 전극(270)과 제2 투명전극(240)을 전기적으로 연결하기 위해 형성하는 소정의 소스/드레인 금속 배선(L)과 동일 층상에 동일 물질을 이용하여 형성하는 것이 가능하다.In addition, the metal line for forming the reflector plate R is formed on the same layer as a predetermined source / drain metal line L formed to electrically connect the source / drain electrode 270 and the second transparent electrode 240. It is possible to form using the same material.

또한, 반사판(R)은 예컨대, 공통버스라인(290)과 제1 투명전극(230)을 연결하기 위해 형성한 제2 및 제3 콘택트 홀(C2 및 C3)의 형상을 난반사를 일으키기 위한 소정의 패턴 즉, 엠보싱 패턴으로 이용함으로써 그 엠보싱 패턴에 의한 내부 반사효율을 극대화하는 것도 가능하다.In addition, the reflective plate R is, for example, predetermined to cause diffuse reflection of the shapes of the second and third contact holes C2 and C3 formed to connect the common bus line 290 and the first transparent electrode 230. By using it as a pattern, that is, an embossing pattern, it is also possible to maximize the internal reflection efficiency by the embossing pattern.

전술한 본 발명에 따른 액정표시장치 및 그 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although a preferred embodiment of the above-described liquid crystal display and a method for manufacturing the same according to the present invention have been described, the present invention is not limited thereto, and various modifications are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible to carry out by this and this also belongs to the present invention.

도 1의 (a) 및 도 1의 (b)는 종래의 액정표시장치를 설명하기 위한 단면도이다.1 (a) and 1 (b) are cross-sectional views for explaining a conventional liquid crystal display device.

도 2는 본 발명의 일 실시예에 따른 액정표시장치의 하부 기판에 형성된 화소 영역의 평면도이다.2 is a plan view of a pixel area formed on a lower substrate of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3a 내지 도 3c는 각각 도 2의 선 I-I', 선 II-II', 및 III-III'을 절취한 단면도이다.3A to 3C are cross-sectional views taken along the lines II ′, II-II ′, and III-III ′ of FIG. 2, respectively.

Claims (14)

하부 기판, 상부 기판, 및 상기 기판들 사이에 삽입된 액정층을 포함하고 상기 하부 기판에는 상호 교차하여 상하로 형성된 다수개의 데이터 라인과 게이트 라인에 의해 각 화소 영역이 규정되고 상기 데이터 라인 및 게이트 라인의 교차영역에는 스위칭 소자가 배치되어 있으며, 상기 스위칭 소자가 배치된 영역에는 일정 형태의 활성층과 소스 및 드레인 전극이 구비되는 액정표시장치에 있어서,A lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and each pixel region is defined by a plurality of data lines and gate lines formed on the lower substrate by crossing each other. In the liquid crystal display device having a switching element is disposed in the intersection region of the, and the switching element is disposed in the active layer and the source and drain electrodes of a certain form, 상기 화소영역 내에 포함되며, 액정층에 전계를 인가하여 광 투과량을 조절하기 위해 소정 영역 중첩되도록 서로 이격 배치되는 제1 및 제2 투명전극;First and second transparent electrodes included in the pixel area and spaced apart from each other to overlap a predetermined area in order to control an amount of light transmission by applying an electric field to the liquid crystal layer; 상기 데이터 라인과 상기 게이트 라인의 사이에 개재되어 형성된 제1 절연막; 및 A first insulating film interposed between the data line and the gate line; And 상기 데이터 라인과 상기 제2 투명전극의 사이에 개재되어 형성된 제2 절연막을 포함하되,A second insulating film interposed between the data line and the second transparent electrode, 상기 제1 절연막은 상부 절연막 및 하부 절연막을 포함하고, 상기 제1 투명전극은 상기 상부 절연막 및 하부 절연막의 사이에 개재하여 형성되며, 상기 게이트 라인과 동일 층상에는 상기 게이트 라인과 이격된 소정의 공통버스라인이 형성되고, 상기 공통버스라인과 상기 제1 투명전극을 전기적으로 연결하기 위해 형성된 콘택트 홀 영역의 상부에 소정의 패턴을 갖는 반사판이 더 형성되는 것을 특징으로 하는 액정표시장치.The first insulating layer may include an upper insulating layer and a lower insulating layer, and the first transparent electrode may be formed between the upper insulating layer and the lower insulating layer, and may be spaced apart from the gate line on the same layer as the gate line. And a reflecting plate having a predetermined pattern is formed on the contact hole region formed to electrically connect the common bus line and the first transparent electrode. 삭제delete 제1 항에 있어서, The method according to claim 1, 상기 반사판은 상기 제2 투명전극과 상기 소스 및 드레인 전극을 전기적으로 연결하기 위해 형성된 소정의 소스 및 드레인 금속 배선과 동일한 물질로 형성되는 것을 특징으로 하는 액정표시장치.And the reflective plate is formed of the same material as a predetermined source and drain metal wire formed to electrically connect the second transparent electrode and the source and drain electrodes. 제1 항에 있어서,The method according to claim 1, 상기 제1 절연막을 형성하는 물질은 실리콘 산화막 인 것을 특징으로 하는 액정표시장치.The material for forming the first insulating film is a silicon oxide film. 제1 항에 있어서, The method according to claim 1, 상기 제2 절연막을 형성하는 물질은 실리콘 질화막 인 것을 특징으로 하는 액정표시장치.The material for forming the second insulating film is a silicon nitride film. 제1 항에 있어서,The method according to claim 1, 상기 제1 절연막은 3000 내지 4000 Å의 두께를 갖는 것을 특징으로 하는 액정표시장치.And the first insulating film has a thickness of 3000 to 4000 GPa. 제1 항에 있어서,The method according to claim 1, 상기 상부 절연막은 100 내지 1000 Å의 두께를 갖는 것을 특징으로 하는 액정표시장치.And the upper insulating film has a thickness of 100 to 1000 GPa. 하부기판, 상부기판, 및 상기 기판들 사이에 삽입되는 액정층을 포함하고 상기 하부기판에는 상호 교차하여 상하 형성되는 데이터 라인과 게이트 라인들에 의해 각 화소 영역이 규정되고 상기 라인들의 교차부에는 스위칭 소자가 배치되어 있으며, 상기 스위칭 소자가 배치된 영역에는 일정 형태의 활성층과 소스 및 드레인 전극이 구비되는 액정표시장치의 제조방법에 있어서,Each pixel region is defined by a data line and a gate line, which include a lower substrate, an upper substrate, and a liquid crystal layer interposed between the substrates, and the lower substrate is formed to intersect with each other. In the method of manufacturing a liquid crystal display device having an element is disposed, the active element and the source and drain electrodes of a certain form is provided in the region where the switching element is disposed, (a) 상기 활성층이 형성된 하부기판 상에 게이트 절연막을 형성하는 단계;(a) forming a gate insulating film on the lower substrate on which the active layer is formed; (b) 상기 게이트 절연막의 상부에 게이트 라인 및 상기 게이트 라인과 평행하게 이격된 공통버스라인을 형성하는 단계;(b) forming a gate line and a common bus line spaced parallel to the gate line on the gate insulating layer; (c) 상기 게이트 라인 및 공통버스라인을 포함한 하부기판 상에, 상부 절연막과 하부 절연막을 갖는 제1 절연막 중 상기 하부 절연막을 형성하는 단계;(c) forming a lower insulating film on the lower substrate including the gate line and the common bus line, among the first insulating films having an upper insulating film and a lower insulating film; (d) 상기 하부 절연막의 상부에 제1 투명전극을 형성하는 단계;(d) forming a first transparent electrode on the lower insulating film; (e) 상기 제1 투명전극을 포함한 상기 하부기판 상의 전면에 상기 상부 절연막을 형성하는 단계;(e) forming the upper insulating film on the entire surface of the lower substrate including the first transparent electrode; (f) 상기 상부 절연막의 상부에 데이터 라인을 형성하는 단계; 및(f) forming a data line on the upper insulating film; And (g) 상기 데이터 라인을 포함한 하부기판 상에 제2 절연막을 형성한 후, 상기 제2 절연막의 상부에 상기 제1 투명전극과 일정 영역 서로 중첩하도록 제2 투명전극을 형성하는 단계를 포함하되, 상기 단계 (e) 이후, 상기 제1 투명전극과 상기 공통버스라인 상의 일정 영역에 상기 제1 투명전극과 상기 공통버스라인을 전기적으로 연결하기 위한 콘택트 홀을 형성하여 상기 콘택트 홀 영역의 상부에 소정 패턴을 갖는 반사판을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.(g) forming a second insulating layer on the lower substrate including the data line, and then forming a second transparent electrode on the upper portion of the second insulating layer to overlap the first transparent electrode and a predetermined region, After the step (e), a contact hole for electrically connecting the first transparent electrode and the common bus line is formed in a predetermined region on the first transparent electrode and the common bus line to be formed on the contact hole region. Forming a reflective plate having a pattern further comprising the step of manufacturing a liquid crystal display device. 삭제delete 제8 항에 있어서, The method of claim 8, 상기 반사판은 상기 제2 투명전극과 상기 소스 및 드레인 전극을 전기적으로 연결하기 위해 형성한 소정의 소스 및 드레인 금속 배선과 동일한 물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.And the reflecting plate is formed of the same material as a predetermined source and drain metal wiring formed to electrically connect the second transparent electrode and the source and drain electrodes. 제8 항에 있어서, The method of claim 8, 상기 제1 절연막은 실리콘 산화막을 이용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.And the first insulating film is formed by using a silicon oxide film. 제8 항에 있어서,The method of claim 8, 상기 제2 절연막은 실리콘 질화막을 이용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.And the second insulating film is formed by using a silicon nitride film. 제8 항에 있어서,The method of claim 8, 상기 제1 절연막은 3000 내지 4000 Å의 두께를 갖도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.And the first insulating film is formed to have a thickness of 3000 to 4000 GPa. 제8 항에 있어서,The method of claim 8, 상기 상부 절연막은 100 내지 1000 Å의 두께를 갖도록 형성하는 것을 특징 으로 하는 액정표시장치의 제조방법.And the upper insulating film is formed to have a thickness of about 100 to about 1000 GPa.
KR1020080126037A 2008-12-11 2008-12-11 Liquid crystal display device and manufacturing method thereof KR101058669B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080126037A KR101058669B1 (en) 2008-12-11 2008-12-11 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080126037A KR101058669B1 (en) 2008-12-11 2008-12-11 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20100067461A KR20100067461A (en) 2010-06-21
KR101058669B1 true KR101058669B1 (en) 2011-08-22

Family

ID=42366131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080126037A KR101058669B1 (en) 2008-12-11 2008-12-11 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101058669B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101924079B1 (en) * 2012-07-06 2018-12-03 삼성디스플레이 주식회사 Liquid crystal display and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585872B1 (en) 2003-10-20 2006-06-07 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device and method for fabricating thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585872B1 (en) 2003-10-20 2006-06-07 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device and method for fabricating thereof

Also Published As

Publication number Publication date
KR20100067461A (en) 2010-06-21

Similar Documents

Publication Publication Date Title
CN101231437B (en) Liquid crystal display device and method of manufacturing the same
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
US8300166B2 (en) Display panel and method of manufacturing the same
KR20140066931A (en) Array substrate for liquid crystal display and manufacturing method of the same
KR20170115138A (en) Display device
US20100157235A1 (en) Liquid crystal display
KR100569718B1 (en) Multi-domain liquid crystal display
KR20160133057A (en) Liquid crystal display device and method for fabricating the same
CN104570525A (en) Liquid crystal display device and method of manufacturing the same
JP4923847B2 (en) LCD panel
US8675157B2 (en) Thin-film transistor display panel and liquid crystal display including the same
WO2017128558A1 (en) Array substrate and method of manufacturing array substrate
KR20120115837A (en) Fringe field switching type thin film transistor substrate and manufacturing method thereof
KR20110044598A (en) Thin film transistor array panel and method of manufacturing the same
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
JP2009151285A (en) Liquid crystal display device and method for manufacturing the same
JP2007093859A (en) Liquid crystal device and electronic apparatus
KR101058669B1 (en) Liquid crystal display device and manufacturing method thereof
KR101988926B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
JP2005182048A (en) Multi-domain thin-film transistor display plate and liquid crystal display including same
KR102431348B1 (en) Display device
KR102269080B1 (en) Liquid crystal display device and manufacturing method thereof
US8212980B2 (en) Liquid crystal display and active matrix substrate
KR20060128564A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR20070025528A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 8