KR20050034313A

KR20050034313A - 전계 방출 표시장치 및 그의 제조 방법

Info

Publication number: KR20050034313A
Application number: KR1020030070198A
Authority: KR
Inventors: 이상진
Original assignee: 삼성에스디아이 주식회사
Priority date: 2003-10-09
Filing date: 2003-10-09
Publication date: 2005-04-14
Also published as: US7336028B2; US20050077813A1; JP2005116500A

Abstract

본 발명은 게이트 전극의 표면 손상에 따른 라인 저항 상승과, 이에 따른 에미션 유니포머티(emission uniformity) 저하를 최소화하는 전계 방출 표시장치에 관한 것으로서, 임의의 간격을 두고 대향 배치되며, 밀봉재에 의해 접합되어 진공 용기를 구성하는 제1 및 제2 기판과; 제1 기판 상에 형성되는 캐소드 전극들과; 캐소드 전극 상에 위치하는 전자 방출원과; 전자 방출원을 둘러싸는 절연층을 사이로 캐소드 전극 위에 배치되며, 적어도 2층의 적층 구조로 이루어지는 게이트 전극들과; 제2 기판 상에 형성되는 애노드 전극과; 애노드 전극의 일면에 위치하는 형광 스크린을 포함하는 전계 방출 표시장치를 제공한다. 바람직하게, 게이트 전극은 이종(異種) 금속으로 이루어진 제1, 2 게이트층으로 이루어진다.

Description

전계 방출 표시장치 및 그의 제조 방법{FIELD EMISSION DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}

본 발명은 전계 방출 표시장치에 관한 것으로서, 보다 상세하게는 절연층을 사이로 캐소드 전극 위에 배열되어 에미터의 전자 방출을 제어하는 게이트 전극을 구비한 전계 방출 표시장치 및 이의 제조 방법에 관한 것이다.

일반적으로 전계 방출 표시장치(FED; field emission display)는 양자역학적인 터널링 효과를 이용하여 캐소드 전극에 제공된 전자 방출원으로부터 전자를 방출시키고, 방출된 전자를 애노드 전극에 마련된 형광층에 충돌시켜 이를 발광시킴으로써 소정의 영상을 구현하는 표시장치로서, 캐소드 전극과 게이트 전극 및 애노드 전극을 구비한 3극관 구조가 널리 사용되고 있다.

도 8은 종래 기술에 의한 3극관형 전계 방출 표시장치의 부분 단면도이다.

도면을 참고하면, 후면 기판(1)에는 캐소드 전극(3)과 절연층(5) 및 게이트 전극(7)이 형성되고, 전면 기판(9)에는 애노드 전극(11)과 형광층(13)이 마련된다. 캐소드 전극(3)과 게이트 전극(7)은 서로 직교하는 스트라이프 패턴으로 이루어지며, 캐소드 전극(3)과 게이트 전극(7)의 교차 영역에는 게이트 전극(7)과 절연층(5)을 관통하는 홀(5a, 7a)들이 형성된다. 그리고 홀(5a, 7a)들에 의해 노출된 캐소드 전극(3) 표면으로 전자 방출원인 에미터(15)가 위치한다.

최근들어 상기 에미터(15)는 선단이 뾰족한 종래의 스핀트(spindt) 타입 에미터를 대체하여 캐소드 전극(3) 위에 평탄하게 형성되는 구조가 주로 사용되고 있다. 이러한 면타입 에미터(15)는 카본 나노튜브 또는 흑연과 같은 카본계 물질을 스크린 프린트와 같은 후막 공정으로 도포한 다음 소성하는 과정을 통해 완성되며, 스핀트 타입 에미터와 비교하여 제조 공정이 비교적 단순하고, 대면적 표시장치 제작에 유리한 장점을 갖는다.

그런데 통상의 후막 공정을 이용하여 에미터 물질을 캐소드 전극(3) 위에 도포할 때에, 도전성을 갖는 에미터 물질이 캐소드 전극(3)과 게이트 전극(7)에 걸쳐 형성되어 두 전극간 쇼트를 유발할 수 있으므로, 종래에는 이러한 전극 쇼트를 방지하기 위해 다음과 같이 희생층을 사용하여 에미터(15)를 형성하는 방법이 사용되고 있다.

도 9a∼도 9d는 종래 기술에 의한 전계 방출 표시장치의 제조 과정 중 에미터 형성 과정을 나타낸 개략도이다.

먼저 도 9a에 도시한 바와 같이, 후면 기판(1) 위에 캐소드 전극(3)과 절연층(5) 및 게이트 전극(7)을 순차적으로 형성하고, 캐소드 전극(3)과 게이트 전극(7)의 교차 영역에 게이트 전극(7)과 절연층(5)을 관통하는 홀(5a, 7a)들을 형성한다. 이 때, 후면 기판(1)은 투명한 글래스 기판으로 이루어지고, 캐소드 전극(3)은 ITO(indium tin oxide)와 같이 광 투과율이 높은 투명 도전막으로 이루어진다.

그리고 에미터가 위치할 캐소드 전극(3) 위 일부 영역을 제외하고 게이트 전극(7)과 절연층(5) 및 캐소드 전극(3) 위에 희생층(17)을 형성한다. 희생층(17)은 통상의 포토레지스트막 또는 금속막으로 이루어진다.

이어서 도 9b에 도시한 바와 같이, 희생층(17)이 형성된 후면 기판(1)의 상면 전체에 페이스트상의 에미터 물질(19)을 후막 공정을 이용하여 도포하고, 후면 기판(1)의 배면을 통해 자외선을 조사하여 캐소드 전극(3) 위 에미터 물질(19)을 선택적으로 경화시킨다. 그리고 도 9c에 도시한 바와 같이 경화되지 않은 에미터 물질을 제거한 후 소성하여 에미터(15)를 형성하고, 후면 기판(1)에 남아있는 희생층(17)을 에칭으로 제거하여 후면 기판(1) 구조를 완성한다.

그런데 상기와 같이 에칭 용액을 이용하여 희생층(17)을 제거할 때에 에칭 용액이 게이트 전극(7)에 영향을 미쳐 게이트 전극(7)의 표면을 손상시킬 수 있다. 통상의 게이트 전극(7)은 대략 200nm 두께의 얇은 금속 전극으로서, 에칭 용액에 의해 게이트 전극(7) 표면이 손상을 입게 되면, 게이트 전극(7)의 단면적이 감소하여 게이트 전극(7)의 라인 저항을 증가시키거나 에미터 물질(19)을 소성할 때에 크랙을 발생시키게 된다.

그 결과, 손상된 게이트 전극을 구비한 전계 방출 표시장치에서는 캐소드 전극(3)과 게이트 전극(7)에 소정의 구동 전압을 인가하여 에미터(15)로부터 전자를 방출시킬 때에, 게이트 전극(7)의 저항 상승으로 인해 전압 강하가 발생하여 게이트 전극(7) 방향을 따라 위치하는 에미터(15)들에서 전자 방출량이 불균일해지는 문제가 발생하며, 이는 화면 품질의 저하로 이어진다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 에칭 용액을 이용하여 희생층을 제거할 때에 게이트 전극이 손상되지 않도록 하여 게이트 전극의 저항 상승을 유발하지 않으며, 그 결과 표시장치의 에미션 유니포머티(emission uniformity)를 우수하게 유지할 수 있는 전계 방출 표시장치와 그의 제조 방법을 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

임의의 간격을 두고 대향 배치되며 밀봉재에 의해 접합되어 진공 용기를 구성하는 제1 및 제2 기판과, 제1 기판 상에 형성되는 캐소드 전극들과, 캐소드 전극 상에 위치하는 전자 방출원과, 전자 방출원을 둘러싸는 절연층을 사이로 캐소드 전극 위에 배치되며 적어도 2층의 적층 구조로 이루어지는 게이트 전극들과, 제2 기판 상에 형성되는 애노드 전극과, 애노드 전극의 일면에 위치하는 형광 스크린을 포함하는 전계 방출 표시장치를 제공한다.

상기 게이트 전극을 구성하는 각각의 층은 금속으로 이루어지며, 게이트 전극은 특히 이종(異種) 금속으로 이루어진 제1, 2 게이트층을 포함한다. 또한, 게이트 전극을 구성하는 제1, 2 게이트층은 선택적 에칭성을 갖는 것이 바람직하다. 상기 게이트 전극은 크롬(Cr)과 은(Ag), 크롬(Cr)과 알루미늄(Al) 및 알루미늄(Al)과 은(Ag)의 적층 구조 가운데 어느 하나로 이루어진다.

상기 전계 방출 표시장치는 제2 절연층을 사이로 상기 게이트 전극 위에 배치되는 집속 전극을 더욱 포함할 수 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

투명한 제1 기판 상부에 광 투과율이 높은 캐소드 전극을 형성하는 단계와; 제1 기판 전면에 절연층을 형성하고, 절연층 위에 제1 게이트층을 형성한 다음, 제1 게이트층과 절연층을 관통하는 홀들을 형성하는 단계와; 제1 게이트층 위에 상기 홀들에 대응하는 홀들을 갖는 제2 게이트층을 적층하여 게이트 전극을 형성하는 단계와; 제1 기판 전면에 희생층을 형성하고, 캐소드 전극 상부의 희생층 일부를 제거하는 단계와; 제1 기판 전면에 페이스트상의 감광성 에미터 물질을 도포하고, 제1 기판의 배면을 통해 자외선을 조사하여 캐소드 전극 상부의 에미터 물질을 선택적으로 경화시켜 전자 방출원을 형성하는 단계와; 희생층을 제거하는 단계를 포함하는 전계 방출 표시장치의 제조 방법을 제공한다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도이고, 도 2와 도 3은 각각 도 1에 도시한 A-A선과 B-B선의 단면도이다.

도면을 참고하면, 전계 방출 표시장치는 프릿과 같은 밀봉재(미도시)에 의해 가장자리가 일체로 접합되어 진공 용기를 구성하는 제1 기판(2)과 제2 기판(4)을 포함하며, 제1 기판(2)에는 전계 형성으로 전자를 방출하는 구성이, 그리고 제2 기판(4)에는 전자에 의해 발광하여 소정의 이미지를 구현하는 구성이 제공된다.

보다 구체적으로, 제1 기판(2) 위에는 캐소드 전극(6)들이 일방향(도면의 Y 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극(6)들을 덮으면서 제1 기판(2)의 내면 전체에 절연층(8)이 위치한다. 절연층(8) 위에는 캐소드 전극(6)과 직교하는 방향(도면의 X 방향)을 따라 게이트 전극(10)들이 위치하며, 캐소드 전극(6)과 게이트 전극(10)이 교차하는 영역에 게이트 전극(10)과 절연층(8)을 관통하는 홀(8a, 10a)들이 형성된다.

상기 홀(8a, 10a)들에 의해 노출된 캐소드 전극(6) 표면에는 전자 방출원인 에미터(12)가 위치한다. 에미터(12)는 절연층(8) 및 게이트 전극(10)과 소정의 간격을 두고 위치하여 게이트 전극(10)과의 쇼트를 방지한다. 본 발명에서 에미터(12)는 카본계 물질, 가령 카본 나노튜브(CNT; carbon nanotube), 흑연, 다이아몬드, 다이아몬드상 카본(DLC; diamond like carbon), C₆₀(fulleren) 또는 이들의 조합으로 이루어지며, 본 실시예에서는 카본 나노튜브를 적용하고 있다.

상기한 제1 기판(2) 구성에 의해, 캐소드 전극(6)에 수∼수십 볼트의 (-)전압을 인가하고, 게이트 전극(10)에 수∼수십 볼트의 (+)전압을 인가하면, 캐소드 전극(6)과 게이트 전극(10)의 전압 차에 의해 에미터(12) 주위에 전계가 형성되어 에미터(12)로부터 전자가 방출된다.

그리고 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 애노드 전극(14)과 더불어 적색, 녹색 및 청색의 형광막(16)들과 블랙 매트릭스(18)로 이루어진 형광 스크린(20)이 형성된다. 애노드 전극(14)은 수백∼수천 볼트의 (+)전압을 인가받아 에미터(12)에서 방출된 전자들을 형광 스크린(20)으로 가속시킨다. 한편, 형광 스크린(20) 표면에는 메탈 백(metal back) 효과에 의해 화면의 휘도를 높이는 금속 반사막, 일례로 알루미늄 반사막(미도시)이 위치할 수 있다.

여기서, 본 발명에 의한 전계 방출 표시장치는 캐소드 전극(6)과 작용하여 에미터(12)로부터 전자를 방출시키는 게이트 전극(10)이 적어도 2층의 적층 구조로 이루어진 것에 특징이 있다. 특히 본 실시예에서 게이트 전극(10)은 이종(異種) 금속으로 이루어진 제1, 2 게이트층(10b, 10c)의 적층 구조로 이루어진다.

이와 같이 게이트 전극(10)을 제1, 2 게이트층(10b, 10c)의 적층 구조로 형성하면, 표시장치 제작 과정에서 게이트 전극(10)의 표면이 손상되더라도 이는 제2 게이트층(10c)이 손상되는 결과가 되고, 제1 게이트층(10b)은 제2 게이트층(10c)에 덮여 손상이 방지된다. 이러한 게이트 전극(10)의 적층 구조는 특히 에미터(12) 제작을 위해 희생층을 마련하고, 에미터(12) 형성 후 에칭 용액을 이용하여 희생층을 제거할 때에, 에칭 용액에 의한 게이트 전극(10)의 손상을 최소화하는데 유리하게 작용한다.

따라서 절연층(8)과 직접 접촉하는 제1 게이트층(10b)은 표면 손상이 방지되어 제1 게이트층(10b) 자체의 저저항 특성을 그대로 유지한다. 그 결과, 제1 게이트층(10b)이 게이트 전극(10)의 도전성을 확보하고, 게이트 전극(10)의 전압 강하를 방지하는 역할을 한다.

상기한 게이트 전극(10)의 적층 구조를 고려할 때에, 제1 게이트층(10b)과 제2 게이트층(10c)의 두께는 각각 100∼500nm가 바람직하며, 게이트 전극(10)의 전체 두께는 대략 200∼1,000nm가 바람직하다.

제1, 2 게이트층(10b, 10c)의 두께가 100nm 미만이면, 제1, 2 게이트층(10b, 10c)에 결함이 많이 존재하여 에미터 물질을 노광할 때에 제1, 2 게이트층(10b, 10c)을 통해 자외선이 투과됨으로써 게이트 전극(10)이 노광 마스크의 역할을 수행하지 못하게 되며, 소성 후 저항값이 상승하여 전극 역할을 상실할 수 있다. 반대로 제1, 2 게이트층(10b, 10c)의 두께가 500nm를 초과하면, 게이트 전극(10)의 공정 시간이 증가하고, 전극 패터닝을 위한 에칭 시간이 길어져 절연층(8)이 손상을 받을 가능성이 높아진다.

특히 게이트 전극(10)은 제1, 2 게이트층(10b, 10c)이 선택적 에칭성을 가질 때, 이종 금속의 적층 구조에 의한 전술한 효과를 우수하게 확보할 수 있다. 이를 고려할 때에, 게이트 전극(10)은 일례로 크롬(Cr)과 은(Ag)의 적층 구조, 크롬(Cr)과 알루미늄(Al)의 적층 구조, 알루미늄(Al)과 은(Ag)의 적층 구조로 이루어질 수 있다. 이 때, 이종 금속의 적층 순서는 반대로도 가능하고, 전술한 크롬, 은, 알루미늄 이외에 다른 금속 물질의 사용도 가능하다.

이와 같이 게이트 전극(10)이 제1, 2 게이트층(10b, 10c)의 적층 구조로 이루어짐에 따라, 게이트 전극(10)은 표면 손상이 유발되는 공정을 거치더라도 전술한 적층 구조에 의해 게이트 전극(10) 자체의 도전성을 우수하게 확보할 수 있다. 따라서 본 실시예에 의한 전계 방출 표시장치는 에미터(12)들의 전자 방출량을 균일하게 하여 화면 품질을 높이는 장점을 갖는다.

도 4는 본 발명의 실시예에 대한 변형예를 나타내는 전계 방출 표시장치의 부분 단면도로서, 본 변형예는 전술한 실시예의 구조를 기본으로 하면서 게이트 전극(10) 위에 집속 전극(22)을 구비한 구조로 이루어진다.

이를 위하여 캐소드 전극(6)과 게이트 전극(10) 사이에 위치하는 절연층을 제1 절연층(24)이라 할 때에, 게이트 전극(10) 위에는 임의 두께의 제2 절연층(26)이 형성되고, 제2 절연층(26) 위로 금속의 집속 전극(22)이 위치한다. 물론 집속 전극(22)과 제2 절연층(26)에는 에미터(12)를 노출시키기 위한 홀(22a, 26a)들이 마련되어 에미터(12)에서 방출된 전자들을 통과시킨다.

이로서 집속 전극(22)에 수십∼수백 볼트의 (+)전압을 인가하면, 에미터(12)에서 방출된 전자들은 집속 전극(22)을 통과하면서 집속 전극(22)의 (+)전위에 의해 집속되어 전자빔 퍼짐이 최소화된다. 따라서 본 변형예에서는 에미터(12)에서 방출된 전자들이 지정된 형광막이 아닌 이웃한 타색의 형광막에 도달하여 이를 발광시키는 타색 침범을 최소화할 수 있다.

다음으로는 전술한 전계 방출 표시장치의 제조 방법에 대해 설명한다.

도 5a∼도 5f는 본 발명의 제1 실시예에 따른 전계 방출 표시장치의 제조 방법을 설명하기 위한 각 단계에서의 개략도이다.

먼저, 도 5a에 도시한 바와 같이 투명한 제1 기판(2) 위에 ITO(indium tin oxide)와 같은 투명한 도전 물질을 코팅하고 패터닝하여 스트라이프 형상의 캐소드 전극(6)을 형성한다. 그리고 제1 기판(2) 상면 전체에 절연 물질을 도포하여 절연층(8)을 형성한다. 절연층(8)의 두께는 대략 20㎛이며, 유전체 페이스트를 후막 인쇄, 건조 및 소성하는 과정을 여러번 반복하여 전술한 두께의 절연층(8)을 완성한다.

이어서 절연층(8) 위에 금속 물질, 일례로 크롬(Cr)을 100∼500nm 두께로 증착하고 이를 패터닝하여 캐소드 전극(6)과 직교하는 스트라이프 형상의 제1 게이트층(10b)을 형성한다. 그리고 통상의 포토리소그래피 공정을 이용하여 캐소드 전극(6)과 제1 게이트층(10b)이 교차하는 영역에 제1 게이트층(10b)과 절연층(8)을 관통하는 홀(8a, 10a)들을 형성한다.

다음으로 도 5b에 도시한 바와 같이, 제1 게이트층(10b) 위에 금속 물질, 일례로 은(Ag)을 100∼500nm 두께로 증착하고 이를 패터닝하여 제2 게이트층(10b)을 형성한다. 이로서 제1, 2 게이트층(10b, 10c)으로 이루어진 게이트 전극(10)이 완성된다.

그리고 도 5c에 도시한 바와 같이, 제1 기판(2) 상면 전체에 100∼500nm 두께의 희생층(28)을 형성하고, 통상의 포토리소그래피 공정을 이용하여 캐소드 전극(6) 상부의 희생층(28) 일부를 제거한다. 희생층(28)은 포토레지스트막 또는 금속막으로 이루어질 수 있다.

이어서 도 5d에 도시한 바와 같이, 희생층(28)이 형성된 제1 기판(2) 상면 전체에 페이스트상의 감광성 에미터 물질(30), 일례로 카본 나노튜브를 주성분으로 하는 감광성 카본계 물질을 후막 인쇄한다. 그리고 제1 기판(2)의 배면을 통해 자외선을 조사하여 캐소드 전극(6) 상부의 에미터 물질(30)을 선택적으로 경화시키고, 경화되지 않은 에미터 물질을 제거하여 도 5e와 같이 에미터(12)를 완성한다.

이 때, 에미터(12)는 전술한 희생층(28)에 의해 절연층(8) 및 게이트 전극(10)과 임의의 간격을 두고 배치되어 게이트 전극(10)과의 쇼트를 효과적으로 방지한다.

다음으로 도 5f에 도시한 바와 같이, 에칭 용액을 이용하여 희생층(28)을 제거함으로써 제1 기판(2) 구조를 완성한다. 이와 같이 에칭 용액을 이용하여 희생층(28)을 제거할 때에, 에칭 용액이 게이트 전극(10)에 영향을 미쳐 게이트 전극(10)의 표면을 손상시키더라도 절연층(8)과 직접 접촉하는 제1 게이트층(10b)은 제2 게이트층(10c)에 의해 손상이 방지되어 표면 손상에 의한 게이트 전극(10)의 저항 상승을 방지한다.

마지막으로 제1 기판(2) 위에 스페이서(32)를 장착하고, 도 1에 도시한 바와 같이 제2 기판(4) 위에 애노드 전극(14)과 형광 스크린(20)을 형성한 다음, 도시하지 않은 밀봉재를 이용하여 제1, 2 기판(2, 4)의 가장자리를 접합시킨 후 제1, 2 기판(2, 4) 내부를 배기시켜 진공 용기화함으로써 전계 방출 표시장치를 완성한다.

도 6a∼도 6e는 본 발명의 제2 실시예에 따른 전계 방출 표시장치의 제조 방법을 설명하기 위한 각 단계에서의 개략도이다.

먼저, 도 6a에 도시한 바와 같이 투명한 제1 기판(2) 위에 캐소드 전극(6)과 절연층(8) 및 제1 게이트층(10b)을 형성한다. 캐소드 전극(6)과 절연층(8) 및 제1 게이트층(10b)의 형상, 재질 및 형성 방법은 전술한 제1 실시예와 동일하다.

다음으로 도 6b에 도시한 바와 같이, 제1 기판(2) 상면 전체에 금속 물질, 일례로 은(Ag)을 100∼500nm 두께로 도포하고 이를 제1 게이트층(10b)과 동일하게 스트라이프 형상으로 패터닝하여 금속 희생층(34)을 형성한다. 금속 희생층(34)을 패터닝할 때에, 캐소드 전극(6) 상부의 금속 희생층(34) 일부도 함께 제거한다. 금속 희생층(34)은 추후 제2 게이트층이 되어 제1 게이트층(10b)과 함께 게이트 전극을 구성하게 된다.

이어서 도 6c에 도시한 바와 같이, 금속 희생층(34)이 형성된 제1 기판(2) 상면 전체에 페이스트상의 감광성 에미터 물질(30)을 후막 인쇄하고, 제1 기판(2)의 배면을 통해 자외선을 조사하여 캐소드 전극(6) 상부의 에미터 물질(30)을 선택적으로 경화시킨다. 그리고 경화되지 않은 에미터 물질(30)을 제거하여 도 6d와 같이 에미터(12)를 완성한다.

다음으로 도 6e에 도시한 바와 같이, 통상의 포토리소그래피 공정을 이용하여 제1 게이트층(10b) 상부의 금속 희생층(34)을 제외한 나머지 금속 희생층(34)을 제거하여 제2 게이트층(10c)을 형성함으로써 게이트 전극(10)을 완성한다. 마지막으로 제2 기판(4) 위에 애노드 전극(14)과 형광 스크린(20)을 형성하는 과정과, 제1, 2 기판(2, 4)을 접합시킨 후 배기시키는 과정은 전술한 제1 실시예와 동일하다.

이와 같이 본 실시예에서는 금속 희생층(34)이 제2 게이트층(10c)이 되므로, 제2 게이트층(10c) 형성 후 별도의 희생층을 형성할 필요가 없기 때문에 제조 공정이 단순해지고, 제1 게이트층(10b) 뿐만 아니라 제2 게이트층(10c)의 표면 손상이 최소화되어 게이트 전극(10)의 도전성을 보다 우수하게 확보할 수 있는 장점이 있다.

도 7a∼도 7e는 본 발명의 제3 실시예에 따른 전계 방출 표시장치의 제조 방법을 설명하기 위한 각 단계에서의 개략도이다.

먼저, 도 7a에 도시한 바와 같이 투명한 제1 기판(2) 위에 캐소드 전극(6), 제1 절연층(24), 제1 게이트층(10b) 및 금속 희생층(36)을 순차적으로 형성한다. 캐소드 전극(6)과 제1 게이트층(10b) 및 금속 희생층(36)의 형상, 재질 및 형성 방법은 전술한 제2 실시예와 동일하며, 제1 절연층(24)의 형상, 재질 및 형성 방법은 전술한 제2 실시예의 절연층(8)과 동일하게 이루어진다.

다음으로 도 7b에 도시한 바와 같이, 제1 기판(2) 상면 전체에 유전체 페이스트를 후막, 인쇄, 건조 및 소성하는 과정을 여러번 반복하여 대략 20㎛ 두께의 제2 절연층(26)을 형성하고, 제2 절연층(26) 위에 금속을 증착하여 집속 전극(22)을 형성한다. 그리고 집속 전극(22)과 제2 절연층(26)을 패터닝하여 추후 형성될 에미터를 노출시키기 위한 홀(22a, 26a)을 형성한다.

이어서 도 7c에 도시한 바와 같이, 집속 전극(22)이 형성된 제1 기판(2) 상면 전체에 페이스트상의 감광성 에미터 물질(30)을 후막 인쇄하고, 제1 기판(2)의 배면을 통해 자외선을 조사하여 캐소드 전극(6) 상부의 에미터 물질(30)을 선택적으로 경화시킨다. 그리고 경화되지 않은 에미터 물질을 제거하여 도 7d와 같이 에미터(12)를 완성한다.

다음으로 도 7e에 도시한 바와 같이, 도시하지 않은 패턴 마스크를 이용한 통상의 포토리소그래피 공정으로 제1 게이트층(10b) 상부의 금속 희생층(36)을 제외한 나머지 금속 희생층(36)을 제거하여 제2 게이트층(10c)을 형성함으로써 제1, 2 게이트층(10b, 10c)으로 이루어진 게이트 전극(10)을 완성한다. 마지막으로 제2 기판(4) 위에 애노드 전극(14)과 형광 스크린(20)을 형성하는 과정과, 제1, 2 기판(2, 4)을 접합시킨 후 배기시키는 과정은 전술한 제1 실시예와 동일하다.

이와 같이 본 실시예에서는 별도의 희생층이 요구되지 않아 표시장치의 제조 공정이 단순해지는 장점 뿐만 아니라, 제2 게이트층(10c)이 제2 절연층(26)에 덮여 제2 게이트층(10c)의 표면 손상이 최소화됨으로써 표면 손상에 의한 게이트 전극(10)의 저항 상승을 효과적으로 방지하는 장점을 갖는다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 따르면, 게이트 전극이 적어도 2층의 적층 구조로 이루어짐으로써 게이트 전극의 표면 손상이 유발되는 공정을 거치더라도 절연층과 직접 접촉하는 층의 손상이 예방되어 게이트 전극의 저항 상승을 방지할 수 있다. 따라서 본 발명에 의한 전계 방출 표시장치는 게이트 전극의 도전성을 우수하게 확보하여 에미터들의 전자 방출량을 균일하게 함에 따라 화면 품질을 높일 수 있다.

도 1은 본 발명의 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도이다.

도 2는 도 1에 도시한 A-A선 단면도이다.

도 3은 도 1에 도시한 B-B선 단면도이다.

도 4는 본 발명의 실시예에 대한 변형예를 나타내는 전계 방출 표시장치의 부분 단면도이다.

도 5a∼도 5f는 본 발명의 제1 실시예에 따른 전계 방출 표시장치의 제조 방법을 설명하기 위한 개략도이다.

도 6a∼도 6e는 본 발명의 제2 실시예에 따른 전계 방출 표시장치의 제조 방법을 설명하기 위한 개략도이다.

도 7a∼도 7e는 본 발명의 제3 실시예에 따른 전계 방출 표시장치의 제조 방법을 설명하기 위한 개략도이다.

도 8은 종래 기술에 의한 전계 방출 표시장치의 부분 단면도이다.

도 9a∼도 9d는 종래 기술에 의한 전계 방출 표시장치의 제조 방법을 설명하기 위한 개략도이다.

Claims

임의의 간격을 두고 대향 배치되며, 밀봉재에 의해 접합되어 진공 용기를 구성하는 제1 및 제2 기판과;

상기 제1 기판 상에 형성되는 캐소드 전극들과;

상기 캐소드 전극 상에 위치하는 전자 방출원과;

상기 전자 방출원을 둘러싸는 절연층을 사이로 상기 캐소드 전극 위에 배치되며, 적어도 2층의 적층 구조로 이루어지는 게이트 전극들과;

상기 제2 기판 상에 형성되는 애노드 전극; 및

상기 애노드 전극의 일면에 위치하는 형광 스크린

을 포함하는 전계 방출 표시장치.
제1항에 있어서,

상기 게이트 전극을 구성하는 각각의 층이 금속으로 이루어지는 전계 방출 표시장치.
제1항 또는 제2항에 있어서,

상기 게이트 전극이 이종(異種) 금속으로 이루어진 제1, 2 게이트층을 포함하는 전계 방출 표시장치.
제3항에 있어서,

상기 제1, 2 게이트층이 선택적 에칭성을 갖는 전계 방출 표시장치.
제3항에 있어서,

상기 게이트 전극이 크롬(Cr)과 은(Ag), 크롬(Cr)과 알루미늄(Al) 및 알루미늄(Al)과 은(Ag)의 적층 구조 가운데 어느 하나로 이루어지는 전계 방출 표시장치.
제3항에 있어서,

상기 제1 게이트층과 제2 게이트층이 각각 100∼500nm 두께를 갖는 전계 방출 표시장치.
제1항에 있어서,

상기 전자 방출원이 카본 나노튜브(CNT; carbon nanotube), 흑연, 다이아몬드, 다이아몬드상 카본(DLC; diamond like carbon), C₆₀(fulleren) 중 어느 하나 또는 이들의 조합으로 이루어지는 전계 방출 표시장치.
제1항에 있어서,

상기 전계 방출 표시장치가, 제2 절연층을 사이로 상기 게이트 전극 위에 배치되는 집속 전극을 더욱 포함하는 전계 방출 표시장치.
(a) 투명한 제1 기판 상부에 광 투과율이 높은 도전 물질로 캐소드 전극을 형성하는 단계와;

(b) 상기 제1 기판의 상면 전체에 절연층을 형성하고, 절연층 위에 제1 게이트층을 형성한 다음, 제1 게이트층과 절연층을 관통하는 홀들을 형성하는 단계와;

(c) 상기 제1 게이트층 위에 상기 홀들에 대응하는 홀들을 갖는 제2 게이트층을 적층하여 게이트 전극을 형성하는 단계와;

(d) 상기 제1 기판의 상면 전체에 희생층을 형성하고, 상기 캐소드 전극 상부의 희생층 일부를 제거하는 단계와;

(e) 상기 제1 기판의 상면 전체에 페이스트상의 감광성 에미터 물질을 도포하고, 제1 기판의 배면을 통해 자외선을 조사하여 캐소드 전극 상부의 에미터 물질을 선택적으로 경화시켜 전자 방출원을 형성하는 단계; 및

(f) 상기 희생층을 제거하는 단계

를 포함하는 전계 방출 표시장치의 제조 방법.
제9항에 있어서,

상기 (b)단계와 (c)단계에서 상기 제1 게이트층과 제2 게이트층을 이종 금속으로 형성하는 전계 방출 표시장치의 제조 방법.
(a) 투명한 제1 기판 상부에 광 투과율이 높은 도전 물질로 캐소드 전극을 형성하는 단계와;

(b) 상기 제1 기판의 상면 전체에 절연층을 형성하고, 절연층 위에 제1 게이트층을 형성한 다음, 제1 게이트층과 절연층을 관통하는 홀들을 형성하는 단계와;

(c) 상기 제1 기판의 상면 전체에 금속층을 형성하고, 금속층을 상기 제1 게이트층과 동일한 형상으로 패터닝함과 아울러, 상기 캐소드 전극 상부의 금속층을 일부 제거하여 금속 희생층을 형성하는 단계와;

(d) 상기 제1 기판의 상면 전체에 페이스트상의 감광성 에미터 물질을 도포하고, 제1 기판의 배면을 통해 자외선을 조사하여 캐소드 전극 상부의 에미터 물질을 선택적으로 경화시켜 전자 방출원을 형성하는 단계; 및

(e) 상기 제1 게이트층 상부의 금속 희생층을 제외한 나머지 금속 희생층을 제거하여 제2 게이트층을 형성함으로써 게이트 전극을 완성하는 단계

를 포함하는 전계 방출 표시장치의 제조 방법.
(a) 투명한 제1 기판 상부에 광 투과율이 높은 도전 물질로 캐소드 전극을 형성하는 단계와;

(b) 상기 제1 기판의 상면 전체에 제1 절연층을 형성하고, 제1 절연층 위에 제1 게이트층을 형성한 다음, 제1 게이트층과 제1 절연층을 관통하는 홀들을 형성하는 단계와;

(c) 상기 제1 기판의 상면 전체에 금속층을 형성하고, 금속층을 상기 제1 게이트층과 동일한 형상으로 패터닝함과 아울러, 상기 캐소드 전극 상부의 금속층을 일부 제거하여 금속 희생층을 형성하는 단계와;

(d) 상기 제1 기판의 상면 전체에 제2 절연층을 형성하고, 제2 절연층 위에 금속의 집속 전극을 형성한 다음, 집속 전극과 제2 절연층을 관통하는 홀들을 형성하는 단계와;

(e) 상기 제1 기판의 상면 전체에 페이스트상의 감광성 에미터 물질을 도포하고, 제1 기판의 배면을 통해 자외선을 조사하여 캐소드 전극 상부의 에미터 물질을 선택적으로 경화시켜 전자 방출원을 형성하는 단계; 및

(f) 상기 제1 게이트층 상부의 금속 희생층을 제외한 나머지 금속 희생층을 제거하여 제2 게이트층을 형성함으로써 게이트 전극을 완성하는 단계

를 포함하는 전계 방출 표시장치의 제조 방법.
제11항 또는 제12항에 있어서,

상기 (b)단계와 (c)단계에서 상기 제1 게이트층과 금속 희생층을 이종 금속으로 형성하는 전계 방출 표시장치의 제조 방법.
제9항과 제11항 및 제12항 중 어느 한 항에 있어서,

상기 에미터 물질이 카본 나노튜브(CNT; carbon nanotube), 흑연, 다이아몬드, 다이아몬드상 카본(DLC; diamond like carbon), C₆₀(fulleren) 중 어느 하나 또는 이들의 조합 물질을 함유하는 전계 방출 표시장치의 제조 방법.