KR20050034119A - 리지드 플렉시블 인쇄회로기판의 금도금 방법 - Google Patents

리지드 플렉시블 인쇄회로기판의 금도금 방법 Download PDF

Info

Publication number
KR20050034119A
KR20050034119A KR1020030069942A KR20030069942A KR20050034119A KR 20050034119 A KR20050034119 A KR 20050034119A KR 1020030069942 A KR1020030069942 A KR 1020030069942A KR 20030069942 A KR20030069942 A KR 20030069942A KR 20050034119 A KR20050034119 A KR 20050034119A
Authority
KR
South Korea
Prior art keywords
sheet
printed circuit
gold plating
circuit board
plating
Prior art date
Application number
KR1020030069942A
Other languages
English (en)
Other versions
KR100557528B1 (ko
Inventor
이철민
이병호
양덕진
홍두표
안동기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020030069942A priority Critical patent/KR100557528B1/ko
Publication of KR20050034119A publication Critical patent/KR20050034119A/ko
Application granted granted Critical
Publication of KR100557528B1 publication Critical patent/KR100557528B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 리지드 플렉시블 인쇄회로기판의 금도금 방법에 관한 것으로서, 특히 쉬트와 쉬트간 그리고 쉬트와 외관 더미의 동박부위간의 리드선을 연결하여 도금 면적을 넓힘으로 금 도금시 약품 활성화를 촉진시켜 미석출 불량을 방지하도록 하는 리드선을 사용한 리지드 플렉시블 인쇄회로기판의 금도금 방법에 관한 것이다.
또한, 본 발명은 플렉시블부와 리지드부로 이루어진 인쇄회로기판에 있어서, 단면 CCL에 내층 회로를 형성하고, 상기 내층 회로가 형성된 기판에 커버레이를 가접 후 적층하여 플렉시블부를 형성하고, 상기 플렉시블부의 중앙부를 제외한 소정의 위치에 프리프레그를 적층하며, 상기 적층된 프리프레그 위에 도금을 실시한 후에 쉬트와 쉬트간에 전기적 접속을 제공하는 리드선과 쉬트와 외곽 더미의 동박 부위간에 전기적인 접속을 제공하는 리드선을 구비한 회로를 만들어 리지드부를 형성하고, 금도금되어야 할 부위를 제외한 나머지 부분에 포토 솔더 레지스트층을 형성하며, 외곽 더미의 상기 포토 솔더 레지스트층을 에칭하여 외곽 더미의 동박 부위를 오픈시킨 후에 금도금을 수행하는 것을 특징으로 한다.

Description

리지드 플렉시블 인쇄회로기판의 금도금 방법{GOLD PLATING METHOD OF THE RIGID FLEXIBLE PRINTED CIRCUIT BOARD}
본 발명은 리지드 플렉시블 인쇄회로기판의 금도금 방법에 관한 것으로서, 특히 쉬트와 쉬트간 그리고 쉬트와 외관 더미의 동박부위간의 리드선을 연결하여 도금 면적을 넓힘으로 금 도금시 약품 활성화를 촉진시켜 미석출 불량을 방지하도록 하는 리드선을 사용한 리지드 플렉시블 인쇄회로기판의 금도금 방법에 관한 것이다.
알려진 바와 같이 노트북 컴퓨터, PDA, 소형 비디오 카메라, 콤팩트 카메라, 전자수첩 등의 전자기기의 소형화, 경량화, 경박단소화를 위한 기술적 진보가 이루어지고 있다. 전자기기의 소형화, 경량화, 경박단소화를 위한 기술은 실장되는 부품의 소형 미세 가공기술 뿐만 아니라, 실장 공간의 최적화 설계기술을 필요로 하는 것은 물론, 특히 고밀도의 고집적 부품 실장을 가능하게 하는 인쇄기판의 제공이 요구된다고 볼 수 있다.
인쇄회로기판이란, 인쇄회로 원판에 전기배선의 회로설계에 따라 각종 부품을 연결하거나 지지해 주는 것으로 흔히 전자제품의 신경회로에 비유되고 있다.
현재 인쇄회로기판은 빌드업(Build-up)기판을 비롯하여 BGA(Ball Grid Array), CSP(Chip Size Package), MCM(Multi Chip Module)등 차세대 반도체 패키지 기판, 우주항공/정밀용 입체기판, Rigid Flexible 기판, 고다층 초박 임피던스보드, 메탈, 테프론, 세라믹 등 특수 고부가가치 인쇄회로기판에 주력하고 있다.
그 중에서 리지드 플렉시블 인쇄회로기판은 기존의 다층인쇄회로기판(MLB) 기술과 플렉시블(FPCB) 기술이 함께 접목된 기술로서, 전자기기에서 MLB와 FPCB의 접속부 신뢰성을 높이고, 리지드부의 표면실장 밀도를 향상시키는 장점이 있으며 3차원 공간을 이용한 입체배선이 가능한 특수 보드이다.
즉, 현재 주로 사용되고 있는 다층인쇄회로기판(MLB)이나 플렉시블 인쇄회로기판(FPCB)은 별도의 커넥터 사용으로 인하여 공간 문제, 접속신뢰성 문제, 및 부품실장성 문제를 안고 있으며, 이는 리지드 플렉시블 인쇄회로기판을 적용하여 개선할 수 있다. 이러한 리지드 플렉시블 인쇄회로기판은 부품실장기판의 기능과 인터페이스의 기능을 동시에 수행할 수 있다.
따라서, 리지드 플렉시블 기판은 리지드 기판과 플렉시블 기판이 구조적으로 결합되어 별도의 커넥터 없이 리지드부와 플렉시블 부위가 연결되어 있는 기판으로, 커넥터를 사용하지 않기 때문에 인쇄회로기판상의 공간 문제를 해결할 수 있고, 종래의 커넥터 부분의 접속에서 발생되는 신뢰성을 확보할 수 있으며, 부품 실장성을 개선시키는 장점을 갖는다.
이처럼 리지드 플렉시블 인쇄회로기판은 이러한 전자기기의 소형화, 경량화, 경박단소화를 충족시키는 기술적 수단으로서 제공되고 있는데, 리지드 플렉시블 인쇄회로기판은 도체층이 3층 이상이고, 필름 베이스의 플렉시블 층과 글래스 에폭시를 베이스로 하는 리지드 층으로 구성된 배선판으로서, 굽히는 것이 가능한 플렉시블 층으로 이루어진 플렉시블부와, 플렉시블층, 그리고 리지드 층이 붙어있는 부분으로 구분된다.
각각의 도체층은 관통 홀(Through Hole)을 통하여 접속되어 커넥터나 솔더 도금이 불필요하며, 동시에 플렉시블 부분을 굽힐 수 있어 전자기기 내에서 유익한 입체 배선을 가능하도록 하고 있다.
이러한 리지드 플렉시블 인쇄회로기판은 6내지 8층의 서로 다른 재질의 적층구조로 이루어지고 있으며, 서로 다른 재질의 각 층간을 어떠한 재질을 사용해서 어떠한 방법으로 적층시키고 또 그 것들을 접합하는가에 따라 그 전기적, 기계적 성능과 품질이 좌우된다.
따라서, 보다 우수한 전기적, 기계적 특성을 가지는 리지드 플렉시블 인쇄회로기판의 제조방법, 재질의 선정, 특히 접합 기술이 요구되고 있으며, 이러한 요구에 부합되는 리지드 플렉시블 인쇄회로기판이 제조방법 및 그 접합기술의 필요성이 제기되어 왔고, 이러한 점을 중심으로 하는 과제의 연구와 보고가 이루어지고 있다.
한편, 인쇄회로기판을 제작하는 공정에 있어 인쇄회로기판에 대한 최종 마무리 작업으로 표면처리 작업이 진행된다.
이는 솔더레지스트로 덮이지 않고 노출된 동박부위가 산화되는 것을 방지하고, 실장되는 부품의 납땜성을 향상시키며, 좋은 전도성을 부여하기 위한 것이다.
표면처리의 대표적인 공법으로 HASL 공법이 많이 사용되었으나, 최근 표면처리에 대한 여러가지 요구에 의하여 새로운 방법들이 사용되고 있는데 그러한 방법중에 무전해 니켈/금도금법이 있다.
이 공법은 금의 접착성을 높이기 위하여 먼저 니켈을 도금하고 이어서 금을 도금하는 방식으로 표면처리를 행한다.
근래 휴대폰, 비디오카메라 등의 수요확대로 많이 사용되고 있다. 금도금은 인쇄회로기판의 단자도금용으로 사용되어 왔으나 이 공법은 표면처리에 사용함으로써 HASL를 사용할 때의 단점을 극복할 수 있다.
이때, 금도금 면적이 인쇄회로기판 면적의 10%이상일 경우에는 무전해 금도금시 약품 활성화가 잘 이루어져 도금이 정상적으로 되지만 리지드 플렉시블 인쇄회로기판의 경우에는 금도금 면적이 5%이하인 경우가 많아 약품 활성화가 부족하여 금도금시 정상적인 화학 반응이 이루어 지지 않아 미석출 불량이 발생하게 된다.
도 1은 종래 기술에 따른 금 도금시 금 도금면적에 따른 미석출 불량률을 보여주는 그래프이다.
도면을 참조하면, 금도금 면적이 0.36~1.0d㎡일 때 불량률이 21.4%이고, 1.01~1.5d㎡일 때 불량률이 10.5%이며, 1.51~2.5d㎡일 때 불량률이 5.0%이고, 2.51d㎡일 때 불량률이 0.0%임을 보여주고 있다.
이러한 도 1의 그래프로부터 알 수 있는 점은 금도금 면적이 넓어질 수록 불량률이 현저히 감소한다는 사실이다. 따라서, 금도금의 불량률을 개선하기 위해서는 금도금 면적을 넓히는 방법의 개발이 요구되어 왔다.
따라서, 본 발명은 상기와 같은 필요에 부응하기 위하여 안출된 것으로서 쉬트와 쉬트간을 연결하여 금 도금시 약품 활성화를 촉진시켜 미석출 불량을 방지하도록 하는 리드선을 사용한 리지드 플렉시블 인쇄회로기판의 금도금 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서 쉬트와 외관 더미의 동박 부위간을 연결하여 금 도금시 약품 활성화를 촉진시켜 미석출 불량을 방지하도록 하는 리드선을 사용한 리지드 플렉시블 인쇄회로기판의 금도금 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은 플렉시블부와 리지드부로 이루어진 인쇄회로기판에 있어서, (a) 단면 CCL에 내층 회로를 형성하고, 상기 내층 회로가 형성된 기판에 커버레이를 가접 후 적층하여 플렉시블부를 형성하는 단계; (b) 상기 플렉시블부의 중앙부를 제외한 소정의 위치에 프리프레그를 적층하는 단계; (c) 상기 적층된 프리프레그 위에 도금을 실시한 후에 쉬트와 쉬트간에 전기적 접속을 제공하는 리드선과 쉬트와 외곽 더미의 동박 부위간에 전기적인 접속을 제공하는 리드선을 구비한 회로를 만들어 리지드부를 형성하는 단계; (d) 금도금되어야 할 부위를 제외한 나머지 부분에 포토 솔더 레지스트층을 형성하는 단계; 및 (e) 외곽 더미의 상기 포토 솔더 레지스트층을 에칭하여 외곽 더미의 동박 부위를 오픈시킨 후에 금 도금을 수행하는 단계를 포함하는 이루어진 것을 특징으로 한다.
또한, 본 발명은, 플렉시블부와 리지드부로 이루어진 인쇄회로기판에 있어서, (a) 단면 CCL에 내층 회로를 형성하고, 상기 내층 회로가 형성된 기판에 커버레이를 가접 후 적층하여 플렉시블부를 형성하는 단계; (b) 상기 플렉시블부의 중앙부를 제외한 소정의 위치에 프리프레그를 적층하는 단계; (c) 상기 적층된 프리프레그 위에 도금을 실시한 후에 쉬트와 쉬트간에 전기적 접속을 제공하는 리드선을 구비한 회로를 만들어 리지드부를 형성하는 단계; 및 (d) 금도금되어야 할 부위를 제외한 나머지 부분에 포토 솔더 레지스트층을 형성하고 금도금을 수행하는 단계를 포함하는 이루어진 것을 특징으로 한다.
이제, 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명이 적용되는 리지드 플렉시블 인쇄회로기판의 사시도이다.
도면을 참조하면, 본 발명이 적용되는 리지드 플렉시블 인쇄회로기판은 제1의 리지드 기판(240)과 제2의 리지드 기판(260), 및 리지드 기판을 서로 연결하는 플렉시블 기판(220)으로 구성되어 있다. 각 기판은 전도성 리드(226, 246, 266)를 포함하고 있고, 리지드 기판(240, 260)은 내층 회로와의 연결 또는 표면 실장된 하드웨어 또는 회로 소자를 연결하기 위한 관통홀(248, 268)을 포함한다. 통상적으로 리지드 기판은 플렉시블 기판보다 훨씬 많은 층으로 구성되어 있다.
도 3은 본 발명이 적용되는 리지드 플렉시블 인쇄회로기판의 수직 단면도이다.
도 3을 참조하면, 본 발명이 적용되는 리지드 플렉시블 인쇄회로기판은 플렉시블한 중심층은 폴리이미드층(221)과 소정의 전도성 회로로 패턴화된 상/하의 동박층(copper foil)(222a, 222b)으로 형성되며, 이러한 중심층은 인쇄회로기판의 전체에 걸쳐 연장되어 있다. 상기 동박층(222a, 222b) 위에는 플렉시블 기판의 표면회로를 보호하기 위한 커버레이(223)가 형성되며, 상기 커버레이 위에 리지드 기판을 형성하기 위하여 프리프레그(prepreg)(242)를 형성하고 그 위에 하나 이상의 회로층을 구성한다.
여기서, 리지드 플렉시블 인쇄회로기판(Rigid flexible printed circuit board)이란, 리지드 기판(MLB)과 플렉시블 기판(FPCB)이 구조적으로 결합되어 별도의 커넥터 없이 리지드부와 플렉시블부가 연결되어 있는 기판을 말하며, 이러한 커넥터 미사용에 따른 부품 공간 문제를 해결하여 주고, 커넥터 부분의 접속 신뢰성을 확보할 수 있으며, 부품 실장성을 개선시켜주는 인쇄회로기판이다.
또한, MLB는 부품실장 및 신호접속 기판으로서, 주로 메인보드(Main board)의 역할을 하며, FR-4의 자재로 이루어진 4층 이상의 층수로 구성된다.
또, FPCB(Flexible printed circuit board)란, 전자제품이 소형화되며 복잡해지고 있는 추세에 대응하기 위해 개발된 인쇄회로기판으로 내열성, 내굴곡성 및 내약품성이 우수하고 치수변경이 적으며 열에 강한 특성을 가지고 있다.
FPCB는 단면 구조, 양면 구조, 양면노출 구조가 있으며, 굴곡부분의 연속 반복운동이 필요한 곳의 신호연결용으로 사용되면서 인터페이스 기능을 하고, 폴리이미드(Polyimide), 커버레이(Coverlay), 및 접착제(Adhesive)로 이루어져 있으며, 주로, 휴대폰 LCD, 카메라 배터리, HDD, 프린터에 사용되고 있다.
도 4는 본 발명의 일실시예에 따른 리지드 플렉시블 인쇄회로기판의 금도금 방법의 흐름도이다.
도 4를 참조하면, 본 발명에 따른 휴대폰용 리지드 플렉시블 인쇄회로기판의 금 도금 방법은 단면 폴리이미드 CCL 제공 → 노광 → 에칭 → 내부검사 → 커버레이 커팅 → 커버레이 펀칭 → 커버레이 가접 → 플렉시블부 진공 프레스 → 산화(Oxide) → 노 플로우 프리프레그(No flow prepreg) 레이업 → 적층 → 드릴 → 디스미어 및 도금 → 쉬트간의 연결 리드선이 구비된 회로형성 → 외부검사 → PSR 인쇄 → 외관 더미의 동박부위 오픈→표면처리 → 라우터 → 검사의 공정으로 진행된다.
여기서, CCL(Copper Clad Laminate)이란, 제조된 프리프레그(prepreg) 양측에 동박(copper foil)을 붙여서 C-stage까지 완전경화를 한 재료를 일컫는다. CCL의 두께가 0.8 ㎜ 미만은 프리프레그만의 두께를 말하며 0.8 ㎜ 이상은 구리까지 포함된 두께를 일컫는다.
또한, 프리프레그(Prepreg)란, 유리섬유(Glass fiber)에 수지(resin)(BT/Epoxy, FR4, FR5 등)가 함침되어 B-stage까지 경화된 재료를 말한다.
먼저, 리지드 플렉시블 인쇄회로기판의 제조 공정은 먼저 단면 CCL을 노광 및 에칭 과정을 통해 내층 회로를 형성하고, 내층 회로가 형성된 동박층 위에는 플렉시블 기판의 표면회로를 보호하기 위하여 커버레이를 가접 후 진공 프레스에 의해 플렉시블부를 형성한다.
그리고나서, 커버레이를 적층한 플렉시블부에 실버 페이스트 실드를 한 다음, 커버 페이스트 코팅한다. 이는 또한 실버 페이스트 실드와 커버 페이스트 코팅 기능을 합친 EMI 실드 필름을 사용할 수도 있다. 또한, 커버레이 위에 리지드 기판을 형성하기 위하여 프리프레그를 형성하고, 그 위에 도금을 실시한 후 하나 이상의 회로층을 구성한다.
이때, 회로를 형성하는데 있어서 도 5에서 알 수 있는 바와 같이 쉬트와 쉬트간의 에폭시 부위 외층에 동박을 남기고 에칭을 수행하여 쉬트와 쉬트간의 동박 부위가 전기적으로 연결되도록 한다. 또한, 외관 더미의 동박 부위와 쉬트의 동박 부위가 전기적으로 연결되도록 하기 위해서 외관 더미의 동박부위와 쉬트의 동박 부위간에 리드선을 남기고 에칭을 수행하여 회로를 형성한다.
또한, 제품의 고립된 부분들을 제품 주변의 그라운드(ground) 동박 부위와 연결시키기 위해서 회로 형성시 제품 외관의 절연층에 리드선을 남기고 에칭을 수행한다. 이렇게 함으로 쉬트와 쉬트간의 전기적 접속을 제공하여 금도금 면적이 넓어질 수 있으며, 쉬트와 외관 더미의 동박 부위와 접속을 제공하여 금도금 면적이 넓어질 수 있다.
이후에, 표면처리를 하기에 앞서 외곽 더미의 동박 부위를 오픈하여 금도금 면적을 넓히도록 한다. 이러한 작업은 무전해 금 도금시 도금되어야 할 부위(패드부)를 제외한 나머지 부분에 포토 솔더 레지스트층을 형성하게 되는데 이후에 포토 솔도 레지스트층을 제거하여 수행한다.
아래 (표 1)은 금도금 면적의 변화에 따른 불량률을 보여주는 표이다.
필름 종류 A형 제품 B형 제품
필름 변경전 필름 변경후 필름 변경전 필름 변경후
도금면적 불량률 도금면적 불량률 도금면적 불량률 도금면적 불량률
필름1(외관더미증가) 0.77d㎥(1.9%) 34.1% 2.7d㎥(6.5%) 2.6% 0.80d㎥(1.9%) 33.2% 3.0d㎥(7.3%) 0.9%
필름2(외곽더미증가+리드선1mm추가) 4.2d㎥(10.2%) 0% 3.9d㎥(9.4%) 0.9%
필름3(외곽더미증가+리드선 1mm추가) 10.2d㎥(24.7%) 9.9d㎥(24%) 0%
(표 1)에서 알 수 있는 바와 같이 A형 제품에서 1.9d㎥의 외곽더미를 증가시켜 금도금 면적을 6.5%로 증가시키게 되면 불량률이 34.1%에서 2.6%로 떨어짐을 알 수 있다.
또한, 외곽더미를 3.4d㎥ 로 증가시켜 금도금 면적을 10.2% 증가시키게 되면 불량률이 0%로 떨어짐을 알 수 있다.
또한, 외곽더미를 9.4d㎥ 로 증가시켜 금도금 면적을 24.7% 증가시키게 되면 불량률이 0%로 떨어짐을 알 수 있다.
그리고, A형 제품과 유사한 B형 제품으로 재현 실험을 한 결과에서 2.2d㎥의 외곽더미를 증가시켜 금도금 면적을 7.3%로 증가시키게 되면 불량률이 33.2%에서 0.9%로 떨어짐을 알 수 있다.
또한, 외곽더미를 3.1d㎥ 로 증가시켜 금도금 면적을 9.4% 증가시키게 되면 불량률이 0.9%로 떨어짐을 알 수 있다.
또한, 외곽더미를 9.1d㎥ 로 증가시켜 금도금 면적을 24.0% 증가시키게 되면 불량률이 0%로 떨어짐을 알 수 있다.
한편, 무전해 금도금은 먼저 도금되어야 할 부위(패드부)를 제외한 나머지 부분에 포토 솔더 레지스트층을 형성한다.
일반적으로 인쇄회로기판의 단자에 도금을 하는데 있어서는 먼저, 인쇄회로기판의 단자의 표면에 다공성이며, 미세한 요철을 생성시키는 공정으로 도금물의 밀착성을 증대시키기 위하여 에칭(Etching)을 한다.
상기 에칭은 에칭조에 에칭액을 수용하고, 그 수용된 에칭액에 인쇄회로기판을 투입하여 일정한 온도와 시간동안 침적하는 것이다. 뿐만 아니라 에칭액을 세척하기 위하여 별도의 수세조를 구비하여 일정한 시간동안 세척을 하는 것이다.
상기 에칭액을 세척하고 난 후, 니켈 도금을 하기 위해서 치환반응에 의한 Pd 도금을 실시하는데 그 이유는 촉매 열할을 하도록 하기 위한 것이다.
그 다음 인쇄회로기판과 부품간의 결합력을 좋아지게 하기 위해서(SOLDERABILITY향상) 니켈 도금을 실시한다.
즉, 패드부 상에 무전해 니켈 도금액을 약 89℃에서 약 20분 동안 처리하여 약 3~6㎛의 두께를 갖는, 인 함량이 약 5~8%인 니켈 도금층을 형성시킨다.
다음에, 니켈 도금층상에 구연산을 주성분으로 하는 침지 금 도금액을 접촉시켜 약 0.1㎛ 내외의 연질 무전해 금 도금층을 형성한다.
도 6은 본 발명에 이용되는 금도금 과정의 흐름도이다.
도면을 참조하면, 본 발명에 이용되는 금도금 과정은 탈지 과정(S210), 수세 과정(S212), 소프트 에칭(S214), 엑티베이터 과정(S216), 무전해 니켈 도금 과정(S218), 무전해 금도금 과정(S220)을 구비하고 있다.
탈지 과정(S210)은 제품 표면의 유기 오염물 제거 및 산화막(CuO) 제거, 친수성을 부여하여 이후 공정의 소프트 에칭이 균일하게 이루어질 수 있도록 하는 역할을 한다.
탈지 과정(S210)에서 제거되지 못하는 오염은 이후 공정에서 제거되기 어려움으로 작업 면적에 의하여 정확히 보충 및 재건욕을 실시하여 약품 오염 및 노화에 의한 탈지력 저하를 방지하여야 한다.
수세 과정(S212)은 전 공정의 약품이 제품 표면에 묻어서 다음 공정을 오염시키는 것을 방지하기 위하여 제품 표면의 약품을 제거하는 공정을 말한다.
수세 과정(S212)에서 수세수는 항상 오버 플로우가 되도록 하며 수세수의 오염은 없어야 한다. 또한, 수세수의 주공급 배관에는 필터를 부착하여 유기 오염물의 유입을 방지하여야 한다. 또한, 수세수 배관의 정기적으로 청소를 실시하여 유기 오염물을 제거하여야 한다.
소프트 에칭 과정(S214)은 Cu 표면의 산화피막을 완전히 제거하고 Cu표면을 균일하게 용해, 표면적을 극대화하여 다음 공정의 Pd 부착시 부착 면적을 키우며 니켈 도금층의 밀착력을 향상시킨다.
소프트 에칭 과정(S214)에 있어서 약품 농도 및 작업 조건에 따른 에칭량을 측정하고 표면조도를 관찰하여 적합한 조건을 설정하며, 약품 농도를 측정하여 부족분의 약품을 보충하여 일정한 에칭량을 관리하며, 과다한 에칭시 역으로 동 표면을 평활하게 만들어 밀착불량의 원인이 된다.
엑티베이터 과정(S216)은 니켈 도금을 하기 위해서 치환반응에 의한 Pd 도금을 실시하는데 그 이유는 촉매 열할을 하도록 하기 위한 것이다.
무전해 Ni 도금액중에 Cu 금속을 침적해도 Cu 금속위로 Ni의 석출이 쉽지 않다. 그러나 Fe, Co, Ni, Pd, Au 등으로는 쉽게 석출한다. 이들 금속이 석출반응을 진행시키는 촉매로 되고, 석출한 Ni가 자기촉매로써 반응을 석출 반응으로 진행시키기 때문이다.
어떤 물질의 금속이 처리액중에 침적시 처리액중에 용해하고 동시에 처리액중의 금속이온이 침적한 금속의 표면에 석출하는 것을 치환 석출 반응이라 한다.
인쇄회로기판의 Cu 패턴상에는 Pd를 치환석출반응에 의한 석출시키고, 무전해 Ni를 입히고 있다.
무전해 니켈 도금 과정(S218)은 무전해 니켈 도금액을 약 89℃에서 약 20분 동안 처리하여 약 3~6㎛의 두께를 갖는, 인 함량이 약 5~8%인 니켈 도금층을 형성시킨다.
무전해 니켈 도금 과정(S218)에서 Au와 Cu 사이의 확산을 방지하기 위하여 금속학적으로 약 0.5㎛정도 두께가 필요하나 일반적으로 1.7㎛정도로 얇지 않아야 최소 안전 공간이 확보된다. 일반적으로 제품의 사용자 명세에 의하면 최소 2㎛이므로 사용자 명세를 만족하는 두께로 작업을 실시하여야 한다. 이때 도금액의 주성분으로 니켈염은 금속 이온의 주 공급원으로서 염화니켈, 황산니켈, 초산니켈, 설파만산 니켈 등이 있다. 그리고, 환원제는 각종 금속염을 환원시키는 것으로 차아인산소다, 중붕소산 소다, DMAB, 하이드라진 등이 있다.
무전해 금도금 과정(S220)은 니켈 도금층상에 구연산을 주성분으로 하는 침지 금 도금액을 접촉시켜 약 0.1㎛ 내외의 연질 무전해 금 도금층을 형성한다.
일반적인 자료에는 Au 두께 0.05-0.15㎛ 사이에서 인쇄회로기판과 부품간의 결합력을 가장 좋게 하는 것으로 나타났다. 그러나 이러한 데이터는 포터 솔더 레지스터 잉크가 도포되지 않은 상태에서 도금을 실시하여 인쇄회로기판과 부품간의 결합력을 좋게 하는 정도를 측정한 것으로 패드에 포토 솔더 레지스터 도포후 무전해 니켈 및 금도금을 실시하면 도금시 발생하는 포토 솔더 레지스터 용출 현상으로 인하여 포토 솔더 레지스터가 도포된 부분의 도금 활성도가 저하되어 두께 저하 현상이 발생한다.
이러한 문제점을 해결하기 위하여 테스트를 실시한 결과 Au 두께 0.07㎛-0.2㎛ 사이로 작업을 실시하여야 포토 솔더 레지스터가 도포된 패드 부위의 끝까지 솔더(SOLDER)가 웨팅(Wetting)된다.
이상에서 설명한 것은 본 발명에 따른 리지드 플렉시블 인쇄회로기판의 금도금 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
상기와 같은 본 발명에 따라 쉬트와 쉬트간의 리드선을 남기고 에칭을 수행하여 금 도금 면적을 넓힘에 따라 불량률이 크게 감소하는 효과가 있다.
또한, 본 발명에 따라 쉬트와 외곽더미의 동박 부위간의 리드선을 남기고 에칭을 수행하여 금도금 면적을 넓힘에 따라 불량률이 크게 감소하는 효과가 있다.
도 1은 종래 기술에 따른 금 도금시 금 도금면적에 따른 미석출 불량률을 보여주는 그래프이고,
도 2는 본 발명이 적용되는 리지드 플렉시블 인쇄회로기판의 사시도이며,
도 3은 본 발명이 적용되는 리지드 플렉시블 인쇄회로기판의 수직 단면도이고,
도 4는 본 발명의 일실시예에 따른 리지드 플렉시블 인쇄회로기판의 금도금 방법의 흐름도이며,
도 5는 본 발명의 일실시예에 따른 리드선의 연결 상태를 보여주기 위한 사시도이고,
도 6은 본 발명에 이용되는 금 도금 과정의 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
220 : 플렉시블 기판 221 : 폴리이미드층
222a, 222b : 동박층 223 : 커버레이
226, 246, 266 : 전도성 리드 240, 260 : 리지드 기판
242 : 프리프레그 248, 268 : 관통홀

Claims (5)

  1. 플렉시블부와 리지드부로 이루어진 인쇄회로기판에 있어서,
    (a) 단면 CCL에 내층 회로를 형성하고, 상기 내층 회로가 형성된 기판에 커버레이를 가접 후 적층하여 플렉시블부를 형성하는 단계;
    (b) 상기 플렉시블부의 중앙부를 제외한 소정의 위치에 프리프레그를 적층하는 단계;
    (c) 상기 적층된 프리프레그 위에 도금을 실시한 후에 쉬트와 쉬트간에 전기적 접속을 제공하는 리드선과 쉬트와 외곽 더미의 동박 부위간에 전기적인 접속을 제공하는 리드선을 구비한 회로를 만들어 리지드부를 형성하는 단계;
    (d) 금도금되어야 할 부위를 제외한 나머지 부분에 포토 솔더 레지스트층을 형성하는 단계; 및
    (e) 외곽 더미의 상기 포토 솔더 레지스트층을 에칭하여 외곽 더미의 동박 부위를 오픈시킨 후에 금 도금을 수행하는 단계
    를 포함하여 이루어진 리지드 플렉시블 인쇄회로기판의 금 도금 방법.
  2. 제 1 항에 있어서,
    (e) 외곽 더미의 상기 포토 솔더 레지스트층을 에칭하여 외곽 더미의 동박 부위를 오픈시킨 후에 금 도금을 수행하는 단계는,
    외곽 더미의 상기 포토 솔더 레지스트층을 에칭하여 외곽 더미의 동박 부위를 오픈시키는 과정;
    도금물의 밀착성을 증대시키기 위하여 미세한 요철을 생성시키는 에칭(Etching)을 수행하는 과정;
    에칭액을 세척하기 위하여 소정의 시간동안 세척을 하는 과정;
    상기 에칭액을 세척하고 난 후, 치환반응에 의한 Pd 도금을 실시하는 과정;
    인쇄회로기판과 부품간의 결합력을 좋아지게 하기 위해서 니켈 도금을 실시하는 과정; 및
    니켈 도금층상에 구연산을 주성분으로 하는 침지 금 도금액을 접촉시켜 연질 무전해 금 도금층을 형성하는 과정
    을 포함하여 이루어진 리지드 플렉시블 인쇄회로기판의 금도금 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 적층된 프리프레그 위에 도금을 실시한 후에 쉬트와 쉬트간에 전기적 접속을 제공하는 상기 리드선과 쉬트와 외곽 더미의 동박 부위간에 전기적인 접속을 제공하는 상기 리드선은 350㎛ 이상인 것을 특징으로 하는 리지드 플렉시블 인쇄회로기판의 금 도금 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 적층된 프리프레그 위에 도금을 실시한 후에 쉬트와 쉬트간에 전기적 접속을 제공하는 상기 리드선과 쉬트와 외곽 더미의 동박 부위간에 전기적인 접속을 제공하는 상기 리드선에 의해 증가된 금 도금 면적이 6.9%이상인 것을 특징으로 하는 리지드 플렉시블 인쇄회로기판의 금 도금 방법.
  5. 플렉시블부와 리지드부로 이루어진 인쇄회로기판에 있어서,
    (a) 단면 CCL에 내층 회로를 형성하고, 상기 내층 회로가 형성된 기판에 커버레이를 가접 후 적층하여 플렉시블부를 형성하는 단계;
    (b) 상기 플렉시블부의 중앙부를 제외한 소정의 위치에 프리프레그를 적층하는 단계;
    (c) 상기 적층된 프리프레그 위에 도금을 실시한 후에 쉬트와 쉬트간에 전기적 접속을 제공하는 리드선을 구비한 회로를 만들어 리지드부를 형성하는 단계; 및
    (d) 금도금되어야 할 부위를 제외한 나머지 부분에 포토 솔더 레지스트층을 형성하고 금도금을 수행하는 단계
    를 포함하여 이루어진 리지드 플렉시블 인쇄회로기판의 금 도금 방법.
KR1020030069942A 2003-10-08 2003-10-08 리지드 플렉시블 인쇄회로기판의 금도금 방법 KR100557528B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030069942A KR100557528B1 (ko) 2003-10-08 2003-10-08 리지드 플렉시블 인쇄회로기판의 금도금 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030069942A KR100557528B1 (ko) 2003-10-08 2003-10-08 리지드 플렉시블 인쇄회로기판의 금도금 방법

Publications (2)

Publication Number Publication Date
KR20050034119A true KR20050034119A (ko) 2005-04-14
KR100557528B1 KR100557528B1 (ko) 2006-03-03

Family

ID=37238042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030069942A KR100557528B1 (ko) 2003-10-08 2003-10-08 리지드 플렉시블 인쇄회로기판의 금도금 방법

Country Status (1)

Country Link
KR (1) KR100557528B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762787B1 (ko) 2007-03-16 2007-10-02 주식회사 에프엔텍 나노코팅을 적용한 양면 플렉시블 피시비 터치패드

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022880B1 (ko) * 2008-12-19 2011-03-17 삼성전기주식회사 리지드-플렉시블 기판 및 그 제조방법
KR101310576B1 (ko) 2011-10-12 2013-09-23 삼성전기주식회사 액 혼합 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762787B1 (ko) 2007-03-16 2007-10-02 주식회사 에프엔텍 나노코팅을 적용한 양면 플렉시블 피시비 터치패드

Also Published As

Publication number Publication date
KR100557528B1 (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
US5108553A (en) G-tab manufacturing process and the product produced thereby
US8276270B2 (en) Method for manufacturing printed circuit board
CN100386869C (zh) 具有窗的球栅阵列基板及其制造方法
KR101014228B1 (ko) 플렉시블 다층 배선기판 및 그 제조방법
US7802361B2 (en) Method for manufacturing the BGA package board
US20060014327A1 (en) Method of fabricating PCB including embedded passive chip
US7169313B2 (en) Plating method for circuitized substrates
KR20070089887A (ko) 다층 프린트 배선판
US20050241954A1 (en) Electrolytic gold plating method of printed circuit board
US5302492A (en) Method of manufacturing printing circuit boards
US5065228A (en) G-TAB having particular through hole
KR20020022122A (ko) 트랙 및 마이크로비어로 이루어지는 다단 회로 소자의제조방법
KR101004063B1 (ko) 니켈-금 도금방법 및 인쇄회로기판
KR100557528B1 (ko) 리지드 플렉시블 인쇄회로기판의 금도금 방법
US5374344A (en) Method and apparatus for electrodeposition of a metallurgically bondable circuitized flexible substrate
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
EP0402811B1 (en) Method of manufacturing printed circuit boards
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2008147495A (ja) 接続端子、接続端子を用いた半導体チップ搭載用基板、半導体パッケージとその製造方法及び配線板とその製造方法
TWI482539B (zh) 用於記憶卡之印刷電路板及其製造方法
WO2012040743A2 (en) Electrolytic gold or gold palladium surface finish application in coreless substrate processing
JP2004059952A (ja) フレキシブル多層配線基板の電解めっき方法
JPH05235519A (ja) 配線板の製造法
KR20120048983A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 14