KR20050022124A - 부스트 업 직류/직류 변환기 - Google Patents
부스트 업 직류/직류 변환기 Download PDFInfo
- Publication number
- KR20050022124A KR20050022124A KR1020030060383A KR20030060383A KR20050022124A KR 20050022124 A KR20050022124 A KR 20050022124A KR 1020030060383 A KR1020030060383 A KR 1020030060383A KR 20030060383 A KR20030060383 A KR 20030060383A KR 20050022124 A KR20050022124 A KR 20050022124A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- output
- amplifier
- pwm
- boost
- Prior art date
Links
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 title description 2
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 238000004088 simulation Methods 0.000 description 4
- 235000013599 spices Nutrition 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 2
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 2
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 2
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 2
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Abstract
본 발명은 부스트 업 직류/직류 변환기에 관한 것으로, 전원전압(V+)과 제 1 노드(Nd1) 사이에 접속된 인덕터와; 상기 제 1 노드(Nd1) 및 출력단 사이에 접속된 다이오드와; 상기 다이오드와 출력단 사이에 접속되어 접지되는 캐패시터와; 상기 인덕터와 접지 사이에 접속된 NMOS 트랜지스터와; 상기 출력단에서 궤환(Feedback)되어 부단자(-)로 입력되는 전압과 정단자(+)로 입력되는 제 2 기준전압(Vref2)을 비교 증폭하는 증폭기와; 상기 증폭기의 출력(Verr), 제 1과 3 기준전압(Vref1, Vref3)과 램프 오실레이터(Ramp OSC)의 펄스신호를 비교하여 PWM전압을 생성하여 상기 NMOS 트랜지스터로 출력하는 비교 및 PWM 전압 생성부로 구성된다.
따라서, 본 발명은 경부하(Light load)에서 직류/직류 변환 효율이 우수한 PFM(Pulse Frequency Modulation) 제어방식을 이용하고, 과부하(Heavy load)에서 직류/직류 변환 효율 및 작은 리플 전압의 장점을 갖는 PWM(Pulse Width Modulation) 제어 방식을 이용함으로써, 고효율로 직류/직류 변환을 시킬 수 있는 효과가 발생한다.
Description
본 발명은 부스트 업 직류직류 변환기에 관한 것으로, 경부하(Light load)에서 직류/직류 변환 효율이 우수한 PFM(Pulse Frequency Modulation) 제어방식을 이용하고, 과부하(Heavy load)에서 직류/직류 변환 효율 및 작은 리플 전압의 장점을 갖는 PWM(Pulse Width Modulation) 제어 방식을 이용함으로써, 고효율로 직류/직류 변환을 시킬 수 있는 부스트 업 직류직류 변환기에 관한 것이다.
일반적으로, 스위칭 레귤레이터(Switching regulator)는 인덕터(Inductor), 트랜스포머(Transformer) 또는 캐패시터(Capacitor) 등의 에너지 저장 장치를 이용하여 에너지를 변환하는 장치로서, 낮은 입력 전압을 높은 전압으로 변환시켜주는 부스트 업(Boost-up) 또는 스텝 업(Step-up) 방식과 그 반대의 스텝 다운(Step-down) 방식, 그리고 단순히 극성을 반전시켜주는 인버팅(Inverting) 방식 등이 있다.
여기서, 직류/직류(DC/DC) 변환기는 이러한 스위칭 레귤레이터에 적절한 궤환(Feedback)을 시켜줌으로써, 직류입력을 받아 일정한 직류 출력 전압을 얻는 회로인데, 이 회로는 매번 불연속 패킷(Discrete packet) 방식으로 에너지를 전달하기 때문에, 직류 출력 전압에 잡음 또는 리플을 야기하는 단점이 있다.
이러한, 잡음 및 리플을 최소화하기 위해서는 인덕터(Inductor)와 캐패시터 등의 부품을 잘 선택하고 적절한 제어 방식을 사용하여야 하는데, 종래의 기본적인 제어 방식으로는 PFM(Pulse Frequency Modulation)방식과 PWM(Pulse Width Modulation)방식이 있다.
도 1은 종래 기술에 따른 PFM 방식의 부스트 업(Boost-up) 직류/직류 변환기의 회로도로서, 전원전압(V+)과 제 1 노드(Nd1) 사이에 접속된 인덕터(L)와; 상기 제 1 노드(Nd1) 및 출력단 사이에 접속된 다이오드(D)와; 상기 다이오드(D)와 출력단 사이에 접속되어 접지되는 캐패시터(C)와; 상기 인덕터(L)와 접지 사이에 접속된 NMOS 트랜지스터(Q)와; 상기 출력단의 출력에서 부단자(-)로 궤환(Feedback)되는 전압과 정단자(+)로 입력되는 기준전압(Vref)을 비교 증폭시키는 증폭기(12)와; 상기 증폭기(12)의 출력과 스퀘어 오실레이터(Square OSC)(10)의 펄스신호를 입력받아, PFM전압(VPFM)을 생성하여 상기 NMOS 트랜지스터(Q)로 출력하는 PFM 생성부(11)로 구성된다.
이러한 PFM 방식의 부스트 업 직류/직류 변환기는 고정된 주파수를 갖고 듀티가 일정한 스퀘어 오실레이터(10)의 펄스신호, 출력 전압(Vout)에서 궤환되는 전압 및 기준 전압(Vref)을 이용하여 스위치인 MOS 트랜지스터(Q)를 온(On)/오프(Off)함으로써 일정한 Vout 전압을 생성하는 방식이다.
도 2는 종래기술에 따른 PWM 제어 방식을 이용한 부스트 업 직류/직류 변환 기의 회로도로서, 전원전압(V+)과 노드 사이에 접속된 인덕터(L)와; 상기 노드 및 출력단 사이에 접속된 다이오드(D)와; 상기 다이오드(D)와 출력단 사이에 병렬 접속되어 접지되는 캐패시터(C)와; 상기 인덕터(L)와 접지 사이에 접속된 NMOS 트랜지스터(Q)와; 상기 출력단에서 부단자(-)로 궤환되는 전압과 정단자(+)로 입력되는 기준전압(Vref)을 비교 증폭하는 증폭기(21)와; 상기 증폭기(21)의 출력(Verr)과 램프 오실레이터(Ramp OSC)(20)의 펄스신호를 비교하여 PWM전압을 생성하고, 생성한 PWM전압을 상기 NMOS 트랜지스터(Q)로 출력하는 비교기(22)로 구성된다.
도 2의 PWM 제어 방식을 이용한 부스트 업 직류/직류 변환기는 출력 전압 (Vout)에서 궤환되는 전압과 기준 전압(Vref) 및 램프 오실레이터(20)의 펄스신호 파형을 이용하여 듀티가 변화하는 펄스신호를 생성하여, 스위치인 NMOS 트랜지스터(Q)를 제어함으로써, 일정한 Vout 전압을 생성하는 방식이다.
전술된 PWM 방식은 잡음 및 리플이 작은 장점이 있어, 대다수 부스트 업 직류/직류 변환기는 PWM 제어 방식을 많이 사용한다.
그러나, PWM 방식은 출력쪽에서의 소비 전력이 적을 때에는 직류직류 변환 효율이 떨어지는 단점이 있다.
부하쪽의 소비 전력이 적을 때, 즉, 경부하(Light-load)일 때에는 도 1의 PFM방식이 PWM방식에 비해 직류/직류 변환 효율이 우세하다.
한편, MAXIM사(社)에서는 아이들 모드(Idle-mode) PWM 방식의 부스트 업 직류/직류 변환기를 개발하였다.
이 MAXIM사의 아이들 모드 PWM 방식의 부스트 업 직류/직류 변환기는 부하쪽의 소비 전력이 클 때, 즉, 과부하(Heavy-load)일 때에는 PWM 방식으로 동작되고, 경부하(Light-load)일 때에는 PFM방식으로 동작되도록 고안되었고, 부하의 양을 관측하는 방법으로 스위치에 흐르는 전류량을 관측하는 방식을 사용하고 있다.
스위치에 흐르는 전류량을 관측하는 방법으로 전류 경로에 저항을 삽입하여 전압으로 바꾸어 관측하였으나, 이 방법은 인덕터 및 스위치에 흐르는 전류 경로에 저항을 삽입함으로써, 직류/직류 변환 효율이 감소하게 되고, 이러한 효율 저하를 최소화하기 위해 매우 작은 저항을 사용하여 매우 작은 관측 전압을 발생하여야 하기 때문에 제어가 용이하지 않고, IC 외부의 잡음에 영향을 받을 수 있는 단점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 경부하(Light load)에서 직류/직류 변환 효율이 우수한 PFM 제어방식을 이용하고, 과부하(Heavy load)에서 직류/직류 변환 효율 및 작은 리플 전압의 장점을 갖는 PWM 제어 방식을 이용함으로써, 고효율로 직류/직류 변환을 시킬 수 있는 부스트 업 직류직류 변환기를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 스위치에 흐르는 전류 관측을 필요없게 함으로써, 회로 구성을 용이하게 할 수 있고, 전류 관측으로 인한 직류/직류 변환 효율의 저하를 방지할 수 있으며, 작은 전압을 관측해야 하는 종래 시스템의 잡음에 대한 둔감도를 향상시킬 수 있는 부스트 업 직류직류 변환기를 제공하는 데 있다.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 전원전압(V+)과 제 1 노드(Nd1) 사이에 접속된 인덕터와;
상기 제 1 노드(Nd1) 및 출력단 사이에 접속된 다이오드와;
상기 다이오드와 출력단 사이에 접속되어 접지되는 캐패시터와;
상기 인덕터와 접지 사이에 접속된 NMOS 트랜지스터와;
상기 출력단에서 궤환(Feedback)되어 부단자(-)로 입력되는 전압과 정단자(+)로 입력되는 제 2 기준전압(Vref2)을 비교 증폭하는 증폭기와;
상기 증폭기의 출력(Verr), 제 1과 3 기준전압(Vref1, Vref3)과 램프 오실레이터(Ramp OSC)의 펄스신호를 비교하여 PWM전압을 생성하여 상기 NMOS 트랜지스터로 출력하는 비교 및 PWM 전압 생성부가 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 3은 본 발명에 따른 부스트 업 직류직류 변환기의 회로도로서, 전원전압(V+)과 제 1 노드(Nd1) 사이에 접속된 인덕터(L)와; 상기 제 1 노드(Nd1) 및 출력단 사이에 접속된 다이오드(D)와; 상기 다이오드(D)와 출력단 사이에 접속되어 접지되는 캐패시터(C)와; 상기 인덕터(L)와 접지 사이에 접속된 NMOS 트랜지스터(Q)와; 상기 출력단에서 궤환(Feedback)되어 부단자(-)로 입력되는 전압과 정단자(+)로 입력되는 제 2 기준전압(Vref2)을 비교 증폭하는 증폭기와; 상기 증폭기의 출력(Verr), 제 1과 3 기준전압(Vref1, Vref3)과 램프 오실레이터(Ramp OSC)의 펄스신호를 비교하여 PWM전압을 생성하여 상기 NMOS 트랜지스터로 출력하는 비교 및 PWM 전압 생성부로 구성된다.
도 4는 본 발명에 따른 부스트 업 직류직류 변환기의 상세 회로도로서, 도 3과 대비하여 설명하면, 도 3의 비교 및 PWM 전압 생성부(120)는 증폭기(IC1)의 출력, 램프 오실레이터(110)의 펄스신호, 제 1과 3 기준전압(Vref1,Vref3)을 비교하는 비교부(121)와; 상기 비교부(121)의 출력을 입력받아, PWM 전압을 생성하는 PWM 전압 생성부(127)로 구성된다.
먼저, 비교부(121)는 제 1 내지 4 비교기(IC2, IC3, IC4, IC5)로 구성된다.
즉, 제 1 비교기(IC2)의 정단자에 제 3 기준전압(Vref3)이 연결되어 있고, 부단자에는 증폭기(IC1)의 출력단과 연결된다.
그리고, 제 2 비교기(IC3)의 정단자에 램프 오실레이터가 연결되어 있고, 부단자에는 증폭기(IC1)의 출력단과 연결된다.
또, 제 3 비교기(IC4)의 정단자에 제 1 기준전압(Vref1)이 연결되어 있고, 부단자에는 증폭기(IC1)의 출력단과 연결된다.
마지막으로, 제 4 비교기(IC5)의 정단자에 램프 오실레이터가 연결되어 있고, 부단자에는 제 1 기준전압(Vref1)이 연결되어 있다.
여기서, 기준전압들은 제 1 기준전압(Vref1)＞제 2 기준전압(Vref2)＞제 3 기준전압(Vref3)의 크기를 갖는다.
더불어, 상기 제 1과 2 비교기(IC2,IC3)의 출력은 PWM 전압 생성부(127)의 제 1 노아게이트(NOR1)로 입력되도록 연결되고, 제 1과 4 비교기(IC2,IC5)의 출력은 PWM 전압 생성부(127)의 제 2 노아게이트(NOR2)로 입력되도록 연결된다.
그리고, 제 3 비교기(IC4)의 출력은 PWM 전압 생성부(127)의 제 1 인버터(INV1)로 입력되도록 연결되고, 제 1 인버터(INV1)의 출력은 멀티플렉서(131)의 'A'단자에 입력되고, 제 1 인버터(INV1)의 출력을 인버팅한 제 2 인버터(INV2)의 출력은 멀티플렉서(131)의 'B'단자에 입력된다.
상기 멀티플렉서(131)는 제 3 기준전압(Vref3)과 상기 증폭기(IC1)의 출력(Verr)을 비교한 제 1 비교기(IC2)의 출력과; 램프 오실레이터의 펄스신호와 상기 증폭기(IC1)의 출력(Verr)을 비교한 제 2 비교기(IC3)의 출력을 제 1 노아게이트(NOR1)에서 출력하는 브스업(Boost-up)하기 위한 VPWM를 입력받는다.
그리고, 멀티플렉서(131)는 제 3 기준전압(Vref3)과 상기 증폭기(IC1)의 출력(Verr)을 비교한 제 1 비교기(IC2)의 출력과; 램프 오실레이터의 펄스신호와 상기 제 1 기준전압(Vref1)을 비교한 제 4 비교기(IC5)의 출력을 제 2 노아게이트(NOR2)에서 출력하는 스타트 업(Start-up) 전압을 입력받는다.
그러므로, 상기 멀티플렉서(131)는 제 1 기준전압(Vref1)과 증폭기(IC1)의 출력이 비교된 신호에 의해서 A,B단자는 '1,0'신호 또는 '0,1'신호를 입력받아, 브스업(Boost-up)하기 위한 VPWM 또는 스타트 업(Start-up) 전압을 NMOS 트랜지스터(Q)에 인가하게 된다.
이 때, 최초, 본 발명에 따른 부스트 업 직류 직류 변환기가 구동되었을 때, 출력전압은 작아서, 증폭기(IC1)의 출력전압(Verr)은 Vref1보다 상대적으로 큰 값이 되게 되는데, 그러므로, 제 1 비교기(IC2)와 제 4 비교기(IC5)의 출력값을 제 2 노아게이트(NOR2)에서 입력받고, 멀티플렉서는 제 2 노아게이트(NOR2)의 출력값을 스위칭하여, NMOS 트랜지스터(Q)에 인가하게 함으로써, 초기 구동을 안정적으로 수행할 수 있고, 점차적으로 전압을 상승시킬 수 있게 된다.
이렇게 구성된 본 발명에 따른 부스트 업 직류 직류 변환기의 동작을 설명하면, 먼저 , 초기에 출력전압(Vout)이 전원전압(V+)과 거의 유사한 전압 레벨에 있을 때, 제 1 기준전압(Vref1)과 램프 오실레이터(110)의 펄스신호에 의해 생성되는 상한의 듀티(Duty)를 갖는 스타트 업(Start-up) PWM 전압 파형에 의해 부스팅(Boosting)이 시작된다.
여기서, 부스트 업 직류 직류 변환기가 부스팅이 시작할 때, 상기 제 4 비교기에 디스에이블(Disable) 신호를 인가하여 출력을 중단시키고, 이에 따라 상기 제 2 노아게이트도 스타트 업 하기 위한 전압의 출력을 중단되어, 부스트 업 VPWM만 NMOS 트랜지스터(Q)에 인가된다.
이 후, 출력전압(Vout)의 전압이 상승하여, 증폭기(IC1)의 출력전압(Verr) 레벨이 제 1과 3 기준전압(Vref1,Vref3) 전압 레벨 사이에 존재하면, 램프 오실레이터(110)와 증폭기(IC1)의 출력전압(Verr) 레벨에 의해 형성되는 VPWM의 파형이 스위치인 NMOS 트랜지스터(Q)에 인가되게 된다.
이 때의 VPWM 듀티는 제 1과 3 기준전압(Vref1,Vref3) 및 램프 오실레이터(110)의 펄스 파형 파형에 의해 결정되는 듀티(Duty)가 가장 긴 상한의 PWM 파형과, 듀티가 가장 작은 하한의 PWM 파형 사이의 듀티 크기를 갖는 PWM 파형에 해당된다.
이 후, 증폭기(IC1)의 출력전압(Verr) 레벨이 제 3 기준전압(Vref3) 레벨 보다 작게 되는 시점에서, 도 4의 'IDLE' 노드 전압이 로직이 '1'이 되고, VPWM 전압 레벨의 로직이 '0'이 되어 도 5에 도시한 바와 같이, 브우스팅(Boosting)이 중단되는 아이들(Idle) 상태가 된다
이 아이들(Idle) 상태는 증폭기(IC1)의 출력전압(Verr) 레벨이 제 3 기준전압(Vref3) 레벨보다 크게 되면 중단되고, 다시 브우스팅(Boosting)이 시작된다.
참고로, 증폭기(IC1)의 출력전압(Verr)은 하기 식 (1)에 의해 결정되는 값이다.
Verr = Vref2 + k(Vref2 - Vfb) ---------- (1)
여기서, k는 증폭기의 증폭율이고, Vfb는 출력전압(Vout)에서 궤환(Feedback) 되어 증폭기로 입력되는 전압이다.
그러므로, 본 발명의 부스트 업 직류 직류 변환기는 도 5의 'a'와 같이 과부하(Heavy load)인 경우에는, Verr 전압 레벨이 제 1과 3 기준전압(Vref1,Vref3) 사이에 존재하게 되어 도 2와 같은 종래의 PWM 방식의 boost-up DCDC 변환기와 같은 동작을 보이고, 경부하(Light-load) 인 경우에는 Verr 전압 레벨이 제 3 기준전압(Vref3)보다 작거나 같게 되는 구간이 반복되면서, PWM 파형이 스위치에 인가되거나 또는 인가되지 않는 도 1의 PFM 방식의 부스트 업 직류/직류 변환기와 유사하게 동작되어 에너지 변환 효율을 떨어뜨리지 않게 되는 장점이 있다.
즉, 본 발명은 도 3과 도 5를 참조하여, 상기 증폭기의 출력이 제 1 기준전압(Vref1)보다 크면, 상기 비교 및 PWM 전압 생성부는 스타트 업 전압이 출력되고,상기 증폭기의 출력이 제 1 기준전압(Vref2)과 제 3 기준전압(Vref3)의 사이에 존재하면, 상기 비교 및 PWM 전압 생성부는 부스팅 전압(VPWM)이 출력되며, 상기 증폭기의 출력이 제 3 기준전압(Vref3)보다 작으면, 상기 비교 및 PWM 전압 생성부는 아이들(Idle) 상태인 것이다.
도 6a와 6b는 본 발명에 따른 부스트 업 직류직류 변환기가 과부하(Heavy load)인 경우 스파이스(SPICE) 시뮬레이션으로 측정된 인덕터와 PWM전압의 파형도로서, 과부하인 경우는, 종래 기술에 따른 도 2의 PWM 방식의 부스트 업 직류/직류 변환기와 같은 동작을 보임을 알 수 있다.
도 7a와 7b는 본 발명에 따른 부스트 업 직류직류 변환기가 경부하(Light load)인 경우 스파이스(SPICE) 시뮬레이션으로 측정된 인덕터와 PWM전압의 파형도로서, 경부하인 경우, 종래 기술에 따른 도 1의 PFM 방식의 부스트 업 직류/직류 변환기와 유사한 동작을 보임을 알 수 있다.
이상 상술한 바와 같이, 본 발명은 경부하(Light load)에서 직류/직류 변환 효율이 우수한 PFM 제어방식을 이용하고, 과부하(Heavy load)에서 직류/직류 변환 효율 및 작은 리플 전압의 장점을 갖는 PWM 제어 방식을 이용함으로써, 고효율로 직류/직류 변환을 시킬 수 있는 효과가 발생한다.
또한, 스위치에 흐르는 전류 관측을 필요없게 함으로써, 회로 구성을 용이하게 할 수 있고, 전류 관측으로 인한 직류/직류 변환 효율의 저하를 방지할 수 있으며, 작은 전압을 관측해야 하는 종래 시스템의 잡음에 대한 둔감도를 향상시킬 수 있는 효과가 있다.
더불어, 이산(Discrete) 부품의 스위치를 사용하여 정밀한 저항을 스위치의 전류 패스에 삽입해야 하는 부담감을 제거할 수 있고, 삽입하는 저항의 온도 변화에 대한 저항값의 변화로 시스템의 불안정성을 제거할 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1은 종래기술에 따른 PFM 방식의 부스트 업(Boost-up) 직류/직류 변환기의 회로도
도 2는 종래기술에 따른 PWM 제어 방식을 이용한 부스트 업 직류/직류 변환 기의 회로도
도 3은 본 발명에 따른 부스트 업 직류/직류 변환기의 회로도
도 4는 본 발명에 따른 부스트 업 직류/직류 변환기의 상세 회로도
도 5는 본 발명에 따른 부스트 업 직류/직류 변환기의 기준전압들과 증폭기의 출력전압 파형도
도 6a와 6b는 본 발명에 따른 부스트 업 직류/직류 변환기가 과부하(Heavy load)인 경우 스파이스(SPICE) 시뮬레이션으로 측정된 인덕터와 PWM전압의 파형도
도 7a와 7b는 본 발명에 따른 부스트 업 직류/직류 변환기가 경부하(Light load)인 경우 스파이스(SPICE) 시뮬레이션으로 측정된 인덕터와 PWM전압의 파형도
<도면의 주요부분에 대한 부호의 설명>
110 : 램프 오실레이터 120 : 비교 및 PWM 전압 생성부
121 : 비교부 127 : PWM 전압 생성부
131 : 멀티플렉서
Claims (7)
- 전원전압(V+)과 제 1 노드(Nd1) 사이에 접속된 인덕터와;상기 제 1 노드(Nd1) 및 출력단 사이에 접속된 다이오드와;상기 다이오드와 출력단 사이에 접속되어 접지되는 캐패시터와;상기 인덕터와 접지 사이에 접속된 NMOS 트랜지스터와;상기 출력단에서 궤환(Feedback)되어 부단자(-)로 입력되는 전압과 정단자(+)로 입력되는 제 2 기준전압(Vref2)을 비교 증폭하는 증폭기와;상기 증폭기의 출력(Verr), 제 1과 3 기준전압(Vref1, Vref3)과 램프 오실레이터(Ramp OSC)의 펄스신호를 비교하여 PWM전압을 생성하여 상기 NMOS 트랜지스터로 출력하는 비교 및 PWM 전압 생성부로 구성된 부스트 업 직류/직류 변환기.
- 제 1 항에 있어서,상기 비교 및 PWM 전압 생성부는,상기 증폭기의 출력, 램프 오실레이터의 펄스신호, 제 1과 3 기준전압(Vref1,Vref3)을 비교하는 비교부와;상기 비교부의 출력을 입력받아, PWM 전압을 생성하는 PWM 전압 생성부로 구성된 것을 특징으로 하는 부스트 업 직류/직류 변환기.
- 제 2 항에 있어서,상기 비교부는,제 1 내지 4 비교기로 구성되며,상기 제 1 비교기의 정단자에 제 3 기준전압(Vref3)이 연결되어 있고, 부단자에는 증폭기의 출력단과 연결되고,상기 제 2 비교기의 정단자에 램프 오실레이터가 연결되어 있고, 부단자에는 증폭기의 출력단과 연결되고,상기 제 3 비교기의 정단자에 제 1 기준전압(Vref1)이 연결되어 있고, 부단자에는 증폭기의 출력단과 연결되고,상기 제 4 비교기의 정단자에 램프 오실레이터가 연결되어 있고, 부단자에는 제 1 기준전압(Vref1)이 연결되어 있는 것을 특징으로 하는 부스트 업 직류/직류 변환기.
- 제 3 항에 있어서,상기 PWM 전압 생성부는,상기 제 1과 2 비교기의 출력을 전달받는 제 1 노아게이트와;상기 제 1과 4 비교기의 출력을 전달받는 제 2 노아게이트와;상기 제 3 비교기의 출력을 입력받는 제 1 인버터와;상기 제 1 인버터의 출력을 입력받는 제 2 인버터와;상기 제 1과 2 인버터의 출력을 입력받아, 상기 제 1 노아게이트의 출력과 제 2 노아게이트의 출력을 스위칭하는 멀티플렉서로 구성된 것을 특징으로 하는 부스트 업 직류/직류 변환기.
- 제 4 항에 있어서,상기 제 4 비교기에는 디스에이블(Disable) 신호가 인가되면, 제 4 비교기의 출력이 중단되어, 상기 제 2 노아게이트는 스타트 업 하기 위한 전압의 출력이 중단되는 것을 특징으로 하는 부스트 업 직류/직류 변환기.
- 제 1 항에 있어서,상기 제 1 내지 3 기준전압들은,제 1 기준전압(Vref1)＞제 2 기준전압(Vref2)＞제 3 기준전압(Vref3)의 조건을 만족하는 것을 특징으로 하는 부스트 업 직류/직류 변환기.
- 제 6 항에 있어서,상기 증폭기의 출력이 제 1 기준전압(Vref1)보다 크면, 상기 비교 및 PWM 전압 생성부는 스타트 업 전압이 출력되고,상기 증폭기의 출력이 제 1 기준전압(Vref2)과 제 3 기준전압(Vref3)의 사이에 존재하면, 상기 비교 및 PWM 전압 생성부는 부스팅 전압(VPWM)이 출력되며,상기 증폭기의 출력이 제 3 기준전압(Vref3)보다 작으면, 상기 비교 및 PWM 전압 생성부는 아이들(Idle) 상태인 것을 특징으로 하는 부스트 업 직류/직류 변환기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0060383A KR100518624B1 (ko) | 2003-08-29 | 2003-08-29 | 부스트 업 직류/직류 변환기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0060383A KR100518624B1 (ko) | 2003-08-29 | 2003-08-29 | 부스트 업 직류/직류 변환기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050022124A true KR20050022124A (ko) | 2005-03-07 |
| KR100518624B1 KR100518624B1 (ko) | 2005-10-05 |
Family
ID=37230122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0060383A KR100518624B1 (ko) | 2003-08-29 | 2003-08-29 | 부스트 업 직류/직류 변환기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100518624B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150023168A (ko) * | 2013-08-23 | 2015-03-05 | 매그나칩 반도체 유한회사 | 전류제어 모드 dc-dc 컨버터 |
| KR20150084783A (ko) * | 2012-09-04 | 2015-07-22 | 리코 전자 디바이스 가부시키가이샤 | 스위칭 레귤레이터 및 그 제어 방법 |
| CN111726024A (zh) * | 2020-05-20 | 2020-09-29 | 深圳航天科技创新研究院 | 一种等离子体脉冲电源 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106387A (en) * | 1980-12-22 | 1982-07-02 | Meidensha Electric Mfg Co Ltd | Controller for speed of non-commutator motor for controlling pulse width |
| US5808455A (en) * | 1996-11-13 | 1998-09-15 | Micro Linear Corporation | DC-to-DC converter having hysteretic current limiting |
| JP3511195B2 (ja) * | 1997-09-03 | 2004-03-29 | 株式会社ルネサステクノロジ | 電圧変換回路 |
| JP2002300774A (ja) * | 2001-03-30 | 2002-10-11 | Seiko Instruments Inc | スイッチング・レギュレータ制御回路 |
| JP3647811B2 (ja) * | 2002-01-22 | 2005-05-18 | 東北パイオニア株式会社 | Ｄｃ−ｄｃコンバータ回路 |
-
2003
- 2003-08-29 KR KR10-2003-0060383A patent/KR100518624B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150084783A (ko) * | 2012-09-04 | 2015-07-22 | 리코 전자 디바이스 가부시키가이샤 | 스위칭 레귤레이터 및 그 제어 방법 |
| KR20150023168A (ko) * | 2013-08-23 | 2015-03-05 | 매그나칩 반도체 유한회사 | 전류제어 모드 dc-dc 컨버터 |
| CN111726024A (zh) * | 2020-05-20 | 2020-09-29 | 深圳航天科技创新研究院 | 一种等离子体脉冲电源 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100518624B1 (ko) | 2005-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101264558B1 (ko) | 스위칭 레귤레이터 및 그 동작 제어 방법 | |
| US8624566B2 (en) | Current-mode control switching regulator and operations control method thereof | |
| US10158289B2 (en) | DC/DC converter | |
| US7876073B2 (en) | Switching regulator with slope compensation and control method therefor | |
| US8773099B2 (en) | Methods to reduce output voltage ripple in constant on-time DC-DC converters | |
| US8880969B2 (en) | Switching converter with pulse skipping mode and control method thereof | |
| JP3156657B2 (ja) | 二次電池ユニット | |
| JP5852380B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| US20210083583A1 (en) | Seamless dcm-pfm transition for single pulse operation in dc-dc converters | |
| US9287776B2 (en) | Low power switching mode regulator having automatic PFM and PWM operation | |
| US20060170400A1 (en) | Dual-input power converter and control methods thereof | |
| Liu et al. | A current-mode DC–DC buck converter with efficiency-optimized frequency control and reconfigurable compensation | |
| JP4924659B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2010068671A (ja) | Ｄｃ−ｄｃコンバータ | |
| US7999527B2 (en) | Switching controller having programmable feedback circuit for power converters | |
| JP2009148111A (ja) | Ｄｃ−ｄｃコンバータ | |
| US10447154B2 (en) | PWM control scheme for providing minimum on time | |
| US20120306466A1 (en) | Step-up dc-dc converter | |
| US20140327421A1 (en) | Switching regulator and method for controlling the switching regulator | |
| JP2008079378A (ja) | 電子機器 | |
| JP2006014559A (ja) | Ｄｃ−ｄｃコンバータ | |
| US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
| JP2004096816A (ja) | 多出力ｄｃ−ｄｃコンバータ | |
| JP5304173B2 (ja) | 電源電圧制御回路及びｄｃ−ｄｃコンバータ | |
| KR100518624B1 (ko) | 부스트 업 직류/직류 변환기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |