KR20050021303A - 양극 산화 장치, 양극 산화 방법 및 표시 장치용 패널 - Google Patents

양극 산화 장치, 양극 산화 방법 및 표시 장치용 패널 Download PDF

Info

Publication number
KR20050021303A
KR20050021303A KR1020040067448A KR20040067448A KR20050021303A KR 20050021303 A KR20050021303 A KR 20050021303A KR 1020040067448 A KR1020040067448 A KR 1020040067448A KR 20040067448 A KR20040067448 A KR 20040067448A KR 20050021303 A KR20050021303 A KR 20050021303A
Authority
KR
South Korea
Prior art keywords
substrate
contact member
anodic oxidation
processed
electrode pattern
Prior art date
Application number
KR1020040067448A
Other languages
English (en)
Other versions
KR100637949B1 (ko
Inventor
야기야스시
우시지마미츠루
와타베요시후미
고모다다쿠야
아이자와고이치
Original Assignee
동경 엘렉트론 주식회사
마츠시다 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사, 마츠시다 덴코 가부시키가이샤 filed Critical 동경 엘렉트론 주식회사
Publication of KR20050021303A publication Critical patent/KR20050021303A/ko
Application granted granted Critical
Publication of KR100637949B1 publication Critical patent/KR100637949B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/15—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen with ray or beam selectively directed to luminescent anode segments
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/005—Apparatus specially adapted for electrolytic conversion coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S204/00—Chemistry: electrical and wave energy
    • Y10S204/07—Current distribution within the bath

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

양극 산화 장치, 양극 산화 방법, 및 이들에 의해 제조되는 표시 장치용 패널에 있어서 보다 소형의 구성 요소에 의해 대형의 피처리 기판을 처리한다.
빛을 방사하는 램프와, 피처리 기판을 그 피처리부를 상측으로 향해서 장착 가능하고, 또한 방사된 광이 도달하는 위치에 설치된 스테이지 및 스테이지상에 위치하는 프레임을 갖는 처리조와, 방사된 광이 피처리 기판에 도달하는 도상에 설치되고, 광을 통과시키기 위한 개구부를 갖는 캐소드 전극과, 프레임과 장착된 피처리 기판과의 사이에 액체 시일성을 확립하는 시일 부재와, 시일 부재의 환형 외측에서 피처리 기판의 전극 패턴으로 접촉 가능하게 설치되고, 또한 피처리 기판의 변에 따라서 이동하는 도전성의 컨택트 부재와, 컨택트 부재에 전기적으로 접속되고, 컨택트 부재가 이동함에 따라, 접촉하는 피처리 기판의 전극 패턴의 수에 따라서 출력 전류값을 설정하는 전류원을 구비한다.

Description

양극 산화 장치, 양극 산화 방법 및 표시 장치용 패널{ANODIC OXIDATION APPARATUS, ANODIC OXIDATION METHOD, AND PANEL FOR DISPLAY DEVICE}
본 발명은 피처리 기판을 양극으로 하여 전기 화학적으로 처리를 행하는 양극 산화 장치, 양극 산화 방법, 및 이들의 장치, 방법에 의해 제조되는 표시 장치용 패널에 관한 것으로, 특히 대형의 피처리 기판에 처리를 하는데 적합한 양극 산화 장치, 양극 산화 방법, 및 이들의 장치, 방법에 의해 제조되는 표시 장치용 패널에 관한 것이다.
피처리 기판을 전기 화학적으로 양극 산화하는 처리는 다양한 분야에서 이용되고 있다. 이러한 양극 산화의 하나로서 다결정 실리콘층을 다공성(다공질)화하는 처리가 있다. 그 개요를 설명하면, 다결정 실리콘층이 표면에 형성된 피처리 기판은 도전체를 거쳐서 전원의 양전위극에 통전되고, 또한 용매(예를 들면 에틸 알콜)에 용해된 플루오르화 수소산 용액중에 침지된다. 플루오르화 수소산 용액중, 즉 약액중에는 예를 들면 백금으로 이루어지는 전극이 침지되어 상기 전원의 음전위극에 통전된다. 또한, 약액에 침지된 피처리 기판의 다결정 실리콘층으로 향해서는 램프에 의해 광이 조사된다.
이에 의해, 다결정 실리콘층의 일부가 플루오르화 수소산 용액중에 용출한다. 이 용출된 후에 세공이 형성되기 때문에, 실리콘층이 다공질화하는 것이다. 또, 램프에 의한 광의 조사는 상기 용출하여 다공질화하는 반응에 필요한 홀을 다결정 실리콘층에 생성하기 위해서이다. 참고로서, 이러한 양극 산화에 있어서의 다결정 실리콘층에서의 반응은, 예를 들면 하기와 같이 설명된다.
여기서, e+는 홀이며, e-는 전자이다. 즉, 이 반응에는 전제로서 홀이 필요하여 단순한 전해 연마와는 상이한 것이다.
이와 같이 하여 생성된 다공성 실리콘의 나노 레벨의 표면에 또한 실리콘 산화층을 형성하면, 고효율인 전계 방사형 전자원으로서 적합한 것은, 예를 들면 일본 특허 공개 제 2000-164115 호 공보 및 일본 특허 공개 제 2000-100316 호 공보 등에 개시되어 있다. 이러한 전계 방사형 전자원으로서의 다공성 실리콘의 이용은 새로운 평면형 표시 장치를 실현하는 방법으로 주목받고 있다.
상기한 바와 같은 양극 산화 처리에서는 피처리 기판으로부터 약액을 거쳐서 캐소드 전극에 흐르는 전류의 값은 피처리 기판의 면적(피처리부의 면적)에 비례한다. 전류에 의해 반응이 진행하고, 반응은 피처리 기판의 면내 각 개소에서 남김없이 발생하기 때문이다. 이 때문에, 피처리 기판이 대형 표시 장치에 향한 대면적인 경우에는, 처리에 필요한 전류의 값은 현저히 증가한다. 예를 들면, 200㎟의 피처리 기판에서 5A 정도의 처리 전류로 하면, 1000㎟의 피처리 기판에서는 그 25배인 125A의 전류를 흐르게 할 필요가 있다. 또, 금후의 대형 표시 장치의 동향에 따르면 1000㎟와 같은 정도의 면적인 것이 통상 고려되고 있는 수치이다.
이러한 큰 전류를 흐르게 하는 장치로 되면, 필연적으로 장치의 전원부 등이 대형화하여 고가의 것으로 된다. 게다가, 광원의 광조사 면적도 증가하여, 캐소드 전극의 형상도 대형으로 되기 때문에, 역시 장치의 비용을 상승시키는 원인이 된다. 이것은, 또한 장치에 의해 제조되는 기판의 제조 비용에도 반영된다.
또한, 견해를 바꾸면, 광원의 광조사 면적이 증가하기 때문에 균일 광량에 의한 피처리 기판에의 조사가 어렵게 되는 것과, 캐소드 전극이 대형이 되어 피처리 기판과의 사이에 형성되는 전계의 균일성의 확보가 어렵게 되는 것에 의해, 피처리 기판면내에서의 양극 산화의 균일성이 열화한다고 하는 측면도 있다. 이것은 제조되는 기판의 품질 확보의 점에서 문제이다.
본 발명은 상술한 사정을 고려하여 이루어진 것으로, 피처리 기판을 양극으로 하여 전기 화학적으로 처리를 행하는 양극 산화 장치, 양극 산화 방법, 및 이들의 장치, 방법에 의해 제조되는 표시 장치용 패널에 있어서, 보다 소형의 구성 요소에 의해 대형의 피처리 기판을 처리 할 수 있는 양극 산화 장치, 양극 산화 방법, 및 이들의 장치, 방법에 의해 제조되는 표시 장치용 패널을 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해서, 본 발명에 따른 양극 산화 장치는, 광을 방사하는 램프와, 피처리 기판을 그 피처리부를 상측으로 향해서 장착 가능하고, 또한 상기 방사된 광이 도달하는 위치에 설치된 스테이지 및 상기 스테이지상에 위치하는 프레임을 갖는 처리조와, 상기 방사된 광이 상기 장착된 피처리 기판에 도달하는 도상에 설치되고, 상기 광을 통과시키기 위한 개구부를 갖는 캐소드 전극과, 상기 프레임과 상기 장착된 피처리 기판과의 사이에 액체 시일성을 확립하는 시일 부재와, 상기 시일 부재의 환형 외측에서 상기 피처리 기판의 전극 패턴으로 접촉 가능하게 설치되고, 또한 상기 장착된 피처리 기판의 변에 따라서 이동하는 도전성의 컨택트 부재와, 상기 컨택트 부재에 전기적으로 접속되어, 상기 컨택트 부재가 이동함에 따라, 접촉하는 상기 장착된 피처리 기판의 전극 패턴의 수에 따라서 출력 전류값을 설정하는 전류원을 구비하는 것을 특징으로 한다.
즉, 이 양극 산화 장치는, 피처리 기판의 변에 따라서 이동하는 컨택트 부재를 갖는 것에 의해, 양극 산화를 위한 통전을 피처리 기판의 일부씩 행한다. 따라서, 처리에 요하는 전류를 삭감할 수가 있어, 소형의 구성 요소에 의해 대형의 피처리 기판을 처리하는 것이 가능하게 된다. 여기서, 통전을 위한 전류원은, 컨택트 부재가 이동할 때, 접촉하는 장착된 피처리 기판의 전극 패턴의 수에 따라서 출력 전류값을 설정한다. 이것은, 예를 들면 전극 패턴마다 흘리는 전류를 일정하게 유지하여, 이에 따라 피처리 기판면 위의 양극 산화 처리를 장소에 상관없이 일정하게 하기(균일화하는) 위함이다.
또한, 본 발명에 따른 양극 산화 방법은, 스테이지상에 피처리 기판을 그 피처리부를 위로 향해서 장착하는 단계와, 상기 장착된 피처리 기판을 바닥부로서 상기 피처리 기판 위에 프레임을 위치시켜, 상기 프레임과 상기 장착된 피처리 기판과의 사이에 액체 시일성이 확립하도록 처리조를 형성하는 단계와, 상기 형성된 처리조에 약액을 도입하고, 또한 상기 도입되는 약액중에 캐소드 전극을 위치시키는 단계와, 상기 피처리 기판이 갖는 전극 패턴의 일부에 상기 프레임의 외측에서 도전성의 컨택트 부재를 접촉시켜, 상기 전극 패턴의 일부와 상기 캐소드 전극과의 사이를 전류 구동시키면서, 상기 약액에 접촉시키는 상기 피처리 기판의 피처리부에 광을 조사하는 단계를 포함하며, 전류 구동시키면서 광을 조사하는 상기 단계는, 상기 컨택트 부재를 이동시켜, 해당 이동에 의해서 상기 컨택트 부재가 접촉하는 상기 피처리 기판의 상기 전극 패턴의 수에 따라서 상기 전류 구동의 출력 전류값을 설정하면서 실행하는 것을 특징으로 한다.
즉, 이 양극 산화 방법은 컨택트 부재를 피처리 기판이 갖는 전극 패턴의 일부씩에 접촉시키도록 이동시켜 처리를 행한다. 따라서, 처리에 요하는 전류를 삭감할 수가 있어, 소형의 구성 요소에 의해 대형의 피처리 기판을 처리하는 것이 가능하게 된다. 여기서, 전류를 흘리기 위한 구동은 컨택트 부재가 이동함으로써 접촉하는 피처리 기판의 전극 패턴의 수에 따라서, 그 출력 전류값을 설정하면서 행한다. 이것은, 예를 들면, 전극 패턴마다 흘리는 전류를 일정하게 유지하고, 이에 따라 피처리 기판면 위의 양극 산화 처리를 장소에 상관없이 일정하게 하기(균일화하는) 위함이다.
또한, 본 발명에 따른 표시 장치용 패널은 기판과, 상기 기판 위에 형성된 주사선에 대응하는 전극 패턴과, 상기 전극 패턴을 피복하여 형성된 다공성 실리콘층으로서, 상기 기판의 상하 변 근방에서의 다공성화의 정도가 상기 상하 변 근방에 끼워지는 부위의 다공성화의 정도와 상이한, 상기 다공성 실리콘층을 구비하는 것을 특징으로 한다.
이러한 표시 장치용 패널의 일례로서, 기판의 상하 변 근방에서의 다공성화의 정도가, 그 끼워지는 기판 위의 부위보다 한쪽에서 크고 한쪽에서 작은 경우를 예를 들 수 있다. 또한, 다른 예로서, 기판의 상하 변 근방 양방에서의 다공성화의 정도가 그 끼워지는 기판 위의 부위보다 작은 경우를 예를 들 수 있다.
전자는, 컨택트 부재를 기판이 갖는 전극 패턴의 일부씩에 접촉시키도록 이동시켜 다공성화 처리를 행한 경우이고, 다공성화전의 다결정 실리콘층이 매우 얇은 경우에 생길 수 있다. 이것은 접촉하는 전극 패턴 수에 따라서 처리 전류를 제어하도록 해도, 원래 얇은 다결정 실리콘층에서는 각 전극 패턴 위치에서의 처리 개시 타이밍이 다르고 이미 처리가 진행하고 있는 전극 패턴 위치만큼 그 반응 결과가 강전계를 발생시켜, 점점더 반응을 진행시키기 때문이다. 이에 의해, 컨택트 부재 이동의 최초 부근에서는, 다공성화가 보다 진행하여, 최후 부근에서는 다공성화가 보다 억제된다.
후자는, 기판의 상하 변 근방에 더미의 전극 패턴이 설치된 기판에 대하여 전극 패턴의 일부씩에 컨택트 부재의 전 영역을 접촉시켜 양극 산화를 행한 경우에 생길 수 있다. 이러한 더미 전극 패턴을 설치하면 컨택트 부재가 접촉하는 전극 패턴의 수는 컨택트 부재의 이동 위치에 상관없이 거의 일정하다. 따라서, 경시적인 전류 제어를 거의 필요로 하지 않는 이점이 있다. 기판의 상하 변 근방에서 다공성화의 정도가 작아지는 것은 누적적인 양극 산화 처리량이 상대적으로 작기 때문이다. 이 경우에는, 이 다공성화의 정도가 작은 부위가 표시 장치로서의 유효 영역의 외측이 되도록 하여, 표시 장치용 패널에 이용할 수 있다.
이상의 표시 장치용 패널은 상기의 양극 산화 장치, 양극 산화 방법에 의해서 제조될 수 있다. 후자의 표시 장치용 패널을 제조하는 경우에는, 더미의 전극 패턴이 있기 때문에, 재차 언급하지만 컨택트 부재의 이동에 의해서 접촉하는 피처리 기판의 전극 패턴의 수는 항상 거의 일정하게 된다.
본 발명의 실시 형태로서, 상기 컨택트 부재의 상기 이동의 방향에서의, 상기 피처리 기판의 상기 전극 패턴과의 접촉을 위해 제공될 수 있는 길이는 10㎜ 내지 200㎜이다. 짧으면 흘리는 전류값은 적게 되지만 피처리 기판 전체로서의 처리 시간이 증대한다. 길면 반대로 전류량이 커지지만 처리 시간을 삭감할 수 있다. 현실의 피처리 기판의 크기를 감안하면 설계값으로 10㎜ 내지 200㎜가 적절하다. 그중에서도 현실적으로는 50㎜ 내지 100㎜ 정도로 하는 것이 바람직하다고 생각된다.
또한, 본 발명의 실시 형태로서, 상기 컨택트 부재는 미끄럼 이동에 의해 상기 피처리 기판의 상기 전극 패턴으로 접촉하면서 이동한다. 컨택트 부재를 전극 패턴으로 접촉시키면서 이동하는 하나의 예이다. 기구적인 부분이 필요하지 않고 컨택트 부재로서의 구성이 보다 간단해진다.
또한, 본 발명의 실시 형태로서, 상기 컨택트 부재는 롤링에 의해 상기 피처리 기판의 상기 전극 패턴으로 접촉하면서 이동한다. 컨택트 부재를 전극 패턴으로 접촉시키면서 이동하는 다른 예이다. 롤링에 의해 접촉시키기 때문에 컨택트 부재로서 마모가 적고 수명의 점에서 유리하다.
또한, 본 발명의 실시 형태로서의 양극 산화 장치는, 상기 컨택트 부재의 이동에 수반하여, 동기하여 상기 램프와 상기 캐소드 전극을 이동시키는 이동 주사부를 더 구비한다. 램프와 캐소드 전극을 국소화함으로써 이들 자체에 요하는 비용의 삭감된다. 게다가 국소화된 램프와 캐소드 전극을 이동시켜 처리를 행한다.
또한, 본 발명의 실시 형태로서, 상기 전류원은 상기 컨택트 부재가 접촉하는 상기 피처리 기판의 상기 전극 패턴의 수에 비례하는 전류를 출력한다. 이것은 전형적인 전류 출력이다. 한번에 접촉하는 전극 패턴의 수가 많은 경우에는, 컨택트 부재의 이동에 수반하는 접촉 수 1의 증감은 무시할 수도 있다. 이 경우에는 「거의 비례」로 된다.
또한, 본 발명의 실시 형태로서의 양극 산화 장치는, 상기 컨택트 부재를 일정 속도로 이동시키는 컨택트 부재 이동 주사부를 더 구비한다. 일정 속도로 이동시키면, 구동 전류의 제어가 보다 간단해진다. 또한, 피처리 기판 위의 보다 높은 처리 균일성도 보다 간단하게 얻어진다.
또한, 이상의 각 실시 형태는, 양극 산화 방법으로서의 본 발명의 실시 형태로서도 사상적으로는 거의 마찬가지로 적용할 수 있다.
이상을 근거로 하여, 이하로서는 본 발명의 실시 형태를 도면을 참조하면서 설명한다. 도 1a, 도 1b 및 도 1c는 본 발명의 일 실시 형태에 따른 양극 산화 장치의 기본 구성을 모식적으로 수직 단면으로서 나타내는 도면이며, 도 1a에서 도 1c의 순서로 동작하는 것을 나타내고 있다. 도 2a, 도 2b 및 도 2c는 도 1a, 도 1b 및 도 1c의 연속도이며, 마찬가지로 도 2a에서 도 2c의 순서로 동작하는 것을 도시한다.
도 1a에 도시한 바와 같이, 이 양극 산화 장치는 스테이지(1), 스테이지(1)에 구비된 기판 리프터(2), 프레임(3), 프레임(3)에 설치된 시일 부재(4)와 컨택트 부재(5), 프레임(3)을 관통하는 약액 공급 배출 포트(6), 캐소드 전극(7), 램프 유닛(8), 램프 유닛(8)에 설치된 램프(9)를 갖는다.
스테이지(1)는 피처리 기판을 그 피처리부를 위로 향해서 장착 가능한 테이블이며, 피처리 기판의 전달, 취출을 원활히 행하기 위해서 기판 리프터(2)가 구비되어 있다. 기판 리프터(2)는 스테이지(1)의 상면에 돌출 가능하게 설치되고, 피처리 기판의 스테이지(1)에의 전달, 스테이지(1)로부터의 취출의 경우에는, 스테이지(1) 상면에서 돌출한다. 이와 같이 돌출된 기판 리프터(2)에 의해 스테이지(1)의 상면과 피처리 기판과의 사이에 간극이 형성될 수 있기 때문에, 피처리 기판의 스테이지(1)에의 전달, 스테이지(1)로부터의 취출의 경우에, 예를 들면 피처리 기판을 수평에 지지하는 포크를 갖는 아암 로봇을 원활히 이용할 수 있게 된다.
프레임(3)은 스테이지(1)상에 장착된 피처리 기판의 주연부에 대하여 대향면을 갖고, 또한 피처리 기판의 피처리부를 상측에 노출하기 위해 개구를 갖는 통형의 형상을 갖는다. 도 1a에 도시하는 상태에서는, 스테이지(1)와의 사이에 간극이 있지만, 피처리 기판이 스테이지(1)상에 장착되면, 도시하지 않은 상하이동 기구에 의해 피처리 기판에 대하여 상대적으로 강하한다. 여기서 상대적이라는 것은 스테이지(1)측의 상승의 가능성을 나타내기 위함이다.
프레임(3)이 피처리 기판에 대하여 상대적으로 강하하면, 프레임(3)의 하면에 환형으로 설치된 시일 부재(4)가 피처리 기판에 접촉하여 찌부러지는 것에 의해 액체 시일성이 확립한다. 즉, 프레임(3) 내부에 피처리 기판의 피처리부를 저면으로 하는 처리조가 형성될 수 있다.
시일 부재(4)의 환형 외측에는 도전성의 컨택트 부재(5)가 설치되어 있다. 컨택트 부재(5)는 상기 시일성의 확립과 동시에 피처리 기판의 주연부에 설치된 전극 패턴으로 드라이 상태에서 전기적 접촉하여, 처리조 내에 약액이 충전된 후에도 시일 부재(4)에 의해 이 상태를 유지한다. 또한, 컨택트 부재(5)는 피처리 기판의 변에 따라서 이동 가능하게 되어 있고, 이동하는 것에 의해 접촉하는 전극 패턴이 변동한다. 컨택트 부재의 이동에 대해서는 또한 상세히 후술한다.
또한, 프레임(3)의 벽을 관통하도록 약액 공급 배출 포트(6)가 설치되어 있다. 상술한 바와 같이, 프레임(3) 내부에 피처리 기판의 피처리부를 저면으로 하는 처리조가 형성되면, 약액 공급 배출 포트로부터 양극 산화에 이용하는 약액이 공급될 수 있다. 캐소드 전극(7)의 수평 부분이 약액에 침지되도록 충분한 양의 약액이 프레임(3)의 내부로 공급된다.
캐소드 전극(7)은 프레임(3)에 대하여 상대적으로 그 수직 위치가 변하지 않도록 지지체(도시하지 않음)에 의해 지지되어 있다. 캐소드 전극(7)의 형상은 피처리 기판의 피처리부에 거의 평행하게 대향하는 면 형상이고, 램프(9)로부터의 광을 통과시키기 위한 개구를 갖고 전극으로서 기능할 수 있는 재질의 도체부를 갖는다. 도체부는, 예를 들면 격자 형상으로 형성되어 있다. 실제의 양극 산화 처리중에 있어서, 캐소드 전극(7)과 컨택트 부재(5)와의 사이는 도시하지 않는 전류원에 의해 전류 구동된다.
램프 유닛(8)은 복수의 램프(9)를 갖고, 방사하는 광이 스테이지(1)상에 장착된 피처리 기판으로 향하도록 설치된다. 또한, 프레임(3)에 대해서는 상대적으로 그 수직 위치가 변하지 않도록 지지체(도시하지 않음)에 의해 지지되어 있다.
이상 설명한 구성을 갖는 이 양극 산화 장치에 의해 피처리 기판을 처리하기 위한 과정 동작을 도 1a 내지 도 1c와, 도 2a 내지 도 2c를 이용하여 설명한다.
우선, 도 1a에 도시한 바와 같은 장치의 상태(기판 리프터(2)가 스테이지(1)면 위에 돌출하고, 프레임(3)과 스테이지(1)와의 사이에 간극이 있는 상태)로서, 피처리 기판을 수취 가능한 상태로 된다. 그리고, 프레임(3)과 스테이지(1)와의 간극에서, 예를 들면 포크를 갖는 아암 로봇으로 피처리 기판(10)을 반입하여, 도 1b에 도시한 바와 같이, 기판 리프터(2)상으로 전달한다.
다음에, 도 1c에 도시한 바와 같이, 기판 리프터(2)를 스테이지(1) 내로 후퇴시켜, 스테이지(1)상에 피처리 기판(10)을 장착, 유지한다. 스테이지(1)상에 피처리 기판(10)을 장착, 유지하면서, 도 2a에 도시한 바와 같이, 프레임(3)(및 캐소드 전극(7)과 램프 유닛(8))을 스테이지(1)에 대하여 상대적으로 강하시켜, 시일 부재(4)를 피처리 기판(10)에 가압하도록 접촉시킨다. 이 때, 컨택트 부재(5)가 피처리 기판(10)의 주연부에 설치된 전극 패턴의 일부에 전기적으로 접촉한다. 또한, 프레임(3)의 내부에 피처리 기판(10)의 피처리부를 바닥부로 하는 처리조가 형성된다.
다음에, 약액 공급 배출 포트(6)로부터 약액(예를 들면 에틸 알콜을 용매로 하는 플루오르화 수소산 용액)(11)을 처리조 내에 도입하여, 도 2b에 도시한 바와 같이, 캐소드 전극(7)이 침지되기에 충분한 양으로 충전한다. 이 상태에 도달하는 실제의 양극 산화 처리가 가능하게 된다. 양극 산화는 컨택트 부재(5)와 캐소드 전극(7)과의 사이를 전류 구동하여 컨택트 부재(5)를 피처리 기판의 변에 따라서 이동시키고, 또한 램프(9)를 점등하여 피처리 기판(10)의 피처리부를 광조사하는 것에 의해 이루어진다. 처리 시간은 피처리 기판의 각부에 대하여 누적적으로 수초 내지 수십초 정도로 한다.
실제의 양극 산화 처리가 종료하면, 도 2c에 도시한 바와 같이, 약액 공급 배출 포트(6)로부터 약액(11)을 배출한다. 이 후, 약액 공급 배출 포트(6)로부터 희석용의, 예를 들면 에틸 알콜을 몇번 도입, 배출하여 처리조내 및 피처리 기판(10)의 피처리부를 세정하도록 하여도 좋다. 배출하는 경우에 피처리 기판(10)상에 잔류액(11a)의 액면이 존재하는 정도로 행하면, 피처리부에 대한 대기로부터의 악영향을 받지 않도록 할 수 있다.
다음에, 상기에서 설명한 컨택트 부재(5)를 이동하기 위한 구성에 대하여, 도 3a 및 도 3b를 참조하여 더 상세하게 설명한다. 도 3a 및 도 3b는 프레임(3)의 평면도, 및 컨택트 부재(5)에 접속되는 각 구성 요소를 나타내는 도면이며, 이미 설명한 구성 요소에는 동일한 참조부호를 부여한다. 또, 설명의 편의상 약액 공급 배출 포트(6)는 도시를 생략하고 있다.
도 3a 및 도 3b에 도시한 바와 같이, 프레임(3)의 하면(피처리 기판과 대향하는 면)에는 환형의 시일 부재(4)가 설치되고, 그 환형 외측에 컨택트 부재(5)가 설치되어 있다. 또, 2점 쇄선으로 도시된 프레임은 피처리 기판(10)이 배치되어야 할 위치를 나타내고 있다. 대향하여 쌍을 이루는 컨택트 부재(5)가 각각 도선(31)에 의해 전기적 접속되고, 또한 전류원(32)의 양극측에 접속된다. 전류원(32)의 음극측은 이 도면에서는 도시하지 않은 캐소드 전극에 접속된다. 전류원(32)은 제어부(33)에 의해 제어되지만, 제어부(33)에는, 예를 들면 CPU(central processing unit) 등의 하드웨어와 기본 소프트웨어나 응용 프로그램 등의 소프트웨어를 구비한 처리 장치를 이용할 수 있다.
또한, 도 3a에 도시하는 평면도에 있어서의 A-Aa 선 단면인 도 3b에 도시한 바와 같이, 컨택트 부재(5)는 피처리 기판(10)상에 각각 독립적으로 형성된 전극 패턴(10a)의 방향과 수직(y 방향)으로 이동한다. 컨택트 부재(5)는 한번에 접촉하는 전극 패턴(10a)의 수가 이 도면에서는 설명의 간편화를 위해 3개(이동에 의해 2개로 될 때도 있다)로서 도시하고 있다.
실제적인 수는 피처리 기판(10)의 실제의 치수와 전극 패턴(10a)의 배치 밀도, 및 컨택트 부재(5)의 진행 방향 길이에 좌우된다. 예를 들면, 전형적인 경우를 개략적으로 말하면, 피처리 기판(10)의 y 방향 길이가 약 1000㎜, 전극 패턴(10a)의 수가 주사선에 대응하여 약 1000개, 컨택트 부재(5)의 진행 방향 길이가 75㎜로서 75개이다. 컨택트 부재(5)의 진행 방향 길이는, 이미 설명한 이유에 의해10㎜ 내지 200㎜ 정도, 보다 실제적으로는 50㎜ 내지 100㎜ 정도로 하는 것이 바람직하다.
또, 컨택트 부재(5)는 필요에 따라서 도시한 스프링과 같은 가압 부재(5a)에 의해 전극 패턴(10a)에 가압되어 전기적 접촉을 유지하도록 하여도 좋다. 또한, 컨택트 부재(5)는 이 실시 형태에서는 적어도 하면이 도전성의 재질이며 미끄럼 이동에 의해 피처리 기판(10)상을 이동한다(따라서, 미끄럼 이동에 의해 전극 패턴(10a)과의 접촉 상태가 변동된다). 또한, 컨택트 부재(5)를 y 방향으로 이동시키기 위한 컨택트 부재 이동 주사부(34)에는, 예를 들면 공지와 같은 직선 이동 기구(예를 들면, 선형 모터 등)를 이용할 수 있다. 컨택트 부재 이동 주사부(34)는 상술한 제어부(33)에 의해 제어된다.
도 4a 및 도 4b는 전류원(32)의 출력 전류값의 변동을 설명하는 도면이다. 도 4a 및 도 4b에 있어서, 횡축은 컨택트 부재(5)의 y 방향 위치이다. 컨택트 부재(5)가 한번에 접촉하는 전극 패턴(10a)의 수가 최대 3개인 상술한 바와 같은 예에서는, 도 4a에 도시한 바와 같이 제어부(33)에 의해 출력 전류값을 변동시킨다. 즉, 컨택트 부재(5)가 피처리 기판(10)의 각 부근의 대기 위치에 있을 때(=y1 보다 전)에는, 컨택트 부재(5)와 전극 패턴(10a)과의 접촉은 없기 때문에, 출력 전류값이 제로이다.
그리고, 컨택트 부재(5)를 y 방향으로 일정 속도로 이동시켜 전극 패턴(10a)에 최초로 접촉이 이루어진 위치(y1)로 전극 패턴(10a) 1개분의 전류를 출력하도록 한다. 또한 이동이 진행하여 전극 패턴(10a)과의 접촉이 2개가 되는 위치(y2)에서는 2개의 전극 패턴(10a) 각각에 상기 1개분의 전류가 흐르도록 합계 2개분의 전류를 출력한다. 또한, 이동이 진행하여 전극 패턴(10a)과의 접촉이 3개가 되는 위치(y3)에서는 3개의 전극 패턴(10a) 각각에 상기 1개분의 전류가 흐르도록 합계 3개분의 전류를 출력한다.
이와 같이 대기 위치에서 이동해 갈 때에는 접촉하는 전극 패턴(10a)의 수에 따라서 서서히 전류원(32)에 출력 전류를 증가시킨다. 컨택트 부재(5)의 길이 방향이 전부 전극 패턴(10a)이 형성된 영역에 도달한 후(y3으로부터 후)에는, 컨택트 부재(5)의 y 방향 위치에 의해 접촉하는 전극 패턴(10a)의 수는 3과 2를 교대로 반복하기 때문에 이것에 대응하여 전류원(32)의 출력 전류를 제어한다. 이것은 yn-2까지 계속된다.
yn-2 이후에서는, 컨택트 부재(5)의 길이 방향 일부가 전극 패턴(10a)의 형성된 영역으로부터 떨어지기 때문에, 이에 따라 접촉하는 전극 패턴(10a)의 수가 감소한다. 그래서, 이 감소에 따라서 전류원(32)의 출력 전류값을 서서히 감소시킨다. 또, 이상의 설명 내용은 컨택트 부재(5)가 한번에 접촉하는 전극 패턴(10a)의 수가 보다 많은 경우라도 마찬가지의 원리로 적용할 수 있다.
이상과 같은 전류 제어를 하면, 전극 패턴(10a)에 흐르는 전류값은 컨택트 부재(5)의 이동을 통하여 일정하게 되고, 즉 각각의 전극 패턴(10a)당 시간적으로 누적적으로 흐르는 전하의 량도 동일하게 된다. 이에 의해, 전극 패턴(10a)이 형성된 영역에 상당하는 피처리 기판(10)상의 다결정 실리콘층은 동일한 정도로 다공성화된다.
따라서, 전극 패턴(10a)이 형성된 영역을 전체로 표시 장치의 유효한 영역으로서 이용할 수 있다. 또, 이상의 설명에서는 컨택트 부재(5)의 이동을 일정 속도로서 설명했지만, 일정하지 않은 경우에도, 전류원(32)의 출력 전류값을 전극 패턴(10a)당 시간적으로 누적적으로 흐르는 전하의 량이 동일하게 되도록 제어하면, 피처리 기판(10)으로서 마찬가지의 결과를 얻을 있다.
또한, 컨택트 부재(5)가 한번에 접촉하는 전극 패턴(10a)의 수가 어느 정도 큰 경우에는, 도 4b에 도시한 바와 같이, 전류원(32)의 출력 전류값의 프로파일을 전체로서 이등변 사다리꼴 형상으로서 간략화할 수도 있다. 이러한 이등변 사다리꼴 형상의 프로파일에서는, 사변에 대응하는 부분의 y 방향 길이가 컨택트 부재(5)의 진행 방향 길이에 상당하여, 위 바닥과 하 바닥과의 평균이 피처리 기판(10)중 전극 패턴(10a)이 있는 부분의 y 방향 치수에 상당한다.
이상 설명의 실시 형태에서는, 전극 패턴(10a) 전부에 한번에 전류를 흐르게 할 필요가 없기 때문에 전류원(32)의 정격 용량은 상당히 작게 할 수 있다. 따라서, 양극 산화 처리에 요하는 전류를 삭감할 수가 있어, 소형의 구성 요소(구체적으로는 소형의 전류원(32))에 의해 대형의 피처리 기판을 처리하는 것이 가능하게 된다. 또한, 게다가 한번에 전류를 흘리는 피처리 기판(10) 상의 면적이 작아지기 때문에, 피처리 기판(10)에서의 전류의 균일성을 향상시키는 것도 기대할 수 있다. 이에 따라 양극 산화의 균일성을 증대시킬 수 있다.
다음에, 도 1a 내지 도 1c와, 도 2a 내지 도 2c 중에 도시한 램프 유닛(8)에 대하여 그 구성 예를 설명한다. 도 5는 도 1a 내지 도 1c와, 도 2a 내지 도 2c 중에 도시한 램프 유닛(8)으로서 이용할 수 있는 구성 예를 나타내는 평면도이다. 이 램프 유닛(8)은 가늘고 긴 조사 영역을 갖도록 도면의 상하 방향으로는 짧게 구성되고, 또한 램프 유닛 이동 주사부(51)에 가설되어 도면의 상하 방향으로 이동 가능하게 되어 있다.
램프 유닛(8)의 이동은 조사되는 피처리 기판(10)에 있어서의 전류가 흐르는 부위의 변경에 맞춰 상술한 제어부(33)에 의해 행한다. 이에 의해, 피처리 기판(10)상에서 실제로 양극 산화가 되는 부위에 필요한 광을 보다 작은 램프 유닛(8)으로 행할 수 있다. 따라서, 램프의 수를 감소시킬 수 있어, 장치가 저렴하게 된다. 또한, 조사하여야 할 영역이 작은 면적이기 때문에 조사 불균일성을 작게 하여, 보다 균일한 양극 산화가 실현된다. 또, 램프 유닛 이동 주사부(51)에 의한 램프 유닛(8)의 이동을 상술의 제어부(33)에 의해 컨택트 부재(5)의 이동과 용이하게 동기화할 수 있다.
다음에, 도 1a 내지 도 1c와, 도 2a 내지 도 2c 중에 도시한 캐소드 전극(7)에 대하여 그 구성 예를 설명한다. 도 8은 도 1a 내지 도 1c와, 도 2a 내지 도 2c에 도시한 캐소드 전극(7)으로서 이용할 수 있는 구성 예를 나타내는 평면도이다. 이 캐소드 전극(7)은 도면의 상하 방향으로는 짧게 구성되고, 또한 캐소드 전극 이동 주사부(61)에 가설되어 도면의 상하 방향으로 이동가능하게 되어 있다.
캐소드 전극(7)의 이동은 피처리 기판(10)에 있어서의 전류가 흐르는 부위의 변경에 맞춰 상술한 제어부(33)에 의해 행한다. 이에 의해, 피처리 기판(10)상에서 실제로 양극 산화가 되는 부위에 대향하여 필요한 캐소드 전극을 보다 작은 캐소드 전극(7)으로 실현할 수 있다. 따라서, 고가의 전극 재료(예를 들면 백금)의 사용량을 삭감하여, 장치를 저렴하게 한다. 또한, 캐소드 전극(7)의 피처리 기판(10)과의 대향 면적이 작아지기 때문에, 전계를 보다 균일하게 발생시킬 가능성도 있다. 이에 따라 처리의 균일성을 향상할 수 있다. 또, 캐소드 전극 이동 주사부(61)에 의한 캐소드 전극(7)의 이동을 상술의 제어부(33)에 의해 컨택트 부재(5)의 이동과 용이하게 동기화할 수 있다.
또한, 이 예에서는, 캐소드 전극 이동 주사부(61)에 캐소드 전극(7)을 가설하여 이동 가능하게 구성하고 있지만, 캐소드 전극(7)을 도 5로 설명한 램프 유닛(8)에 현수시켜, 램프 유닛(8)과 일체로서 이동하도록 구성해도 된다.
또한, 도 5 및 도 6에 각각 도시한 램프 유닛 이동 주사부(51), 캐소드 전극 이동 주사부(61)는 램프 유닛(8), 캐소드 전극(7)을 도면의 상하 방향으로만 이동시키는 기구이지만, 이 기능에 부가해서 이들을 지면에 수직의 방향에 상하 이동하는 기능의 기구를 부가하더라도 좋다. 이러한 기구에 따르면, 피처리 기판(10)에 대하여 가장 적절한 거리를 두고 램프 유닛(8), 캐소드 전극(7)을 위치시킬 수 있다.
다음에, 컨택트 부재(5)의 구성에 대하여 도 7a 및 도 7b를 참조하여 더 설명한다. 도 7a 및 도 7b는 도 1a 내지 도 1c와, 도 2a 내지 도 2c와, 도 3a 및 도 3b 중에 도시한 컨택트 부재(5)로서 이용할 수 있는 구조 예를 약간 상세하게 나타내는 도면이다. 도 7a에 도시하는 것은 이미 설명한 것과 동일하다. 이 컨택트 부재(5)의 하면이 미끄럼 이동면으로 되고 상면에는 예를 들면 스프링에 의한 가압 부재(5a)가 부설되어 있다. 컨택트 부재(5)중 적어도 하면은 도전성의 재질로 이루어져, 전극 패턴(10a)과의 전기적 접촉을 유지하도록 되어 있다. 물론, 하면으로 한정되지 않고 전 표면, 또는 솔리드 형상으로 도전성으로 해도 좋다. 이러한 컨택트 부재(5)는 기구적으로 간단히 구성할 수 있다.
도 7b에 도시한 것은 다른 컨택트 부재의 예이다. 이 컨택트 부재(5A)는 2개의 휠(5b, 5b)에 걸쳐진 벨트형의 도전성재이다. 휠(5b, 5b)은 측면 형상으로서 사다리꼴 형상의 프레임(5d)의 하부 바닥 양단에 설치된 회전축(5c)에 회전 가능하게 부착되어 있다. 프레임(5d)의 상측에는 가압 부재(5a)가 부설되어 있다. 이러한 컨택트 부재(5A)를 이용하면, 컨택트 부재(5A)의 이동이 휠(5b, 5b)의 롤링에 의해 행해지기 때문에, 보다 원활한 이동이 실현한다. 또한, 컨택트 부재(5A)로서 마모가 적어 수명의 점에서 유리하다.
도 8은 상기 설명한 본 발명의 일 실시 형태(도 3a, 도 3b, 도 4a, 도 4b에서 설명한 것)에 있어서의 피처리 기판의 전극 패턴과 컨택트 부재와의 위치 관계를 나타내는 도면이다. 즉, 컨택트 부재(5)의 이동 최초 및 이동 최후에서는 컨택트 부재(5)와 전극 패턴(10a)과의 접촉은 없다. 컨택트 부재(5)를 이동시키는 것에 수반하여 이미 설명한 전류원(32)의 제어를 하는 것에 의해, 전극 패턴의 존재하는 부위(유효 영역 전극의 부위)로 다공성화를 균일하게 행할 수 있다. 이 다공성화의 균일 형성 부위가 도시를 위한 표시 장치의 유효 영역(VA)으로서 이용된다. 유효 영역(VA)의 외측에 표시 장치로서의 필요 영역(다른 전극의 배치 영역 등)이 남도록 절취된다(절취 영역(CL)).
도 9는 도 8과 마찬가지로 상기 설명한 일 실시 형태에 있어서의 피처리 기판의 전극 패턴과 컨택트 부재와의 위치 관계를 나타내는 도면이다. 단, 이 경우에는, 제조되는 패널로서의 유효 영역(VA)과 절취 영역(CL)이 도 8에 도시하는 경우와 상이한데, 즉 거의 컨택트 부재(5)의 진행 방향 길이 분만 피처리 기판(10)의 상하 변측의 양방으로 내측에 설정되어 있다. 이러한 설정에 의한 패널에 따르면, 어떤 특정한 경우에 생길 수 있는 피처리 기판(10)의 상하 변 근방에서의 다공성화 불균일성을 회피하여 표시 장치용으로 제공할 수 있다.
이하, 특정한 경우에 발생하는 피처리 기판(10)의 상하 변 근방에서의 다공성화 불균일성에 대하여 진술한다. 상기에서 설명한 바와 같이, 컨택트 부재(5)가 접촉하는 전극 패턴(10a)의 수에 따라서 처리 전류를 제어하는 것에 의해 각 전극 패턴(10a)에의 전류값이 동일하게 되고, 이에 따라 피처리 기판 위의 각 부위에서의 다공성화는 균일화된다. 이 효과는 현저하지만, 더욱 상세하게, 예를 들면 다공성화전의 다결정 실리콘층의 두께가 얇은 것의 경우 등에서는 다음과 같은 작은 불균일성을 발생시킨다.
즉, 도 9에 도시한 바와 같이, 컨택트 부재(5)를 최초의 상태로부터 이동시키면, 접촉하고 있는 전극 패턴(10a)이 1개만일 때에는 그 전극 패턴(10a) 근방에서의 다결정 실리콘층의 다공성화가 선택적으로 발생한다. 다음에, 접촉하는 전극 패턴(10a)이 2개로 증가하면 전류원에 의한 구동 전류는 2배로 변하지만(도 4a, 도 4b 참조), 이미 다공성화가 진행하고 있는 제 1 전극 패턴(10a) 근방에서는 원래의 다결정 실리콘층이 얇기 때문에 보다 강한 전계가 발생한다. 즉, 제 1 전극 패턴(10a) 근방과 제 2 전극 패턴(10a) 근방에서는 전류의 크기가 상이하고, 그 후의 다공성화의 진행도 제 1 전극 패턴(10a) 근방쪽이 빠르게 된다.
마찬가지로, 접촉하는 전극 패턴(10a)이 증가해 가는 과정에서는, 이미 다공성화가 진행하고 있는 부위에서 전류가 많이 흘러 다공성화가 더 진행된다. 접촉하는 전극 패턴(10a)이 일정하게 되면, 이러한 현상의 발생 자체는 변하지 않지만, 시간적으로 적분되기 때문에 각 부위에서의 전체의 다공성화의 정도는 불변으로 된다. 또한, 컨택트 부재(5)의 이동이 최후의 상태로 근접하여 접촉하는 전극 패턴(10a)이 감소해 가는 과정에서는, 접촉하는 전극 패턴(10a)이 증가해 가는 과정과 반대의 결과로 되어, 최후의 전극 패턴(10a) 근방 만큼 다공성화의 정도는 전류원 제어만을 고려하는 정도보다 작아진다.
이상과 같이, 다공성화전의 다결정 실리콘층의 두께가 얇은 것인 경우 등에서는 컨택트 부재(5)의 이동의 최초 부근에서는 다공성화가 더 진행하고, 최후 부근에서는 다공성화가 더 억제된다. 그래서, 도 9에 도시한 바와 같이, 유효 영역(VA), 절취 영역(CL)을 설정하면, 이 비교적 작은 다공성화의 불균일성을 회피하여 표시 장치 제조에 제공할 수 있다. 즉, 표시 장치로서 표시 변화가 보다 작은 것을 얻을 수 있다. 또, 이 경우에는, 도 9에 도시한 바와 같이, 유효 영역(VA)의 외측에 있는 전극 패턴은 더미 전극으로서 위치된다.
도 10은 도 8에 도시한 피처리 기판의 전극 패턴과 컨택트 부재와의 위치 관계의 다른 예를 나타내는 도면이다. 즉, 도 10에 도시하는 것은 도 8에 도시한 유효 영역의 외측에 더미 전극을 설치한 피처리 기판(10A)을 이용하여 양극 산화 처리를 행한다. 즉, 더미 전극을 포함하는 전극 패턴(10Aa)이 형성된 피처리 기판(10A)을 이용한다. 이러한 피처리 기판(10A)을 이용하는 경우에는, 도 4a 및 도 4b에 도시한 것과 같은 프로파일이 이등변 사다리꼴 형상 또는 이것에 가까운 형상으로 되는 전류 제어를 할 필요는 없다. 이것은 컨택트 부재(5)가 어떤 위치에 있더라도 접촉하는 전극 패턴(10Aa)의 수가 거의 동일 때문이다(1개의 증감은 있지만).
단, 균일하게 다공성화가 되는 피처리 기판(10A)의 부위는 양단의 더미 전극의 내측(즉, 유효 영역 전극에 대응하는 부위)이 된다. 이것은, 더미 전극의 전극 패턴으로서는 컨택트 부재(5)와의 접촉 시간이 유효 영역 전극의 그것보다 짧고, 따라서 누적적으로 주입되는 전하량이 더미 전극의 부위에서는 작아지기 때문이다. 또, 이 경우에 있어서도, 절취해서 표시 장치로서 이용되는 영역은 다공성화의 균일 형성 부위 및 그 외측에 미치는 절취 영역(CL)이다.
그래서, 도 10에 도시하는 피처리 기판(10A)의 y 방향(도면에서 상하 방향)의 주입 전하량(광도스량으로서 볼 수 있음)은 도 11에 도시된 바와 같다. 도 11은 도 10에 도시한 피처리 기판(10A)에서의 주입 전하량(광도스량)을 나타내는 도면이다. 즉, 주입 전하량(광도스량)의 y 방향 프로파일이 이등변 사다리꼴 형상이 되어, 그 빗변에 대응하는 부분의 y 방향 길이가 컨택트 부재(5)의 진행 방향 길이에 상당한다. 또한, 위 바닥에 대응하는 부분의 y 방향 길이가 표시 장치로서의 유효 영역(VA)에 상당하고, 이 유효 영역(VA)을 포함하도록 양측에 돌출하여 절취 영역(CL)으로 된다.
즉, 이 실시 형태로 제조되는 표시 장치용 패널은 기판의 상하 변 근방에, 이 근방에 끼워지는 부위보다 다공성화의 정도가 작은 부위가 형성된 것으로 된다. 이 실시 형태에 있어서도, 양극 산화 처리에 요하는 전류를 삭감할 수가 있고, 따라서 소형의 구성 요소(구체적으로는 소형의 전류원(32))에 의해 대형의 피처리 기판을 처리하는 것이 가능하게 되는 것은, 이전 실시 형태와 동일하다, 또한, 한번에 전류를 흘리는 피처리 기판(10A) 상의 면적이 작아지기 때문에, 피처리 기판(10A)에서의 전류의 균일성을 향상시키는 것도 기대할 수 있고, 이에 따라 양극 산화의 균일성을 증가시킬 수 있는 것도 마찬가지다. 또한, 도 5, 도 6, 도 7a, 도 7b에 도시한 바와 같은 구성의 적용성에 대해서도 아무런 변화가 없다.
이상의 각 설명에서는 광의 조사를 행하는 양극 산화를 예를 들어 설명했지만, 광의 조사를 행하지 않는 양극 산화 처리의 경우에도 마찬가지로 구성 요소의 소형화의 효과를 성취할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 피처리 기판의 변에 따라서 이동하는 컨택트 부재에 의해 양극 산화를 위한 통전을 피처리 기판의 일부씩 행한다. 따라서, 처리에 요하는 전류를 삭감할 수가 있어, 소형의 구성 요소에 의해 대형의 피처리 기판을 처리하는 것이 가능하게 된다.
본 발명의 양극 산화 장치 및 방법에 의하면, 피처리 기판의 변에 따라서 이동하는 컨택트 부재를 갖는 것에 의해, 양극 산화를 위한 통전을 피처리 기판의 일부씩 행하며, 이에 의해 처리에 요하는 전류를 삭감할 수가 있어, 소형의 구성 요소에 의해 대형의 피처리 기판을 처리하는 것이 가능하게 되는 효과가 있다.
도 1a, 도 1b 및 도 1c는 본 발명의 일 실시 형태에 따른 양극 산화 장치의 기본 구성을 모식적으로 수직 단면으로서 나타내는 도면,
도 2a, 도 2b 및 도 2c는 도 1a, 도 1b 및 도 1c의 연속도로서, 본 발명의 일 실시 형태에 따른 양극 산화 장치의 기본 구성을 모식적으로 수직 단면으로서 나타내는 도면,
도 3a 및 도 3b는 도 1a 내지 도 1c와, 도 2a 내지 도 2c 중에 도시한 프레임(3)의 평면도 및 컨택트 부재(5)에 접속되는 각 구성 요소를 나타내는 도면,
도 4a 및 도 4b는 도 3a 및 도 3b 중에 도시한 전류원(32)의 출력 전류값의 변동을 설명하는 도면,
도 5는 도 1a 내지 도 1c와, 도 2a 내지 도 2c 중에 도시한 램프 유닛(8)으로서 이용할 수 있는 구성 예를 나타내는 평면도,
도 6은 도 1a 내지 도 1c와, 도 2a 내지 도 2c에 도시한 캐소드 전극(7)으로서 이용할 수 있는 구성 예를 나타내는 평면도,
도 7a 및 도 7b는 도 1a 내지 도 1c와, 도 2a 내지 도 2c와, 도 3a 및 도 3b 중에 도시한 컨택트 부재로서 이용할 수 있는 구조 예를 약간 상세하게 나타내는 도면,
도 8은 본 발명의 일 실시 형태에 있어서의, 피처리 기판의 전극 패턴과 컨택트 부재와의 위치 관계를 나타내는 도면,
도 9는 본 발명의 일 실시 형태에 있어서의, 피처리 기판의 전극 패턴과 컨택트 부재와의 위치 관계의 다른 예를 나타내는 도면,
도 10은 도 8에 도시한 피처리 기판의 전극 패턴과 컨택트 부재와의 위치 관계의 다른 하나의 예를 나타내는 도면,
도 11은 도 10에 도시한 피처리 기판에 있어서의 광도스량 및 주입 전하량을 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
1 : 스테이지 2 : 기판 리프터
3 : 프레임 4 : 시일 부재
5, 5a : 컨택트 부재 5a : 가압 부재
5b : 휠 5c : 회전축
5d : 프레임 6 : 약액 공급 배출 포트
7 : 캐소드 전극 8 : 램프 유닛
9 : 램프 10, 10A : 피처리 기판
10a, 10Aa : 전극 패턴 11 : 약액
11a : 잔류 약액 또는 희석 세정액 31 : 도선
32 : 전류원 33 : 제어부
34 : 컨택트 부재 이동 주사부 51 : 램프 유닛 이동 주사부
61 : 캐소드 전극 이동 주사부

Claims (14)

  1. 양극 산화 장치(anodic oxidation apparatus)에 있어서,
    광을 방사하는 램프와,
    피처리 기판을 그 피처리부를 상측으로 향해서 장착 가능하고, 또한 상기 방사된 광이 도달하는 위치에 설치된 스테이지 및 상기 스테이지상에 위치하는 프레임을 갖는 처리조와,
    상기 방사된 광이 상기 장착된 피처리 기판에 도달하는 도상에 설치되고, 상기 광을 통과시키기 위한 개구부를 갖는 캐소드 전극과,
    상기 프레임과 상기 장착된 피처리 기판과의 사이에 액체 시일성을 확립하는 시일 부재와,
    상기 시일 부재의 환형 외측에서 상기 피처리 기판의 전극 패턴으로 접촉 가능하게 설치되고, 또한 상기 장착된 피처리 기판의 변에 따라서 이동하는 도전성의 컨택트 부재와,
    상기 컨택트 부재에 전기적으로 접속되어, 상기 컨택트 부재가 이동함에 따라, 접촉하는 상기 장착된 피처리 기판의 전극 패턴의 수에 따라서 출력 전류값을 설정하는 전류원을 포함하는 것을 특징으로 하는
    양극 산화 장치.
  2. 제 1 항에 있어서,
    상기 컨택트 부재의 상기 이동의 방향에 있어서, 상기 피처리 기판의 상기 전극 패턴과의 접촉을 제공할 수 있는 길이가 10㎜ 내지 200㎜인 것을 특징으로 하는
    양극 산화 장치.
  3. 제 1 항에 있어서,
    상기 컨택트 부재는 미끄럼 이동에 의해 상기 피처리 기판의 상기 전극 패턴으로 접촉하면서 이동하는 것을 특징으로 하는
    양극 산화 장치.
  4. 제 1 항에 있어서,
    상기 컨택트 부재는 롤링에 의해 상기 피처리 기판의 상기 전극 패턴으로 접촉하면서 이동하는 것을 특징으로 하는
    양극 산화 장치.
  5. 제 1 항에 있어서,
    상기 컨택트 부재의 이동에 수반하여, 동기하여 상기 램프와 상기 캐소드 전극을 이동시키는 이동 주사부를 더 포함하는 것을 특징으로 하는
    양극 산화 장치.
  6. 제 1 항에 있어서,
    상기 전류원은 상기 컨택트 부재가 접촉하는 상기 피처리 기판의 상기 전극 패턴의 수에 비례하는 전류를 출력하는 것을 특징으로 하는
    양극 산화 장치.
  7. 제 1 항에 있어서,
    상기 컨택트 부재를 일정 속도로 이동시키는 컨택트 부재 이동 주사부를 더 포함하는
    양극 산화 장치.
  8. 양극 산화 방법에 있어서,
    스테이지상에 피처리 기판을 그 피처리부를 위로 향하게 장착하는 단계와,
    상기 장착된 피처리 기판을 바닥부로서 상기 피처리 기판 위에 프레임을 위치시켜, 상기 프레임과 상기 장착된 피처리 기판과의 사이에 액체 시일성이 확립하도록 처리조를 형성하는 단계와,
    상기 형성된 처리조에 약액을 도입하고, 또한 상기 도입되는 약액중에 캐소드 전극을 위치시키는 단계와,
    상기 피처리 기판이 갖는 전극 패턴의 일부에 상기 프레임의 외측에서 도전성의 컨택트 부재를 접촉시켜, 상기 전극 패턴의 일부와 상기 캐소드 전극과의 사이를 전류 구동시키면서, 상기 약액에 접촉되고 있는 상기 피처리 기판의 피처리부에 광을 조사하는 단계를 포함하며,
    전류 구동시키면서 광을 조사하는 상기 단계는, 상기 컨택트 부재를 이동시켜, 해당 이동에 의해서 상기 컨택트 부재가 접촉하는 상기 피처리 기판의 상기 전극 패턴의 수에 따라서 상기 전류 구동의 출력 전류값을 설정하면서 실행되는 것을 특징으로 하는
    양극 산화 방법.
  9. 제 8 항에 있어서,
    상기 컨택트 부재의 이동은 미끄럼 이동에 의해 상기 피처리 기판의 상기 전극 패턴으로 접촉하면서 이루어지는 것을 특징으로 하는
    양극 산화 방법.
  10. 제 8 항에 있어서,
    상기 컨택트 부재의 이동은 롤링에 의해 상기 피처리 기판의 상기 전극 패턴으로 접촉하면서 이루어지는 것을 특징으로 하는
    양극 산화 방법.
  11. 제 8 항에 있어서,
    상기 컨택트 부재의 이동에 수반하여, 동기하여 상기 램프와 상기 캐소드 전극을 이동시키는 것을 특징으로 하는
    양극 산화 방법.
  12. 제 8 항에 있어서,
    상기 전류 구동은, 상기 컨택트 부재가 접촉하는 상기 피처리 기판의 상기 전극 패턴의 수에 비례하는 전류를 출력하여 이루어지는 것을 특징으로 하는
    양극 산화 방법.
  13. 제 8 항에 있어서,
    상기 컨택트 부재의 이동은 일정 속도로 이루어지는 것을 특징으로 하는
    양극 산화 방법.
  14. 표시 장치용 패널(panel for a display device)에 있어서,
    기판과,
    상기 기판 위에 형성된 주사선에 대응하는 전극 패턴과,
    상기 전극 패턴을 피복하여 형성된 다공성 실리콘층으로서, 상기 기판의 상하 변 근방에서의 다공성화의 정도가 상기 상하 변 근방에 끼워지는 부위의 다공성화의 정도와 상이한, 상기 다공성 실리콘층을 포함하는 것을 특징으로 하는
    표시 장치용 패널.
KR1020040067448A 2003-08-27 2004-08-26 양극 산화 장치 및 양극 산화 방법 KR100637949B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003209091A JP3802016B2 (ja) 2003-08-27 2003-08-27 陽極酸化装置、陽極酸化方法
JPJP-P-2003-00209091 2003-08-27

Publications (2)

Publication Number Publication Date
KR20050021303A true KR20050021303A (ko) 2005-03-07
KR100637949B1 KR100637949B1 (ko) 2006-10-23

Family

ID=34402138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067448A KR100637949B1 (ko) 2003-08-27 2004-08-26 양극 산화 장치 및 양극 산화 방법

Country Status (4)

Country Link
US (1) US7569124B2 (ko)
JP (1) JP3802016B2 (ko)
KR (1) KR100637949B1 (ko)
TW (1) TWI240301B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070256937A1 (en) * 2006-05-04 2007-11-08 International Business Machines Corporation Apparatus and method for electrochemical processing of thin films on resistive substrates
FR3020642B1 (fr) 2014-04-30 2021-07-02 Turbomeca Dispositif destine a la mise en oeuvre d'un traitement d'anodisation
DE102015121636A1 (de) 2015-12-11 2017-06-14 Nexwafe Gmbh Vorrichtung und Verfahren zum einseitigen Ätzen einer Halbleiterschicht
DE102018111858A1 (de) * 2018-05-17 2019-11-21 Nexwafe Gmbh Vorrichtung und Verfahren zum einseitigen Ätzen einer Halbleiterschicht eines Werkstücks
KR20200104691A (ko) * 2019-02-27 2020-09-04 주식회사 만도 아노다이징 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3090445B2 (ja) 1998-09-25 2000-09-18 松下電工株式会社 電界放射型電子源およびその製造方法
JP2966842B1 (ja) 1998-09-25 1999-10-25 松下電工株式会社 電界放射型電子源
JP3759043B2 (ja) 2002-01-21 2006-03-22 東京エレクトロン株式会社 陽極化成装置、陽極化成方法

Also Published As

Publication number Publication date
TWI240301B (en) 2005-09-21
US7569124B2 (en) 2009-08-04
JP2005072059A (ja) 2005-03-17
TW200516644A (en) 2005-05-16
US20050077183A1 (en) 2005-04-14
KR100637949B1 (ko) 2006-10-23
JP3802016B2 (ja) 2006-07-26

Similar Documents

Publication Publication Date Title
TWI702312B (zh) 半導體裝置之製造裝置及製造方法
KR100637949B1 (ko) 양극 산화 장치 및 양극 산화 방법
CN108203838B (zh) 镀覆装置、镀覆方法及可计算机读取的记录介质
JP2000319797A (ja) めっき装置
KR100576400B1 (ko) 양극화 형성 장치 및 양극화 형성 방법
TW201839787A (zh) 電解處理裝置及電解處理方法
KR102416775B1 (ko) 전해 처리 지그 및 전해 처리 방법
WO2019102866A1 (ja) 半導体装置の製造装置、半導体装置の製造方法及びコンピュータ記憶媒体
JP3916924B2 (ja) 陽極酸化装置、陽極酸化方法
WO2018070188A1 (ja) 電解処理治具、電解処理治具の製造方法及び電解処理装置
KR102602975B1 (ko) 도금 장치 및 도금 방법
KR102499511B1 (ko) 전해 처리 지그 및 전해 처리 방법
JP4011522B2 (ja) 陽極酸化装置、酸化層の製造方法、電界放射型電子源、電界放射型電子源の製造方法
KR20220148248A (ko) 도금 처리 장치
KR20100077449A (ko) 구동유닛 및 이를 구비하는 웨이퍼 도금장치
JP2003225830A (ja) 電解加工装置および方法
JP6745603B2 (ja) 電解エッチングプロセスまたは電着プロセスで使用するための装置、および、電解エッチングプロセスまたは電着プロセス
RU2327249C1 (ru) Устройство для односторонней гальванической обработки полупроводниковых пластин
WO2019102867A1 (ja) 半導体装置の製造装置、半導体装置の製造方法及びコンピュータ記憶媒体
JP2001316883A (ja) 半導体装置の製造方法および製造装置
JPH05230688A (ja) 電気メッキ法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee