KR20050015802A - 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법 - Google Patents

감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법

Info

Publication number
KR20050015802A
KR20050015802A KR1020030054762A KR20030054762A KR20050015802A KR 20050015802 A KR20050015802 A KR 20050015802A KR 1020030054762 A KR1020030054762 A KR 1020030054762A KR 20030054762 A KR20030054762 A KR 20030054762A KR 20050015802 A KR20050015802 A KR 20050015802A
Authority
KR
South Korea
Prior art keywords
film
photosensitive polyimide
photoresist film
polyimide film
region
Prior art date
Application number
KR1020030054762A
Other languages
English (en)
Other versions
KR100506940B1 (ko
Inventor
김재현
신동원
김부득
이창호
김원미
박석봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0054762A priority Critical patent/KR100506940B1/ko
Priority to US10/776,064 priority patent/US7026240B2/en
Priority to JP2004205559A priority patent/JP2005057252A/ja
Priority to DE102004036747A priority patent/DE102004036747B4/de
Publication of KR20050015802A publication Critical patent/KR20050015802A/ko
Application granted granted Critical
Publication of KR100506940B1 publication Critical patent/KR100506940B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

감광성 폴리이미드막을 사용하여 반도체소자를 제조하는 방법이 제공된다. 이 방법은 반도체기판 상부에 감광성 폴리이미드막 및 포토레지스트막을 차례로 형성하는 것을 구비한다. 상기 포토레지스트막은 500Å 또는 그보다 작은 두께로 형성한다. 상기 포토레지스트막 및 상기 감광성 폴리이미드막을 포토 마스크를 사용하여 노광시킨다. 상기 노광 공정 동안 상기 포토 마스크의 바코드 영역 및/또는 마스크 정렬키 영역을 통과하는 반사광들이 발생될지라도, 상기 포토레지스트막의 존재에 기인하여 상기 반사광들에 의해 상기 감광성 폴리이미드막의 소정영역이 노광되는 것을 방지할 수 있다.

Description

감광성 폴리이미드막을 사용하여 반도체소자를 제조하는 방법 {Method of fabricating a semiconductor device using a photo-sensitive polyimide layer}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는 방법에 관한 것이다.
반도체기판에 형성된 반도체소자들(반도체 칩들)은 외부의 환경(external environment)으로부터의 영향을 배제시키기 위하여 어셈블리 공정을 통하여 밀봉된다(encapsulate). 상기 어셈블리 공정은 상기 반도체 칩들을 둘러싸는 에폭시 성형 화합물(epoxy molding compound)을 형성하는 것을 포함한다. 이에 더하여, 상기 반도체 칩들의 표면들은 상기 어셈블리 공정 전에 후반공정들(back-end processes)을 통하여 패시베이션막 및 폴리이미드막으로 덮여진다. 이 경우에, 상기 폴리이미드막은 상기 에폭시 성형 화합물이 상기 반도체 칩들에 가하는 스트레스를 경감시키는(alleviate) 완충막(buffer layer)으로서 작용한다.
더 나아가서, 상기 폴리이미드막은 상기 반도체 칩들 내부로 알파입자들(alpha particles)이 침투하는 것을 방지한다. 상기 알파입자들은 상기 반도체 칩 내에 형성된 PN 접합의 공핍층 내에 생성되거나 유기되는(induced) 전하들을 소멸시킨다. 상기 반도체 칩들이 메모리 셀들을 갖는 휘발성(volatile) 메모리 소자들인 경우에, 상기 메모리 셀들의 각각은 상기 PN 접합에 접속된 데이타 저장 요소(data storage element)를 포함한다. 예를 들면, 상기 메모리 셀들이 디램 셀인 경우에, 상기 데이타 저장 요소는 셀 커패시터에 해당한다. 이 경우에, 상기 셀 커패시터 내에 저장된 데이타(전하들)는 상기 알파입자들에 의해 소멸될 수 있다. 결론적으로, 상기 폴리이미드막은 반도체소자의 신뢰성을 향상시키기 위하여 필수적으로 요구되는 물질막이다.
최근에, 상기 후반공정들을 단순화시키기(simplify) 위하여 일반적인 포토레지스트막의 특성을 갖는 감광성 폴리이미드막이 반도체소자의 제조에 널리 사용되고 있다.
도 1 및 도 2는 상기 감광성 폴리이미드막을 사용하는 종래의 반도체소자의 제조방법을 설명하기 위한 도면들이다. 도 1 및 도 2에 있어서, 참조부호들 "M" 및 "P"는 각각 내부회로 영역(an internal circuit region) 및 패드 영역(a pad region)을 나타낸다.
도 1을 참조하면, 반도체기판(11) 상에 층간절연막(13)을 형성한다. 상기 패드 영역(P) 내의 상기 층간절연막(13) 상에 패드들(15)을 형성한다. 상기 패드들(15)을 갖는 반도체기판의 전면 상에 패시베이션막(17)을 형성한다. 상기 패시베이션막(17)은 실리콘 질화막의 단일막(a single layer) 또는 실리콘 산화막 및 실리콘 질화막의 조합막(a combination layer)으로 형성한다. 상기 패시베이션막(17) 상에 감광성 폴리이미드막(19)을 형성한다.
도 2를 참조하면, 상기 감광성 폴리이미드막(19)을 갖는 반도체기판 상에 상기 패드들(15)을 노출시키기 위한 포토 마스크(도시하지 않음)를 사용하여 빛을 조사한다. 그 결과, 상기 빛의 대부분이 상기 패드들(15) 상에 선택적으로 조사되어 상기 패드들(15) 상부에 정상적인 노광영역들(19n)을 형성한다. 그러나, 상기 노광공정 동안 상기 포토 마스크가 로딩되는 스테퍼와 같은 노광 장비 내에서 상기 빛의 회절 및/또는 반사에 의해 상기 내부회로 영역(M) 내의 상기 감광성 폴리이미드막 상에 반사광들이 조사될 수 있다. 이 경우에, 도 2에 도시된 바와 같이 상기 감광성 폴리이미드막의 일부가 노광되어 비정상적인 노광영역들(19a), 즉 원하지 않는 노광영역들이 형성된다. 특히, 상기 반사광들이 상기 포토 마스크에 형성된 바코드 영역 및/또는 마스크 정렬키 영역을 통과하고 상기 감광성 폴리이미드막(19) 상에 조사되는 경우에, 상기 비정상적인 노광영역들(19a)은 상기 바코드 및/또는 마스크 정렬키들의 패턴들에 상응하는 이미지들을 갖도록 형성된다. 이러한 이미지들은 고스트 이미지들(ghost images)이라고 언급된다.
상기 정상적인 노광영역들(19n)과 아울러서 상기 비정상적인 노광영역들(19a)들은 후속의 현상 공정을 실시하는 동안 제거되어 상기 패드들(15) 상의 패시베이션막(17)을 노출시킨다. 이 경우에, 상기 내부회로 영역(M) 내의 상기 감광성 폴리이미드막은 상기 비정상적인 노광영역(19a)의 제거에 기인하여 불균일한 두께를 갖는다. 특히, 상기 감광성 폴리이미드막(19)의 두께는 고성능 패키지(high performance package)를 구현하기 위하여 점점 감소하는 경향을 보이고 있다. 이 경우에, 상기 현상된 감광성 폴리이미드막의 두께는 더욱 불균일해질 수 있다. 이러한 감광성 폴리이미드막의 불균일한 두께는 상기 패시베이션막(17)의 크랙(crack) 및 소프트 에러 발생율(soft error rate; SER)의 증가를 유발시킬 수 있다(cause). 이어서, 도시하지는 않았지만, 상기 현상된 감광성 폴리이미드막을 식각 마스크로 사용하여 상기 노출된 패시베이션막(17)을 식각하여 상기 패드들(15)을 선택적으로 노출시킨다.
상기 반사광들은 상기 패드들(15) 상에 조사되는 정상적인 빛에 비하여 상대적으로 낮은 에너지를 갖는다. 그럼에도 불구하고, 상기 반사광들은 상술한 바와 같이 상기 감광성 폴리이미드막(19)의 소정영역들을 노광시키기에 충분한 에너지를 갖는다. 이는, 상기 감광성 폴리이미드막(19)이 도 3에 도시된 바와 같이 통상의 포토레지스트막에 비하여 불량한 광감도(poor photo sensitivity)를 갖기 때문이다.
구체적으로, 도 3에 있어서, 가로축(the abscissa)은 노광 에너지(E)를 나타내고, 세로축(the ordinate)은 현상률(develop rate; R)을 나타낸다. 또한, 곡선 ①은 통상의 포토레지스트막의 노광 특성을 보여주고, 곡선 ②는 상기 감광성 폴리이미드막의 노광 특성을 보여준다.
도 3을 참조하면, 상기 감광성 폴리이미드막은 임계 에너지(critical energy; Ec)보다 낮은 노광 에너지에서 상기 통상의 포토레지스트막보다 빠른 현상률을 보인다. 여기서, 상기 임계 에너지는 상기 통상의 포토레지스트막 및 감광성 폴리이미드막의 정상적인 노광에 요구되는 노광 에너지의 범위를 한정하는 기준 에너지(reference energy)에 해당한다. 상기 반사광들은 상기 임계 에너지(Ec)보다 낮은 노광 에너지를 갖는다. 그럼에도 불구하고, 상기 반사광들은 감광성 폴리이미드막(19) 내에 상기 비정상적인 노광영역(19a)을 유발시킨다. 상기 반사광들은 통상의 포토레지스트막을 사용하는 사진 공정을 실시하는 동안에도 발생될 수 있다. 그러나, 상기 통상의 포토레지스트막은 도 3에 도시된 바와 같이 상기 임계 에너지(Ec)보다 낮은 노광 에너지에서 상기 감광성 폴리이미드막에 비하여 현저히 느린 현상률을 보인다. 이는 상기 통상의 포토레지스트막이 상기 반사광들에 의해 쉽게 노광되지 않는 것으로 이해될 수 있다. 결과적으로, 상기 감광성 폴리이미드막을 사용하여 노광공정을 실시하는 경우에, 상기 고스트 이미지들에 해당하는 비정상적인 노광영역들(19a)이 심하게 형성될 수 있다.
결론적으로, 상기 감광성 폴리이미드막을 사용하여 사진공정을 실시하는 경우에, 반사광들에 기인하여 상기 감광성 폴리이미드막 내에 고스트 이미지들이 형성되는 것을 방지하기가 어렵다.
한편, 상기 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는 방법이 일본공개특허공보 제2001-94056호(Japanese laid-open patent number 2001-94056)에 개시된 바 있다. 상기 일본공개특허공보 제2001-94056호에 따르면, 패드들을 갖는 반도체기판의 전면 상에 패시베이션막, 포지티브 감광성 폴리이미드막 및 포지티브 포토레지스트막을 차례로 형성한다. 상기 포지티브 포토레지스트막은 상기 패드들을 노출시키기 위한 후속의 식각 공정에서 식각 마스크로 사용된다. 따라서, 상기 포지티브 포토레지스트막은 적어도 5000Å의 두께로 형성되어야 한다. 이 경우에, 상기 포지티브 포토레지스트막 및 상기 포지티브 감광성 폴리이미드막을 노광시키기 위한 에너지는 통상의 사진 공정에서 요구되는 노광 에너지에 비하여 현저히 높아야 한다. 이러한 노광 에너지의 증가는 반도체소자의 생산성(throughput)의 저하(degradation)와 아울러서 상기 후속의 식각공정에서의 패드 오픈 불량(pad open fail)을 초래할 수 있다. 또한, 상기 포지티브 포토레지스트막은 상기 패드들을 노출시킨 후에 제거되어야 한다. 이 경우에, 상기 감광성 폴리이미드막에 가해지는 손상(damage) 없이 상기 포지티브 포토레지스트막을 선택적으로 제거하는 것이 어렵다.
본 발명이 이루고자 하는 기술적 과제는 감광성 폴리이미드막을 사용하는 노광공정 동안 원하지 않는 이미지들이 상기 감광성 폴리이미드막의 표면에 형성되는 것을 방지할 수 있는 반도체소자의 제조방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 감광성 폴리이미드막의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공하는 데 있다.
상기 기술적 과제들을 이루기 위하여 본 발명은 반도체소자의 제조방법을 제공한다. 이 방법은 반도체기판 상부에 감광성 폴리이미드막 및 포토레지스트막을 차례로 형성하는 것을 포함한다. 상기 포토레지스트막은 500Å 또는 그보다 작은 두께로 형성한다. 상기 포토레지스트막 및 상기 감광성 폴리이미드막을 포토 마스크를 사용하여 노광시킨다.
본 발명의 일 양태에 따르면, 감광성 폴리이미드막을 사용하여 패드들을 갖는 반도체소자의 제조방법이 제공된다. 이 방법은 반도체기판 상에 층간절연막을 형성하고, 상기 층간절연막 상에 패드들을 형성하는 것을 포함한다. 상기 패드들을 갖는 반도체기판의 전면 상에 패시베시션막을 형성한다. 상기 패시베이션막은 상기 패드들을 노출시키는 개구부들을 갖도록 형성될 수 있다. 상기 패시베이션막을 갖는 반도체기판의 전면 상에 감광성 폴리이미드막 및 포토레지스트막을 차례로 형성한다. 상기 포토레지스트막은 500Å보다 작은 두께를 갖도록 형성되는 것이 바람직하다. 상기 포토레지스트막 및 상기 감광성 폴리이미드막을 포토 마스크를 사용하여 노광시킨다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4 내지 도 7은 본 발명의 실시예에 따른 반도체소자의 제조방법을 설명하기 위한 단면도들이고, 도 8은 본 발명에 따른 반도체소자의 제조에 사용되는 감광성 폴리이미드막의 노광공정을 설명하기 위한 스테퍼의 개략도이다. 도 4 내지 도 7에 있어서, 참조부호 "P"로 표시된 영역은 패드영역에 해당하고, 참조부호 "M"으로 표시된 영역은 반도체 칩의 내부회로 영역(internal circuit region)에 해당한다. 상기 패드영역(P) 및 상기 내부회로 영역(M)은 하나의 메인 칩 내에 위치할 수 있다. 이와는 달리, 상기 패드영역(P) 및 상기 내부회로 영역(M)은 각각 서로 이격된 메인 칩들 내에 위치할 수도 있다.
도 4를 참조하면, 패드영역(P) 및 내부회로 영역(M)을 갖는 반도체기판(51) 상에 층간절연막(53)을 형성한다. 상기 층간절연막(53) 상에 금속막과 같은 도전막을 형성한다. 상기 도전막을 패터닝하여 상기 패드영역(P) 내의 상기 층간절연막(53) 상에 복수개의 패드들(55)을 형성한다. 상기 패드들(55)을 갖는 반도체기판의 전면 상에 패시베이션막(57)을 형성한다. 상기 패시베이션막(57)은 CVD 산화막 및 CVD 질화막을 차례로 적층시키어 형성할 수 있다.
도 5를 참조하면, 상기 패시베이션막(57)을 통상의 사진/식각 공정을 사용하여 패터닝하여 상기 패드들(55)을 노출시키는 개구부들(57a)을 형성한다. 상기 개구부들(57a)을 갖는 반도체기판의 전면 상에 감광성 폴리이미드막(59) 및 포토레지스트막(61)을 차례로 형성한다. 상기 감광성 폴리이미드막(59) 및 상기 포토레지스트막(61)은 포지티브형일 수 있다. 상기 포토레지스트막(61)의 형성은 상기 감광성 폴리이미드막(59) 상에 액상의 포토레지스트(liquid photoresist)를 도포하는 것(coating)과 상기 도포된 액상의 포토레지스트를 노광전 베이크(pre-exposure bake)하는 것을 포함할 수 있다. 이 경우에, 상기 액상의 포토레지스트는 상기 감광성 폴리이미드막(59)을 용해시키지 않는 용매(solvent)를 함유하여야 한다.
이에 더하여, 상기 포토레지스트막(61)은 도 2에서 설명된 반사광들이 상기 감광성 폴리이미드막(59) 내부로 침투하는 것을 방지하기에 충분한 두께로 형성하는 것이 바람직하다. 다시 말해서, 상기 포토레지스트막(61)은 상기 반사광들에 기인하여 상기 감광성 폴리이미드막이 노광되는 것을 방지하기에 충분한 두께로 형성하는 것이 바람직하다. 또한, 상기 포토레지스트막(61)은 TMAH(tetra-methyl-ammonium-hydroxide)와 같은 현상액(developer)을 사용하는 현상공정 동안 완전히 제거될 수 있는 얇은 두께로 형성하는 것이 바람직하다. 결론적으로, 상기 포토레지스트막(61)의 두께(T)는 500Å 또는 그 보다 작은 것이 바람직하다.
도 6 및 도 8을 참조하면, 상기 포토레지스트막(61)을 갖는 반도체기판(5a)을 렌즈 유니트(1) 및 블레이드(blade; 7)를 구비하는 스테퍼(stepper) 내로 로딩시킨다. 상기 블레이드(7)는 상기 렌즈 유니트(1)의 상부에 위치하고, 상기 반도체기판(5a)은 상기 렌즈 유니트(1)의 하부에 로딩된다. 상기 렌즈 유니트(1)는 빛을 축소시키는 기능을 갖는다. 이에 더하여, 상기 블레이드(7) 및 상기 렌즈 유니트(1) 사이의 영역 내로 포토 마스크(3)가 로딩된다. 상기 포토 마스크(3)는 그 중심부에 형성된 적어도 하나의 집적회로 영역(3c)을 갖는다. 상기 포토 마스크(3)가 패드창(pad window) 레티클인 경우에, 상기 집적회로 영역(3c)은 도 5에 보여진 상기 패드들(55) 상의 상기 감광성 폴리이미드막(59) 및 상기 포토레지스트막(61)을 선택적으로 노광시키기 위한 차광 패턴(opaque pattern)을 갖는다. 또한, 상기 포토 마스크(3)는 상기 집적회로 영역(3c)에 인접한 바코드 영역(3a) 및 마스크 정렬키 영역(mask alignment key region; 3b)을 갖는다. 상기 바코드 영역(3a)은 상기 포토 마스크(3)의 고유 번호(identification)에 해당하는 바코드 패턴을 포함하고, 상기 마스크 정렬키 영역(3b)은 정렬키 패턴들을 포함한다. 상기 바코드 패턴 및 상기 정렬키 패턴들은 상기 포토 마스크(3)의 인식(recognition) 및 정렬(alignment)에 사용된다.
계속해서, 상기 포토 마스크(3)를 정렬한 후에, 상기 스테퍼 내에 설치된 광원(도시하지 않음)으로부터의 빛(9a, 9b)이 상기 포토 마스크(3) 내의 상기 집적회로 영역(3c)만을 통과하도록 상기 블레이드(7)의 개구 영역(opening area)을 조절한다. 상기 빛(9a, 9b)은 g 광선, i 광선, KrF 레이저 또는 ArF 레이저일 수 있다. 상기 빛이 i 광선인 경우에, 상기 포토레지스트막(61)은 약 300Å의 두께로 형성될 수 있다.
상기 블레이드(7)의 개구영역의 중심부를 통과하는 제1 빛(9a)의 대부분은 상기 포토 마스크(3)의 집적회로 영역(3c) 및 상기 렌즈 유니트(1)를 통과하고 상기 반도체기판(5a)의 적어도 하나의 선택된 메인 칩(MC3) 내의 패드 영역(P) 상에 조사된다. 좀 더 구체적으로, 상기 제1 빛(9a)은 상기 선택된 메인 칩(MC3) 내의 패드들(55) 상의 감광성 폴리이미드막(59) 및 포토레지스트막(61)을 노광시킨다. 그 결과, 상기 선택된 메인 칩(MC3) 내의 패드들(55) 상부에 정상적인 노광영역들(normal exposure regions; 61n)이 형성된다. 그러나, 상기 제1 빛(9a)의 일 부분은 상기 렌즈 유니트(1)의 표면상에서 반사될 수 있다. 그 결과, 상기 포토 마스크(3)를 통과하는 제1 반사광(9a')이 생성될 수 있다. 상기 제1 반사광(9a')은 상기 블레이드(7)의 하부면 상에서 반사되고 상기 바코드 영역(3a) 및/또는 상기 마스크 정렬키 영역(3b)을 통과할 수 있다. 이 경우에, 상기 제1 반사광(9a')은 상기 선택된 메인 칩(MC3)에 인접한 비선택된(non-selected) 메인 칩들(MC1, MC2, MC4, MC5) 및/또는 상기 선택된 메인 칩(MC3) 상에 조사될 수 있다. 그 결과, 도 6에 도시된 바와 같이, 상기 메인 칩들(MC1, ... , MC5)중 적어도 하나의 내부회로 영역들(M) 상에 상기 제1 반사광(9a')이 조사될 수 있다. 그러나, 이 경우에, 상기 제1 반사광(9a')은 상기 포토레지스트막(61)의 존재에 기인하여 상기 감광성 폴리이미드막(59) 내부로 침투하지 못한다. 따라서, 상기 제1 반사광(9a')은 상기 포토레지스트막(61)의 소정영역들만을 노광시키어 상기 포토레지스트막(61) 내에 비정상적인 노광영역들(61a)을 형성한다. 즉, 상기 포토레지스트막(61)은 상기 감광성 폴리이미드막(59)이 상기 제1 반사광(9a')에 의해 노광되는 것을 방지한다.
더 나아가서, 상기 블레이드(7)의 개구영역의 가장자리를 통과하는 제2 빛(9b)은 상기 집적회로 영역(3a)에 인접한 포토 마스크 기판의 표면을 향하여 회절될 수 있다(diffracted). 그 결과, 상기 포토 마스크 기판의 표면 상에서 반사되는 제2 반사광(9b')이 생성될 수 있다. 상기 제2 반사광(9b')은 상기 블레이드(7)의 하부면 상에서 다시 반사되고 상기 바코드 영역(3a) 및/또는 상기 마스크 정렬키 영역(3b)을 통과할 수 있다. 상기 제2 반사광(9b') 역시 상기 포토레지스트막(61)의 존재에 기인하여 상기 감광성 폴리이미드막(59) 내부로 침투하지 못한다. 이에 따라, 상기 비정상적인 노광영역들(61a)은 상기 제2 반사광(9b')에 의해서도 형성될 수도 있다.
도 7을 참조하면, 상기 노광된 감광성 폴리이미드막 및 상기 노광된 포토레지스트막을 TMAH(tetra-methyl-ammonium-hydroxide)와 같은 현상액(developer)을 사용하여 현상한다. 그 결과, 상기 정상적인 노광영역(61n) 및 비정상적인 노광영역(61a)이 제거되어 상기 패드들(55)을 노출시키는 패드창(pad window; 57b)을 형성한다. 상기 현상 공정 동안 상기 비정상적인 노광영역(61a)과 아울러서 상기 비노광된(non-exposed) 포토레지스트막 역시 완전히 제거된다. 이는 일반적인 포토레지스트막이 노광되지 않을지라도 상기 비노광된 포토레지스트막은 "0"보다 큰 현상률(develop rate)을 보이기 때문이다. 따라서, 상술한 바와 같이 상기 포토레지스트막을 500Å이하의 적절한 두께로 형성하는 경우에, 상기 현상 공정 동안 상기 포토레지스트막(61)은 완전히 제거될 수 있다. 이어서, 상기 현상된 감광성 폴리이미드막을 통상의 노광후 베이크(post-exposure bake) 공정을 사용하여 경화시킨다.
상술한 바와 같이 본 발명의 실시예에 따르면, 감광성 폴리이미드막 상에 500Å 이하의 얇은 두께를 갖는 포토레지스트막을 형성한다. 이에 따라, 상기 감광성 폴리이미드막의 소정영역들을 선택적으로 노광하는 동안에 상기 선택된 소정영역에 인접한 감광성 폴리이미드막 상에 비정상적인 빛이 조사될지라도, 상기 포토레지스트막의 존재에 기인하여 상기 비정상적인 빛이 상기 감광성 폴리이미드막을 노광시키는 것을 방지할 수 있다. 또한, 상기 포토레지스트막은 현상 공정 동안 완전히 제거된다. 따라서, 상기 포토레지스트막을 제거하기 위한 추가 스트립 공정이 요구되지 않는다.
도 1 및 도 2는 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는 종래의 방법을 설명하기 위한 단면들이다.
도 3은 일반적인 감광성 폴리이미드막 및 포토레지스트막의 광감도들(photo sensitivities)를 설명하기 위한 그래프이다.
도 4 내지 도 7은 본 발명의 실시예에 따른 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 8은 본 발명에 따른 반도체소자의 제조에 사용되는 감광성 폴리이미드막의 노광공정을 설명하기 위한 스테퍼의 개략도이다.

Claims (17)

  1. 반도체기판 상부에 감광성 폴리이미드막을 형성하고,
    상기 감광성 폴리이미드막 상에 포토레지스트막을 형성하되, 상기 포토레지스트막은 500Å 또는 그보다 작은 두께로 형성하고,
    상기 포토레지스트막 및 상기 감광성 폴리이미드막을 포토 마스크를 사용하여 노광시키는 것을 포함하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 감광성 폴리이미드막 및 상기 포토레지스트막은 포지티브형인 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 감광성 폴리이미드막 및 상기 포토레지스트막을 노광시키는 것은 동일한 빛을 사용하여 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 동일한 빛은 g 광선(g-line), i 광선(i-line), KrF 레이저 또는 ArF 레이저인 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 포토 마스크는 그 중심부에 위치하는 적어도 하나의 집적회로 영역과 아울러서 상기 적어도 하나의 집적회로 영역에 인접하는 바코드 영역 및 마스크 정렬키 영역을 구비하도록 제작된 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 감광성 폴리이미드막 및 상기 포토레지스트막을 노광시키는 것은 상기 적어도 하나의 집적회로 영역만을 개구시키는 블레이드를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 감광성 폴리이미드막 및 상기 포토레지스트막을 노광시키는 동안 상기 블레이드의 개구부를 통과하는 빛의 일 부분은 회절 및/또는 반사에 기인하여 상기 바코드 영역 및/또는 상기 마스크 정렬키 영역을 통과함으로써 상기 포토레지스트막의 소정영역들 상에 조사되고, 상기 포토레지스트막의 두께는 상기 바코드 영역 및/또는 상기 마스크 정렬키 영역을 통과하는 상기 회절광(diffracted light) 및/또는 상기 반사광(reflected light)에 기인하여 노광되는 영역의 깊이와 동일하거나 큰 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 포토레지스트막 및 상기 감광성 폴리이미드막을 노광시킨 후에,
    상기 포토레지스트막 및 상기 감광성 폴리이미드막을 현상하는 것을 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  9. 제 9 항에 있어서,
    상기 포토레지스트막은 상기 현상 공정 동안 제거되는 것을 특징으로 하는 반도체소자의 제조방법.
  10. 반도체기판 상에 층간절연막을 형성하고,
    상기 층간절연막 상에 패드들을 형성하고,
    상기 패드들을 갖는 반도체기판의 전면 상에 패시베시션막을 형성하되, 상기 패시베이션막은 상기 패드들을 노출시키는 개구부들을 갖도록 형성되고,
    상기 패시베이션막을 갖는 반도체기판의 전면 상에 감광성 폴리이미드막을 형성하고,
    상기 감광성 폴리이미드막 상에 포토레지스트막을 형성하되, 상기 포토레지스트막은 500Å보다 작은 두께를 갖도록 형성되고,
    상기 포토레지스트막 및 상기 감광성 폴리이미드막을 포토 마스크를 사용하여 노광시키는 것을 포함하는 반도체소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 패드들은 도전막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  12. 제 10 항에 있어서,
    상기 감광성 폴리이미드막 및 상기 포토레지스트막을 노광시키는 것은 g 광선, i 광선, KrF 레이저 또는 ArF 레이저를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
  13. 제 10 항에 있어서,
    상기 포토 마스크는 그 중심부에 위치하는 적어도 하나의 집적회로 영역과 아울러서 상기 적어도 하나의 집적회로 영역에 인접한 바코드 영역 및 마스크 정렬키 영역을 구비하도록 제작되고, 상기 적어도 하나의 집적회로 영역은 상기 패드들을 오픈시키기 위한 차광패턴을 갖는 것을 특징으로 하는 반도체소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 감광성 폴리이미드막 및 상기 포토레지스트막을 노광시키는 것은 상기 적어도 하나의 집적회로 영역만을 개구시키는 블레이드를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
  15. 제 14 항에 있어서,
    상기 감광성 폴리이미드막 및 상기 포토레지스트막을 노광시키는 동안 상기 블레이드의 개구부를 통과하는 빛의 일 부분은 회절 및/또는 반사에 기인하여 상기 바코드 영역 및/또는 상기 마스크 정렬키 영역을 통하여 상기 포토레지스트막의 소정영역들 상에 조사되고, 상기 포토레지스트막의 두께는 상기 바코드 영역 및/또는 상기 마스크 정렬키 영역을 통과하는 상기 회절광 및/또는 상기 반사광에 기인하여 노광되는 영역의 깊이와 동일하거나 큰 것을 특징으로 하는 반도체소자의 제조방법.
  16. 제 10 항에 있어서,
    상기 포토레지스트막 및 상기 감광성 폴리이미드막을 노광시킨 후에,
    상기 포토레지스트막 및 상기 감광성 폴리이미드막을 현상하여 상기 패드들을 노출시키는 패드 창들(pad windows)을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 포토레지스트막은 상기 현상 공정 동안 제거되는 것을 특징으로 하는 반도체소자의 제조방법.
KR10-2003-0054762A 2003-08-07 2003-08-07 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법 KR100506940B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0054762A KR100506940B1 (ko) 2003-08-07 2003-08-07 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법
US10/776,064 US7026240B2 (en) 2003-08-07 2004-02-11 Method of fabricating a semiconductor device having a photo-sensitive polyimide layer and a device fabricated in accordance with the method
JP2004205559A JP2005057252A (ja) 2003-08-07 2004-07-13 感光性ポリイミド膜を有する半導体装置の製造方法及びそれにより製造される半導体装置
DE102004036747A DE102004036747B4 (de) 2003-08-07 2004-07-29 Verfahren zur Herstellung einer Halbleitervorrichtung mit einer photoempfindlichen Polyimidschicht und entsprechend des Verfahrens hergestellte Vorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0054762A KR100506940B1 (ko) 2003-08-07 2003-08-07 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법

Publications (2)

Publication Number Publication Date
KR20050015802A true KR20050015802A (ko) 2005-02-21
KR100506940B1 KR100506940B1 (ko) 2005-08-05

Family

ID=34114296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0054762A KR100506940B1 (ko) 2003-08-07 2003-08-07 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법

Country Status (2)

Country Link
US (1) US7026240B2 (ko)
KR (1) KR100506940B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629359B1 (ko) 2005-08-09 2006-10-02 삼성전자주식회사 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법들 및 그에 의해 제조된 반도체소자들
US7232969B1 (en) * 2006-04-06 2007-06-19 Speed Tech Corp. Keypad

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845176B2 (ja) * 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
JP2001094056A (ja) 1999-09-24 2001-04-06 Victor Co Of Japan Ltd 半導体集積回路及びその製造方法

Also Published As

Publication number Publication date
US7026240B2 (en) 2006-04-11
US20050029631A1 (en) 2005-02-10
KR100506940B1 (ko) 2005-08-05

Similar Documents

Publication Publication Date Title
US6750000B2 (en) Electron device manufacturing method, a pattern forming method, and a photomask used for those methods
US8536031B2 (en) Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme
US7737016B2 (en) Two-print two-etch method for enhancement of CD control using ghost poly
US6358856B1 (en) Bright field image reversal for contact hole patterning
US6184041B1 (en) Fused hybrid resist shapes as a means of modulating hybrid resist space width
KR100429314B1 (ko) 반도체 집적회로장치의 제조방법 및 멀티칩 모듈의 제조방법
US6573027B1 (en) Manufacturing method of semiconductor device
US6998198B2 (en) Contact hole printing by packing and unpacking
JP2000315647A (ja) レジストパターン形成方法
JP2002131886A (ja) 半導体装置の製造方法
KR100629359B1 (ko) 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법들 및 그에 의해 제조된 반도체소자들
JPH10163203A (ja) 半導体装置の製造方法
JP2001235850A (ja) フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法
CN114895521A (zh) 图案化制程与光罩
KR100506940B1 (ko) 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법
US6212252B1 (en) X-ray mask provided with an alignment mark and method of manufacturing the same
JP3469790B2 (ja) 集積回路の製造方法
US6136479A (en) Method of forming photomask and pattern and method of forming a semiconductor device
US20080318153A1 (en) Photosensitive layer stack
KR100870347B1 (ko) 이미지 소자의 제조 방법
JP2005057252A (ja) 感光性ポリイミド膜を有する半導体装置の製造方法及びそれにより製造される半導体装置
KR100861196B1 (ko) 반도체 소자의 패턴 형성 방법
KR101004513B1 (ko) 반도체소자의 콘택홀 형성방법
KR100567874B1 (ko) 반도체 소자의 패터닝 방법
JP3243904B2 (ja) レジストパターンの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee