KR20050011884A - 레벨쉬프터 - Google Patents

레벨쉬프터 Download PDF

Info

Publication number
KR20050011884A
KR20050011884A KR1020030050943A KR20030050943A KR20050011884A KR 20050011884 A KR20050011884 A KR 20050011884A KR 1020030050943 A KR1020030050943 A KR 1020030050943A KR 20030050943 A KR20030050943 A KR 20030050943A KR 20050011884 A KR20050011884 A KR 20050011884A
Authority
KR
South Korea
Prior art keywords
unit
input signal
level shifter
input
signal
Prior art date
Application number
KR1020030050943A
Other languages
English (en)
Other versions
KR100500149B1 (ko
Inventor
조봉래
정훈주
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2003-0050943A priority Critical patent/KR100500149B1/ko
Publication of KR20050011884A publication Critical patent/KR20050011884A/ko
Application granted granted Critical
Publication of KR100500149B1 publication Critical patent/KR100500149B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 레벨쉬프터에 관한 것으로서, 보다 상세하게는 레벨쉬프터 동작에 대한 공정마진율을 향상시키고, 또한 CMOS 레벨쉬프터 동작시 발생되던 정전류 통로 형성을 제거하여 보다 향상된 동작효율을 가지는 레벨쉬프터에 관한 것이다.
이는 외부입력신호를 수신하여 제1입력신호 및 제2입력신호를 출력하는 신호입력부와; 전원전압이 입력되는 전원전압부와; 상기 전원전압부와 연결되고 상기 제1입력신호를 부스팅하기 위한 제1부트스트랩핑부와; 상기 전원전압부와 연결되고 상기 제2입력신호를 부스팅하기 위한 제2부트스트랩핑부와; 상기 제1입력신호와 제2입력신호를 입력받는 제1스위칭부와; 상기 제1부스팅신호와 제2부스팅신호를 입력받는 제2스위칭부와; 상기 각 스위칭부의 출력을 입력받는 출력부를 포함하여 구성되는 것을 특징으로 하는 레벨쉬프터를 통해 그 구체적인 실현방안을 제시하고 있다.

Description

레벨쉬프터{Level shifter}
본 발명은 레벨쉬프터에 관한 것으로, 좀 더 구체적으로는 불필요한 전류 소모를 방지할 수 있고 스위칭 속도가 향상된 레벨쉬프터에 관한 것이다.
레벨쉬프터(level shifter)는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), ROM(Read Only Memory)와 같은 반도체 집적 회로 장치 또는 기타 회로 내에 구비되는 회로로써, 이러한 레벨쉬프터의 일 예가 Sugio에 의해 1997년 2월 11일 취득된 USP No. 5,602,796, 'WORD LINE DRIVER IN A SEMICONDUCTOR MEMORY DEVICE'에 개시되어 있다.
도 1은 상기 Sugio의 특허 FIG. 1에 도시된 워드 라인 드라이버 가운데 레벨 쉬프터를 보여주는 회로도이다. 도 1을 참조하면, 종래의 레벨쉬프터(10)는 입력신호(Vin)를 반전시키기 위한 인버터(INV1)와 NMOS 트랜지스터들(NM1, NM2) 그리고 PMOS 트랜지스터들(PM1, PM2)을 포함한다.
풀-다운(pull-down) 스위칭을 위한 상기 NMOS 트랜지스터(NM1)는 게이트가 상기 입력신호(Vin)와 연결된다. 상기 NMOS 트랜지스터(NM2)의 게이트단자는 인버터(INV1)의 출력단자와 연결되고, 또한 소스단자는 접지 전압(VGND)과 연결된다. 그리고 상기 NMOS 트랜지스터(NM2)의 드레인은 승압전압(또는 펌핑전압)(Vp)을 래치하기 위한 래치 회로와 연결된다.
상기 래치 회로는 PMOS 트랜지스터들(PM1, PM2)로 구성된다. 상기 PMOS 트랜지스터(PM1)의 게이트단자와 드레인단자 그리고 PMOS 트랜지스터(PM2)의 게이트단자와 드레인단자는 제 1 및 제 2 노드들(NM1, NM2) 사이에 교차되어 연결된다. 또한, 상기 PMOS 트랜지스터들(PM1, PM2)의 소스단자는 상기 승압전압(Vp)과 연결된다.
상술한 바와 같은 구성을 가지는 레벨쉬프터의 동작은 다음과 같다.
상기 입력신호(Vin)가 로우 레벨(논리'0')에서 하이 레벨(논리 '1')로 천이하면, 상기 NMOS 트랜지스터(NM1)는 턴 온되고, 상기 NMOS 트랜지스터(NM2)는 턴 오프된다.
상기 NMOS 트랜지스터(NM1)가 턴 온됨에 따라 제 1 노드(NM1)가 로우 레벨로 되고, 상기 PMOS 트랜지스터(PM2)가 턴 온된다. 따라서, 상기 제 2 노드(NM2)는 하이 레벨로 되고, 상기 PMOS 트랜지스터(PM1)는 턴 오프된다.
상기 제 2 노드(NM2)의 전압 레벨은 상기 PMOS 트랜지스터(PM2)를 통한 승압전압(VP)과 동일하고, 이 전압은 출력신호(Vout)로 제공된다.
반면, 상기 입력신호(Vin)가 하이 레벨에서 로우 레벨로 천이하면, 상기 NMOS 트랜지스터(NM1)는 턴 오프 되고, 상기 NMOS 트랜지스터(NM2)는 턴 온된다. 상기 NMOS 트랜지스터(NM2)가 턴 온 됨에 따라 상기 제 2 노드(NM2)가 로우 레벨로 되고, 상기 PMOS 트랜지스터(PM1)가 턴 온 된다. 따라서, 상기 제 1 노드(NM1)는 하이 레벨이 되고, 상기 PMOS 트랜지스터(PM2)는 턴 오프 된다.
상기 입력신호(Vin)가 하이 레벨에서 로우 레벨로 천이하는 시점에, 상기 PMOS 트랜지스터(PM2)는 턴 온 상태이고 상기 NMOS 트랜지스터(NM2)는 턴 오프 상태에서 턴 온 상태로 천이하므로, 짧은 시간이지만 상기 PMOS 트랜지스터(PM2)와 상기 NMOS 트랜지스터(NM2)모두가 턴 온 상태를 유지하여 상기 두 트랜지스터들(PM2, NM2) 사이에 전류 통로가 형성된다.
반대로, 상기 입력신호(Vin)가 로우 레벨에서 하이 레벨로 천이하는 시점에는 상기 PMOS 트랜지스터(PM1)와 상기 NMOS 트랜지스터(NM1) 모두가 턴 온 상태를 유지하여 상기 두 트랜지스터들(PM2, NM2) 사이에 전류 통로가 형성된다.
이와 같이, 입력전압(Vin)과 접지 전압(VGND) 사이에 전류 통로가 형성되면 불필요한 전류 소모가 야기된다.
또한 이러한 레벨시프터는 풀-다운 트랜지스터, 즉 NMOS 트랜지스터(NM1,NM2)가 상기 입력신호 전압(Vin)에 의해 구동되기 때문에 저전압으로 구동되는 소자에서는 소자별 특성에 따라 레벨시프터가 제대로 동작하지 않거나, 쉬프팅 동작이 지연되는 현상이 발생하여 전체 회로 동작에 영향을 미치게 된다.
본 발명은 상기와 같은 문제를 해결하기 위해, 본 발명은 PMOS 트랜지스터와 NMOS 트랜지스터의 동시 구동으로 인한 전류 통로 형성을 방지하여 소비전력을 감소시킴과 아울러 이상 동작을 제거하기 위한 목적을 가진다.
또한 NMOS 트랜지스터의 구동에 레벨시프터의 능력이 크게 좌우되던 문제점을 부트스트랩핑 효과를 이용하여 NMOS 트랜지스터의 공정마진율을 향상시키는데 목적이 있다.
도 1은 종래에 제안된 레벨쉬프터를 설명하기 위한 등가회로도
도 2는 레벨-업을 위한 본 발명에 따른 레벨쉬프터의 등가회로도
도 3a 내지 3e는 각각 레벨-업 레벨쉬프팅 동작에 따른 외부입력전압, Q1, Q2, Q3 노드전압, Vout출력전압을 측정한 파형도
도 4는 레벨-다운을 위한 본 발명에 따른 레벨쉬프터의 등가회로도
< 도면의 주요부분에 대한 간단한 설명 >
100 : 신호입력부 200 : 전원전압부
310 : 제1부트스트랩핑부 320 ; 제2부트스트랩핑부
400 : 출력부 500 : 버퍼회로부
N1 : NMOS 트랜지스터 P1 : PMOS 트랜지스터
C1,C2 : 커패시터 D1,D2 : 다이오드
상기와 같은 목적을 달성하기 위해, 본 발명은 외부입력신호를 수신하여 제1입력신호 및 제2입력신호를 출력하는 신호입력부와; 전원전압이 입력되는 전원전압부와; 상기 전원전압부와 연결되고 상기 제1입력신호를 부스팅하기 위한 제1부트스트랩핑부와; 상기 전원전압부와 연결되고 상기 제2입력신호를 부스팅하기 위한 제2부트스트랩핑부와; 상기 제1입력신호와 제2입력신호를 입력받는 제1스위칭부와; 상기 제1부스팅신호와 제2부스팅신호를 입력받는 제2스위칭부와; 상기 각 스위칭부의 출력을 입력받는 출력부를 포함하여 구성되는 것을 특징으로 하는 레벨쉬프터를 제시한다.
여기서 상기 신호입력부는 인버터를 더욱 구비하여 구성되는 것을 특징으로 한다.
상기 제1부트스트랩핑부 및 제2부트스트랩핑부는 스위칭수단과 전하충전수단으로 구성되는 것을 특징으로 한다.
상기 스위칭수단은 다이오드 또는 트랜지스터인 것을 특징으로 한다.
상기 전하충전수단은 커패시터인 것을 특징으로 한다.
상기 제1스위칭부는 NMOS 트랜지스터인 것을 특징으로 한다.
상기 제2스위칭부는 PMOS 트랜지스터인 것을 특징으로 한다.
또한 상기 레벨쉬프터는, 상기 출력부에서 출력되는 신호에 따라 전압을 선택하여 출력하는 버퍼회로부를 더욱 포함하여 구성되는 것을 특징으로 한다.
이하 상기와 같은 구성과 특징을 가지는 본 발명에 따른 레벨쉬프터에 대해 설명하기로 한다.
도 2는 본 발명에 따른 레벨쉬프터의 등가회로도로서, 레벨-업을 위한 레벨쉬프터이다.
도시한 바와 같이, 본 발명에 따른 레벨-업을 위한 레벨쉬프터는, 외부입력신호(Vin)를 수신하여 제1입력신호 및 인버터(INV)에 의해 상기 제1입력신호가 반전된 제2입력신호를 출력하는 신호입력부(100)와; 전원전압이 입력되는 전원전압부(200)와; 상기 전원전압부(200)와 연결되고 상기 제1입력신호를 부스팅하여 제1부스팅신호를 출력하는 제1부트스트랩핑부(310)와; 상기 전원전압부(200)와 연결되고 상기 제2입력신호를 부스팅하여 제2부스팅신호를 출력하는 제2부트스트랩핑부(320)와; 상기 제1입력신호와 제2입력신호를 입력받는 NMOS(N1)와; 상기 제1부스팅신호와 제2부스팅신호를 입력받는 PMOS(P1)와; 상기 NOMS(N1)와 PMOS(P1)의 응답이 출력되는 출력부(400)와; 상기 출력부에서 출력되는 신호에 따라 인가되는 전압레벨 중 선택하여 출력하는 버퍼회로부(500)로 구성되어 진다.
여기서 상기 제1부트스트랩핑부(310) 및 제2부트스트랩핑부(320)는, 다이오드(D1,D2)와 커패시터(C1,C2)로 구성되어 있으며, 상기 다이오드는 스위칭 역할을 수행하며 상기 다이오드 특성을 가진 PMOS 또는 NMOS 트랜지스터로 대체하여 사용할 수도 있다.
이하 상기와 같은 구성을 가지는 본 발명에 따른 레벨-업 레벨쉬프터의 동작에 대해 설명한다.
아울러 이하 표기되는 (VDD)는 양의 전압레벨, (VSS)는 음의 전압레벨이다.
먼저, 상기 전원전압부(200)는 전원전압(VDD)가 인가된다.
상기 신호입력부(100)로 로직 '하이(High)'인 외부입력신호(Vin)가 입력되면, 상기 제1부트스트래핑부(310)로 로직 '하이'가 입력되고, 상기 제2부트스트래핑부(320)로 로직 '0'(즉, GND레벨)이 입력된다.
상기 인버터(INV)를 지난 로직 '0'의 값은 상기 NMOS(N1)를 턴 오프 시키게 된다.
또한, 상기 제2부트스트랩핑부(320)의 커패시터(C2)에 의해 전압강하된 Q2 노드의 전압은 상기 PMOS(P1)의 게이트단자로 입력되어 상기 PMOS(P1)를 턴 온 시키게 된다.
다음으로, Q1 노드는 상기 제1부트스트랩핑부(310)의 커패시터(C1)의 부트스트랩핑 효과에 의해 전압상승되고, 상기 PMOS(P1)가 턴 온 될 때 상기 PMOS(P1)에 의해 그 레벨이 변환되어 상기 Q3 노드(즉, 출력부(400))로 인가된다.
이때 상기 Q3 노드에 인가되는 출력전압은 VDD-Vth+Vin과 같으며, 상기 Vth는 상기 다이오드의 문턱전압(Threshold Voltage)이다.
다음으로 상기 신호입력부(100)로 로직 '로우(Low)'(즉, GND레벨)인 외부입력신호(Vin)가 입력되면, 상기 제1부트스트래핑부(310)로 로직 '로우'가 입력되고,상기 제2부트스트래핑부(320)로 로직 '하이'가 입력된다.
상기 인버터(INV)를 지난 로직 '하이'의 값은 상기 NMOS(N1)를 턴 온 시키게 된다.
또한, 상기 제2부트스트랩핑부(320)의 커패시터(C2)에 의해 전압상승된 Q2 노드의 전압은 상기 PMOS(P1)의 게이트단자로 입력되어 상기 PMOS(P1)를 턴 오프 시키게 된다.
따라서, 상기 Q3 노드는 상기 NMOS(N1)에 의해 GND레벨을 가지게 된다.
상기와 같이 동작되는 본 발명에 따른 레벨쉬프터의 외부입력신호(Vin)와 각 노드(Q1, Q2, Q3)에서의 출력 전압레벨을 측정한 파형도를 도 3a~3d에 도시하였다.
물론 버퍼회로부(500)를 이용하여 도 3e와 같이 (Vout)의 출력을 도출할 수도 있음은 당연하며, 상기 도 3e의 출력은 상기 외부입력신호(Vin)와 위상은 반대이며 그 레벨이 전원전압(VDD) 레벨로 출력되고 있다. 물론 인버터(미도시)를 더욱 구성하여 상기 외부입력신호(Vin)와 위상이 동일하고 그 레벨이 전원전압(VDD)와 동일한 신호를 출력할 수 있음도 당연하다.
도 4는 본 발명에 따른 레벨쉬프터의 등가회로도로서, 레벨-다운을 위한 레벨쉬프터이다.
도시한 바와 같이, 본 발명에 따른 레벨-다운을 위한 레벨쉬프터는, 상기 도시한 도 2의 레벨-업 레벨쉬프터와 그 구성에 있어서 다이오드의 방향이 반대이고, 상기 전원전압부(200)로 인가되는 전원전압은 음의 전압레벨(VSS)이다.
먼저, 상기 신호입력부(100)로 로직 '하이'의 값을 가지는 외부입력신호(Vin)가 입력되면, 상기 제1부트스트래핑부(310)로 로직 '하이'가 입력되고, 상기 제2부트스트래핑부(320)로 로직 '0'(즉, GND레벨)이 입력된다.
상기 인버터(INV)를 지난 로직 '0'의 값은 상기 NMOS(N1)를 턴 오프 시키게 된다.
또한, 상기 제2부트스트랩핑부(320)의 커패시터(C2)에 의해 상기 전원전압(VSS)보다 전압상승된 Q2 노드의 전압은 상기 PMOS(P1)의 게이트단자로 입력되어 상기 PMOS(P1)를 턴 온 시키게 된다.
다음으로, Q1 노드는 상기 제1부트스트랩핑부(310)의 커패시터(C1)의 부트스트랩핑 효과에 의해 전압상승되고, 상기 PMOS(P1)가 턴 온 될 때 상기 PMOS(P1)에 의해 그 레벨이 변환되어 상기 Q3 노드(즉, 출력부(400))로 인가된다.
이때 상기 Q3 노드에 인가되는 출력전압은 VSS+Vth-Vin과 같다.
다음으로, 상기 신호입력부(100)로 로직 '로우(Low)'(즉, GND레벨)인 외부입력신호(Vin)가 입력되면, 상기 제1부트스트래핑부(310)로 로직 '로우'가 입력되고, 상기 제2부트스트래핑부(320)로 로직 '하이'가 입력된다.
상기 인버터(INV)를 지난 로직 '하이'의 값은 상기 NMOS(N1)를 턴 온 시키게 된다.
또한, 상기 제2부트스트랩핑부(320)의 커패시터(C2)에 의해 전압상승된 Q2 노드의 전압은 상기 PMOS(P1)의 게이트단자로 입력되어 상기 PMOS(P1)를 턴 오프시키게 된다.
따라서, 상기 Q3 노드는 상기 NMOS(N1)에 의해 GND레벨을 가지게 된다.
이후 상기 버퍼회로부(500)를 통해 출력되는 신호(Vout)는, 상기 외부입력신호(Vin)가 '하이'일 경우 상기 외부입력신호(Vin)과 위상은 반대이고 그 레벨은 상기 전원전압(VSS)와 동일하며, 상기 외부입력신호(Vin)가 '로우'일 경우 상기 외부입력신호(Vin)과 위상은 반대이고 그 레벨은 상기 (VDD)전압과 동일하게 출력된다.
물론, 상기 버퍼회로부(500)의 출력단에 인버터(미도시)를 구비하여 상기 외부입력신호(Vin)과 위상이 동일하고 그 레벨은 상기 전원전압(VSS)와 동일하도록 풀력할 수 있음은 당연하다.
상기와 같이 설명한 본 발명에 따른 레벨쉬프터는 종래의 CMOS 레벨쉬프터에 비해 PMOS 트랜지스터와 NMOS 트랜지스터의 동시 구동으로 인한 전류 통로 형성을 방지하여 소비전력을 감소시킴과 아울러 이상 동작을 감소시키는 효과가 있다.
또한 NMOS 트랜지스터의 구동에 레벨시프터의 능력이 크게 좌우되던 문제점에서 부트스트랩핑 효과를 이용함으로써 NMOS 트랜지스터의 공정마진율이 더욱 향상되는 효과가 있다.

Claims (8)

  1. 외부입력신호를 수신하여 제1입력신호 및 제2입력신호를 출력하는 신호입력부와;
    전원전압이 입력되는 전원전압부와;
    상기 전원전압부와 연결되고 상기 제1입력신호를 부스팅하기 위한 제1부트스트랩핑부와;
    상기 전원전압부와 연결되고 상기 제2입력신호를 부스팅하기 위한 제2부트스트랩핑부와;
    상기 제1입력신호와 제2입력신호를 입력받는 제1스위칭부와;
    상기 제1부스팅신호와 제2부스팅신호를 입력받는 제2스위칭부와;
    상기 각 스위칭부의 출력을 입력받는 출력부
    를 포함하여 구성되는 것을 특징으로 하는 레벨쉬프터
  2. 청구항 제 1 항에 있어서,
    상기 신호입력부는 인버터를 더욱 구비하여 구성되는 것을 특징으로 하는 레벨쉬프터
  3. 청구항 제 1 항에 있어서,
    상기 제1부트스트랩핑부 및 제2부트스트랩핑부는 스위칭수단과 전하충전수단으로 구성되는 것을 특징으로 하는 레벨쉬프터
  4. 청구항 제 3 항에 있어서,
    상기 스위칭수단은 다이오드 또는 트랜지스터인 것을 특징으로 하는 레벨쉬프터
  5. 청구항 제 3 항에 있어서,
    상기 전하충전수단은 커패시터인 것을 특징으로 하는 레벨쉬프터
  6. 청구항 제 1 항에 있어서,
    상기 제1스위칭부는 NMOS 트랜지스터인 것을 특징으로 하는 레벨쉬프터
  7. 청구항 제 1 항에 있어서,
    상기 제2스위칭부는 PMOS 트랜지스터인 것을 특징으로 하는 레벨쉬프터
  8. 청구항 제 1 항에 있어서,
    상기 출력부에서 출력되는 신호에 따라 전압을 선택하여 출력하는 버퍼회로부
    를 더욱 포함하여 구성되는 것을 특징으로 하는 레벨쉬프터
KR10-2003-0050943A 2003-07-24 2003-07-24 레벨쉬프터 KR100500149B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0050943A KR100500149B1 (ko) 2003-07-24 2003-07-24 레벨쉬프터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0050943A KR100500149B1 (ko) 2003-07-24 2003-07-24 레벨쉬프터

Publications (2)

Publication Number Publication Date
KR20050011884A true KR20050011884A (ko) 2005-01-31
KR100500149B1 KR100500149B1 (ko) 2005-07-07

Family

ID=37223809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0050943A KR100500149B1 (ko) 2003-07-24 2003-07-24 레벨쉬프터

Country Status (1)

Country Link
KR (1) KR100500149B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711516B1 (ko) * 2006-02-14 2007-04-27 한양대학교 산학협력단 저전력 및 소면적의 용량 결합형 레벨 시프트 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711516B1 (ko) * 2006-02-14 2007-04-27 한양대학교 산학협력단 저전력 및 소면적의 용량 결합형 레벨 시프트 회로

Also Published As

Publication number Publication date
KR100500149B1 (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
KR970005408B1 (ko) 부스트 전압 발생 회로
US5786711A (en) Data output buffer for use in a semiconductor memory device
CA2000995C (en) Wordline voltage boosting circuits for complementary mosfet dynamic memories
JP3238826B2 (ja) 出力回路
US4574203A (en) Clock generating circuit providing a boosted clock signal
US20070236272A1 (en) Level shifter with low leakage current
US6445226B2 (en) Output circuit converting an internal power supply potential into an external supply potential in a semiconductor apparatus
US6084459A (en) Voltage level shifting circuit
JPH0728207B2 (ja) Ｃｍｏｓ駆動回路
KR100518127B1 (ko) 스탠바이 모드 동안 회로의 서브스레스홀드 누설을 감소시키는 방법
US5369320A (en) Bootstrapped high-speed output buffer
US20050104635A1 (en) Power-on reset circuit
US6768367B1 (en) Pre-biased voltage level shifting circuit for integrated circuit devices utilizing differing power supply levels
KR20000011355A (ko) 부스트회로및이것을이용한반도체장치
US6653889B2 (en) Voltage generating circuits and methods including shared capacitors
KR100500149B1 (ko) 레벨쉬프터
KR100762679B1 (ko) 레벨 쉬프터
JP2001068991A (ja) レベルシフト回路
US5905400A (en) Circuit configuration for generating a boosted output voltage
JPH09139663A (ja) 出力回路
US20020140497A1 (en) Voltage generating circuit and method
JPS5842558B2 (ja) アドレス バッファ回路
JP2672730B2 (ja) 半導体集積回路装置のデータ出力回路
JP3083654B2 (ja) 出力回路
KR100211764B1 (ko) 전압승압회로를 이용한 스태틱 램의 데이터 출력 구동기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee