KR20050011602A - 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스 - Google Patents

씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스 Download PDF

Info

Publication number
KR20050011602A
KR20050011602A KR1020030050772A KR20030050772A KR20050011602A KR 20050011602 A KR20050011602 A KR 20050011602A KR 1020030050772 A KR1020030050772 A KR 1020030050772A KR 20030050772 A KR20030050772 A KR 20030050772A KR 20050011602 A KR20050011602 A KR 20050011602A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
type thin
active channel
anisotropic
Prior art date
Application number
KR1020030050772A
Other languages
English (en)
Other versions
KR100542989B1 (ko
Inventor
박지용
구재본
박혜향
이기용
이을호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030050772A priority Critical patent/KR100542989B1/ko
Priority to US10/872,495 priority patent/US8441049B2/en
Priority to CNB2004100712426A priority patent/CN1324696C/zh
Publication of KR20050011602A publication Critical patent/KR20050011602A/ko
Application granted granted Critical
Publication of KR100542989B1 publication Critical patent/KR100542989B1/ko
Priority to US13/864,040 priority patent/US8987120B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Abstract

본 발명은 CMOS 박막 트랜지스터 및 이를 사용하는 디스플레이 디바이스에 관한 것으로, P형 박막 트랜지스터의 액티브 채널에 형성되는 다결정 실리콘 결정립은 이방성 형태의 결정립 구조를 가지며, N형 박막 트랜지스터의 액티브 채널에 형성되는 다결정 실리콘 결정립은 등방성 형태의 결정립 구조를 가지는 것을 특징으로 하는 CMOS 박막 트랜지스터 및 이를 사용하는 디스플레이 디바이스를 제공함으로써 문턱 전압의 절대값 및 전류 이동도 등과 같은 전기적 특성을 향상시킨 CMOS 박막 트랜지스터 및 디스플레이 디바이스를 제공할 수 있다.

Description

씨모스 박막 트래지스터 및 이를 사용한 디스플레이 디바이스{CMOS THIN FILM TRANSISTOR AND DISPLAY DEVICE USING THE SAME}
[산업상 이용분야]
본 발명은 CMOS 박막 트랜지스터 및 이를 사용하는 디스플레이 디바이스에 관한 것으로, 더욱 상세하게는 P형 박막 트랜지스터 및 N형 박막 트랜지스터의 문턱 전압의 절대값의 차이가 거의 없으며 전류 이동도가 높은 CMOS 박막 트랜지스터 및 이를 이용하는 디스플레이 디바이스에 관한 것이다.
[종래 기술]
일반적으로 CMOS 박막 트랜지스터(Complementary metal oxide semiconductor thin film transistor; CMOS TFT)를 사용하는 회로들은 액티브 매트릭스 액정 표시 소자(Active Matrix LCD), 유기 전계 발광 소자(EL) 및 이미지 센서 등을 구동하는데 사용된다. 그러나, 일반적으로 TFT의 문턱 전압의 절대값은 단결정 반도체를 사용하는 MOS 트랜지스터의 문턱 전압의 절대값보다 크다. 더욱이, N형 박막 트랜지스터의 문턱 전압의 절대값은 P형 박막 트랜지스터의 절대값과는 매우 다르다. 예를 들어, N형 박막 트랜지스터의 문턱 전압이 2V이면 P형 박막 트랜지스터에서는 -4V이다.
따라서, P형 박막 트랜지스터와 N형 박막 트랜지스터의 문턱 전압의 절대값이 매우 차이가 나는 것은 회로를 동작하는 데에는 바람직하지 않고, 특히, 구동 전압을 감소시키는 데에는 커다란 장벽으로 작용한다. 예를 들어, 일반적으로 문턱 전압의 절대값이 큰 P형 박막 트랜지스터는 낮은 구동 전압에서는 적절하게 동작하지 않는다.
즉, P형 박막 트랜지스터는 레지스터와 같은 수동 소자로서 단지 기능하며, 충분히 빨리 동작하지는 않는다. P형 박막 트랜지스터를 수동 소자처럼 작동시키기 위해서는 구동 전압이 충분히 높을 필요가 있다.
특히, 게이트 전극이 일함수가 알루미늄과 같이 5 eV 이하인 물질로 이루어진 경우에는 게이트 전극과 진성(intrinsic) 실리콘 반도체 사이의 일함수의 차이가 -0.6 eV 만큼 작아진다. 결과적으로, P형 박막 트랜지스터의 문턱 전압이 - 값으로 쉬프트되는 것과 같이 되고, N형 박막 트랜지스터의 문턱 전압은 0 V에 가깝게 된다. 그러므로, N형 박막 트랜지스터는 일반적으로 온-상태(on-state)인 것으로 된다.
위와 같은 상태에서, N형 박막 트랜지스터와 P형 박막 트랜지스터의 문턱 전압의 절대값은 거의 동일한 것이 바람직하다. 종래 단결정 반도체 집적 회로 기술의 경우, 문턱 전압은 1018원자/㎤의 농도 이하인 매우 작은 농도에서 N 또는 P 타입 불순물 도핑을 사용하여 제어되어 왔다. 즉, 문턱 전압은 1015내지 1018원자/㎤의 농도의 불순물 도핑에 의하여 0.1 V 이하의 정밀도로 제어되어 왔다.
그러나, 단결정 반도체가 아닌 반도체를 사용하는 경우, 불순물이 1018원자/㎤ 또는 그 이하의 농도로 첨가될지라도 문턱 전압의 쉬프트는 관측되지 않는다. 더욱이, 불순물의 농도가 1018원자/㎤ 이상이면, 문턱 전압은 급속히 변화하고, 전도성은 p-타입 또는 n-타입이 된다. 이것은 다결정 실리콘이 많은 디펙트를 갖기 때문이다. 디펙트 농도가 1018원자/㎤이므로 첨가된 불순물은 이러한 디펙트에 의해 트랩되고 활성화될 수 없다. 더욱이, 불순물의 농도가 디펙트의 농도보다 크며 과도한 불순물은 활성화되고 도전 타입을 n 또는 p 타입으로 변화된다.
이러한 문제점을 해결하기 위하여, 미국 특허 번호 제6,492,268호,6,124,603호 및 5,615,935호에서는 채널 길이를 달리 하여 P형 박막 트랜지스터의 채널 길이를 N형 박막 트랜지스터의 채널 길이보다 작게 제조한다. 그러나, 이 특허에서도 채널 길이를 달리 제조하여야 하기 때문에 제조 공정이 복잡하다는 문제점이 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 액티브 채널에 포함되는 결정립의 모양을 조절하여 P형 박막 트랜지스터와 N형 박막 트랜지스터의 문턱 전압의 절대값의 차이가 거의 없으며 전류 이동도가 높은 CMOS 박막 트랜지스터 및 이를 사용하는 디스플레이 디바이스를 제공하는 것이다.
도 1a 내지 도 1g는 본 발명의 일실시예에 따른 CMOS 박막 트랜지스터를 제조하기 위한 공정을 순서적으로 나타내는 공정도이다.
도 2a 내지 도 2d는 도 1g의 LDD 구조를 갖는 P형 박막 트랜지스터 및 N형 박막 트랜지스터의 액티브 채널 영역 내에 포함되는 다결정 실리콘 박막의 결정의 입자 형태를 나타나는 도면으로, 도 2a 내지 도 2c는 이방성 형태의 입자 형태를 나타내며, 도 2d는 등방성 형태의 입자 형태를 나타낸다.
도 3a 및 도 3b는 도 2a 내지 도 2d의 결정 형태를 갖는 다결정 실리콘을 채용한 P형 박막 트랜지스터(도 3a) 및 N형 박막 트랜지스터(도 3b)의 문턱 전압값(Vth)을 나타내는 그래프이다.
본 발명은 상기한 목적을 달성하기 위하여,
P형 박막 트랜지스터의 액티브 채널에 형성되는 다결정 실리콘 결정립은 이방성 형태의 결정립 구조를 가지며, N형 박막 트랜지스터의 액티브 채널에 형성되는 다결정 실리콘 결정립은 등방성 형태의 결정립 구조를 가지는 것을 특징으로 하는 CMOS 박막 트랜지스터를 제공한다.
또한, 본 발명은
상기 CMOS 박막 트랜지스터를 사용하는 액정 표시 소자 또는 유기 전계 발광 소자를 제공한다.
이하, 본 발명을 첨부한 도면을 참조하여 더욱 상세히 설명한다.
도 1a 내지 도 1g는 본 발명의 일실시예에 따른 CMOS 박막 트랜지스터를 제조하기 위한 공정을 순서적으로 나타내는 공정도이다.
도 1a에서와 같이, N형 박막 트랜지스터 영역(10a)과 P형 박막 트랜지스터 영역(10b)을 구비한 기판(10) 상에 폴리 실리콘 막을 증착한 후, 제 1 마스크(도시하지 않음)를 기판(10) 상에 위치시켜 폴리 실리콘막을 식각하여 N형 박막 트랜지스터 영역(10a)과 P형 박막 트랜지스터 영역(10b)에 각각 폴리 실리콘 패턴(11a, 11b)을 형성한다. N형 박막 트랜지스터의 채널 영역과 P형 박막 트랜지스터의 채널 영역의 폭은 동일하게 형성한다.
이때, 폴리 실리콘 패턴(11a, 11b)을 형성하는 경우, P형 박막 트랜지스터가 형성되는 영역(10b)과 N형 박막 트랜지스터(10a)가 형성되는 영역의 액티브 채널에 형성되는 폴리 실리콘 입자의 형태를 서로 다르게 하여 형성한다. 즉, N형 박막 트랜지스터 영역의 액티브 채널에는 입자의 형태가 등방성인 폴리 실리콘을 형성하고, P형 박막 트랜지스터 영역의 액티브 채널에는 입자의 형태가 이방성인 폴리 실리콘을 형성한다.
본 발명에서는 폴리 실리콘 패턴은 레이저를 사용하여 비정질 실리콘을 결정화시켜 폴리 실리콘막을 형성한다.
바람직하기로는 P형 박막 트랜지스터의 액티브 채널 영역은 SLS(Sequential Laser Solidification)방법으로 형성하며, N형 박막 트랜지스터의 액티브 채널 영역은 ELA(Exmire Laser Annealing)법을 사용한다.
또한, 동일한 레이저 결정화법을 사용하는 경우 P형 박막 트랜지스터의 액티브 채널 영역에 조사되는 레이저의 에너지가 N형 박막 트랜지스터의 액티브 채널 영역에 조사되는 레이저의 에너지보다 더 커야한다.
또한, 형성된 결정립 입자의 평균 크기는 P형 박막 트랜지스터가 N형 박막 트랜지스터보다 커야 하며, 바람직하기로는 P형 박막 트랜지스터의 액티브 채널 영역에서는 2 ㎛ 이상이어야 하고, N형 박막 트랜지스터의 액티브 채널 영역에서는 1 ㎛ 이하이어야 한다.
폴리 실리콘 패턴을 형성한 다음, 도 1b에 도시된 바와 같이, N형 박막 트랜지스터에 도전성을 주기 위하여 N형 박막 트랜지스터의 채널 영역(10a)의 폴리 실리콘 패턴(11a)을 노출시킨 후 패턴된 포토레지스트(12)를 마스크로 사용하여 N형 도판트로 채널 도핑을 시행한다.
본 발명에서는 통상의 N형 박막 트랜지스터의 구조를 가질 수도 있고, LDD(Lightly Doped Drain) 구조 또는 오프-셋 구조를 가질 수도 있으며, 특정 구조에 한정되는 것은 아니다. 다만, 본 실시예에서는 설명의 편의를 위하여 LDD 구조를 갖는 CMOS 박막 트랜지스터에 관하여 이하 공정을 설명한다.
이어서, 도 1c에 도시된 바와 같이, 포토레지스트(12)를 제거하고 상기 기판 (10)에 게이트 절연막(13)을 형성하고, 그 상부에 게이트 전극 물질을 증착한다. 이어서, 상기 기판(10) 상에 마스크를 사용하여 게이트 전극 물질을 식각형 N형 박막 트랜지스터 및 P형 박막 트랜지스터의 게이트 전극(14a, 14b)을 해당 영역에 형성한다. 다음으로, LDD 구조를 형성하기 위하여, 상기 N형 박막 트랜지스터 영역(10a)의 폴리 실리콘 패턴(11a)으로 N형의 저농도 불순물을 이온 주입하여 게이트 전극(14a)의 양측에 저농도 소오스/드레인 영역(15)을 형성한다.
계속해서 도 1d에 도시된 바와 같이, 저농도 소오스/드레인 영역(15)이 형성된 기판(10) 전면에 포토레지스트를 도포한 후, 포토리소그래피 공정을 수행함으로써 N형 박막 트랜지스터 영역(10a)으로의 불순물 이온주입을 방지함과 동시에 P형 박막 트랜지스터의 소오스/드레인 영역 형성을 위한 마스크를 형성하고 이 마스크를 사용하여 P형 박막 트랜지스터 영역(10b)의 폴리 실리콘 패턴(11b)으로 고농도의 P형 불순물을 이온주입하여 P형 박막 트랜지스터의 고농도 소오스/드레인 영역(17)을 형성한다.
이어서, 도 1e에 도시된 바와 같이, 상기 마스크를 제거한 다음 다시 기판(10) 상에 포토레지스트를 도포한 후, 포토리소그래피 공정을 수행함으로써 N형 박막 트랜지스터의 게이트 전극 및 상기 P형 박막 트랜지스터 영역(10a)으로의 불순물 이온주입을 방지하기 위하여 마스크(18)를 형성한다. 다음으로, 상기 마스크(18)를 이용하여 N형의 고농도 불순물을 상기 N형 박막 트랜지스터 영역(10a)의 폴리 실리콘 패턴(11a)으로 이온 주입하여 고농도 소오스/드레인 영역(19)을 형성한다.
다음으로, 도 1f에 도시된 바와 같이, 상기 마스크(18)를 제거한 후, 기판(10) 전면에 층간 절연막(20)을 형성한다. 이어서, 상기 기판(10) 상에 마스크를 위치시켜 N형 박막 트랜지스터 및 P형 박막 트랜지스터의 소오스/드레인 영역(17, 19)이 노출되도록 층간 절연막(20)을 식각하여 N형 박막 트랜지스터 영역(10a) 및 P형 박막 트랜지스터 영역(10b)에 각각 콘택홀(21a, 21b)을 형성한다.
마지막으로, 도 1g에 도시된 바와 같이, 기판(10) 전면에 소오스/드레인 전극 형성을 위한 도전성 금속물질을 증착한 후, 마스크를 이용하여 상기 도전성 금속 물질을 식각하여 N형 박막 트랜지스터와 P형 박막 트랜지스터의 소오스/드레인 전극(22a, 22b)을 각각 형성한다.
이로써, LDD 구조를 갖는 N형 박막 트랜지스터와 통상적인 구조를 갖는 P형 박막 트랜지스터를 구비하는 CMOS 박막 트랜지스터를 제작하였다.
도 2a 내지 도 2d는 도 1g의 LDD 구조를 갖는 P형 박막 트랜지스터 및 N형 박막 트랜지스터의 액티브 채널 영역 내에 포함되는 다결정 실리콘 박막의 결정의 입자 형태를 나타나는 도면으로, 도 2a 내지 도 2c는 이방성 형태의 입자 형태를 나타내며, 도 2d는 등방성 형태의 입자 형태를 나타낸다.
도 3a 및 도 3b는 도 2a 내지 도 2d의 결정 형태를 갖는 다결정 실리콘을 채용한 P형 박막 트랜지스터(도 3a) 및 N형 박막 트랜지스터(도 3b)의 문턱 전압값(Vth)을 나타내는 그래프이다. 그 문턱 전압값을 하기 표 1에 나타내었다.
표 1
(단위: V)
결정립의 형태 P형 박막트랜지스터의 Vth N형 박막트랜지스터의 Vth
도 2a (이방성) -4.82 1.41
도 2b (이방성) -4.01 2.34
도 2c (이방성) -5.84 0.92
도 2d (등방성) -11.60 7.90
표 1, 도 3a 및 도 3b를 참조하면, 이방성 결정 형태를 갖는 도 2a 내지 도 2c의 경우 P형 박막트랜지스터 및 N형 박막트랜지스터의 문턱 전압(Vth)의 절대값은 도 2d의 등방성 결정 형태를 갖는 경우의 문턱 전압의 절대값보다 작은 것을 알 수 있다. 따라서, P형 박막 트랜지스터와 N형 박막 트랜지스터 사이의 문턱 전압값의 절대값의 차이가 작도록 박막트랜지스터를 채용하는 경우에는 P형 박막트랜지스터는 이방성 결정 형태를 N형 박막트랜지스터는 등방성 결정 형태를 구비하여야 함을 알 수 있다.
상기 도 2a의 이방성 결정 형태는 유사 육각형 형태이고, 도 2b의 결정 형태는 이방성 실린더 형태, 도 2c의 결정 형태는 유사 사각형 형태이며, 등방성 결정 형태인 도 2d는 등축정(equaxed) 형태임을 알 수 있다.
본 발명에서와 같이 N형 박막 트랜지스터의 액티브 채널 영역 내에 포함되는 다결정 실리콘의 결정립 형태와 P형 박막 트랜지스터의 액티브 채널 영역에 포함되는 폴리 실리콘의 결정립 형태가 다른 CMOS 박막 트랜지스터는 디스플레이 디바이스에 사용되면, 바람직하기로는 능동 소자형 LCD 또는 유기 전계 발광 소자에 사용된다.
이상과 같이 본 발명에서와 같이, CMOS 박막 트랜지스터에 포함되는 N형 박막 트랜지스터와 P형 박막 트랜지스터의 액티브 채널 영역 내의 "프라이머리" 결정립 경계의 수를 달리함으로써 문턱 전압의 절대값 및 전류 이동도를 제어할 수 있으므로 전기적 특성이 향상된 CMOS 박막 트랜지스터를 제공할 수 있다.

Claims (9)

  1. P형 박막 트랜지스터의 액티브 채널에 형성되는 다결정 실리콘 결정립은 이방성 형태의 결정립 구조를 가지며, N형 박막 트랜지스터의 액티브 채널에 형성되는 다결정 실리콘 결정립은 등방성 형태의 결정립 구조를 가지는 것을 특징으로 하는 CMOS 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 이방성 형태의 결정립 구조는 상기 등방성 형태의 결정립 구조보다 입자 크기가 더 큰 것인 CMOS 박막 트랜지스터.
  3. 제 1항에 있어서,
    상기 등방성 형태의 결정립 구조의 결정립의 평균 입자 크기는 1 ㎛ 이하이고, 상기 이방성 형태의 결정립 구조의 결정립의 평균 입자 크기는 2 ㎛ 이상인 CMOS 박막 트랜지스터.
  4. 제 1항에 있어서,
    상기 P형 박막 트랜지스터의 액티브 채널에 형성되는 다결정 실리콘 결정립은 SLS(Sequential Lateral Solidification)법에 의하여 형성되고, 상기 N형 박막 트랜지스터의 액티브 채널에 형성되는 다결정 실리콘 결정립은 ELA(Eximer LaserAnnealing)법에 의하여 형성되는 것인 CMOS 박막 트랜지스터.
  5. 제 1항에 있어서,
    상기 P형 박막 트랜지스터의 액티브 채널에 형성되는 다결정 실리콘 결정립과 상기 N형 박막 트랜지스터의 액티브 채널에 형성되는 다결정 실리콘 결정립이 동일한 레이저 결정화법에 의하여 형성되는 경우 상기 P형 박막 트랜지스터의 액티브 채널에 조사되는 에너지가 상기 N형 박막 트랜지스터의 액티브 채널에 조사되는 에너지보다 더 큰 것인 CMOS 박막 트랜지스터.
  6. 제 1항에 있어서,
    상기 이방성 형태의 결정 구조는 유사 육각형 형태, 이방성 실린더 형태, 또는 유사 사각형 형태 중 하나이며, 상기 등방성 형태의 결정 구조는 등축정(equaxed) 형태인 CMOS 박막 트랜지스터.
  7. 제 1항에 있어서,
    상기 CMOS 박막 트랜지스터는 LDD 구조 또는 오프-셋 구조를 포함하는 것인 CMOS 박막 트랜지스터.
  8. 제 1항의 CMOS 박막 트랜지스터를 사용하는 것을 특징으로 하는 디스플레이 디바이스.
  9. 제 8항에 있어서,
    상기 디스플레이 디바이스는 액정 표시 소자 또는 유기 전계 발광 디스플레이 디바이스인 디스플레이 디바이스.
KR1020030050772A 2003-07-16 2003-07-23 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스 KR100542989B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030050772A KR100542989B1 (ko) 2003-07-23 2003-07-23 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
US10/872,495 US8441049B2 (en) 2003-07-16 2004-06-22 Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
CNB2004100712426A CN1324696C (zh) 2003-07-16 2004-07-16 包括多晶硅薄膜晶体管的平板显示装置及其制造方法
US13/864,040 US8987120B2 (en) 2003-07-16 2013-04-16 Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030050772A KR100542989B1 (ko) 2003-07-23 2003-07-23 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스

Publications (2)

Publication Number Publication Date
KR20050011602A true KR20050011602A (ko) 2005-01-29
KR100542989B1 KR100542989B1 (ko) 2006-01-20

Family

ID=37223635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030050772A KR100542989B1 (ko) 2003-07-16 2003-07-23 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스

Country Status (1)

Country Link
KR (1) KR100542989B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739985B1 (ko) * 2006-09-04 2007-07-16 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
US8134152B2 (en) 2009-01-13 2012-03-13 Samsung Mobile Display Co., Ltd. CMOS thin film transistor, method of fabricating the same and organic light emitting display device having laminated PMOS poly-silicon thin film transistor with a top gate configuration and a NMOS oxide thin film transistor with an inverted staggered bottom gate configuration
US8421090B2 (en) 2009-09-03 2013-04-16 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US8455876B2 (en) 2009-08-25 2013-06-04 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739985B1 (ko) * 2006-09-04 2007-07-16 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
US8134152B2 (en) 2009-01-13 2012-03-13 Samsung Mobile Display Co., Ltd. CMOS thin film transistor, method of fabricating the same and organic light emitting display device having laminated PMOS poly-silicon thin film transistor with a top gate configuration and a NMOS oxide thin film transistor with an inverted staggered bottom gate configuration
US8455876B2 (en) 2009-08-25 2013-06-04 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US8421090B2 (en) 2009-09-03 2013-04-16 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same

Also Published As

Publication number Publication date
KR100542989B1 (ko) 2006-01-20

Similar Documents

Publication Publication Date Title
JP2666103B2 (ja) 薄膜半導体装置
WO2017020358A1 (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
US20070023835A1 (en) Asymmetry thin-film transistor
JPH05142577A (ja) マトリクス回路駆動装置
US8987120B2 (en) Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
US8174053B2 (en) Semiconductor device, production method thereof, and electronic device
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
US5604139A (en) Method for manufacturing a semiconductor device
KR100521274B1 (ko) 씨모스 박막 트랜지스터 및 이를 사용한 디스플레이디바이스
KR100542989B1 (ko) 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
JP2005260168A (ja) トランジスタを備えた装置およびその製造方法
KR100521273B1 (ko) 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
KR100521275B1 (ko) 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
JP3325996B2 (ja) 半導体装置作製方法
US8759166B2 (en) Method for manufacturing thin film transistor device
TWI434356B (zh) 顯示裝置及其形成方法，以及包含顯示裝置之電子裝置
JP2004056025A (ja) 薄膜トランジスタ装置およびその製造方法
KR100590250B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 평판표시 장치
JP2004303791A (ja) 薄膜トランジスタ構造及びその製造方法
JP2004172350A (ja) 半導体装置およびその製造方法
KR100429234B1 (ko) 박막 트랜지스터 제조 방법
KR100611765B1 (ko) 씨모스 박막트랜지스터의 제조방법
KR100252754B1 (ko) 박막트랜지스터 및 그 제조방법
JP2004228505A (ja) 半導体装置の製造方法及び電気光学装置
JP2004228196A (ja) 半導体装置の製造方法、半導体装置、電気光学装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 15