KR20050011090A - 코어부를 삽입한 인덕터 제조방법 - Google Patents

Abstract

본 발명은 종래의 인덕터를 그대로 중첩하여 사용하되, 두 개의 인덕터 사이에 연자성층인 코어부를 삽입하면 코어부를 사용하지 않는 인덕터 대비 효율을 개선시킬 수 있는 코어부를 삽입한 인덕터 제조방법을 제공하는 것이다. 코어부를 삽입한 인덕터 제조방법은 기판 상에 메탈층을 소정의 두께로 증착하여 형성한 후, 포토 및 식각 공정을 이용하여 메탈층을 패터닝하여 하부 인덕터를 형성하는 단계와, 하부 인더터 상에 제 1의 IMD 층을 형성하는 단계와, CMP를 수행하여 제 1의 IMD 층을 평탄화하는 단계와, 자성층을 평탄화된 상기 제 1의 IMD 층 상에 형성하는 단계와, 마스크를 써서 포토 및 식각 작업을 진행하여, 자성층을 소정 형상으로 패터닝하는 단계와, 제 2의 IMD 층을 상기 자성층 상에 형성한 후, CMP 공정을 진행하여 상기 제 2의 IMD 층을 평탄화하는 단계와, 비아(via)를 형성하기 위하여 포토 및 식각 공정을 수행하고, 비아 갭을 충진하기 위한 공정을 수행하는 단계와, 상단부에 상부 인덕터를 형성하는 단계를 포함한다.

Description

코어부를 삽입한 인덕터 제조방법{METHOD FOR MANUFACTURING INDUCTOR INCORPORATING THEREINTO CORE PORTION}

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는, 두 개의 인덕터를 적층시키고 그 사이에 코어부를 삽입하여 인덕터 내에 저장되는 자기장의 양을 증가시켜 인덕터의 효율을 개선시키고자 하는 코어부를 삽입한 인덕터 제조방법에 관한 것이다.

현재, 연구되어지는 인덕터는 상부 메탈을 코일로 사용하여 나선형(spiral)이나 직사각형 유형의 인덕터가 주를 이루고 있다. 이러한 인덕터는 기판을 향하여 자기장이 형성되어지는 전기 전도성을 갖는 실리콘 기판에 자기장에 의한 유도전류가 발생하여 인덕터의 Q 값이 떨어지며 심지어는 메인 칩(main chip)의 손상을 주는 문제가 발생한다.

도 1은 종래 기술에 따라 형성된 스택형(stacked)의 인덕터를 설명하기 위한 단면도를 도시한다.

도 1에 도시한 바와 같이, 이러한 인덕터는 효율을 증가시키기 위하여 스택 형태로 개발되고 있지만, 인덕터(12, 14)에서 기판(10)으로 향하는 자기장(16)이증가되어 피해를 일으킬 수 있다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 종래의 인덕터를 그대로 중첩하여 사용하되, 두 개의 인덕터 사이에 연자성층인 코어부를 삽입하면 코어부를 사용하지 않는 인덕터 대비 효율을 개선시킬 수 있는 코어부를 삽입한 인덕터 제조방법을 제공하는 것이다.

또한, 본 발명은 기판을 향하는 인덕터 코일 중심부에 형성되어지는 자기장을 이용하지 않고 코일부 각 턴에 의해 형성되는 인덕터에 평행한 방향의 자기장을 이용함으로써 기판에 의한 자기장의 손실을 억제할 수 있을 뿐만 아니라 자기장으로부터 기판에 의해 유도되어지는 2차 전류에 의한 메인칩의 피해를 줄일 수 있는 코어부를 삽입한 인덕터 제조방법을 제공하는 것이다.

도 1은 종래 기술에 따라 형성된 스택형(stacked)의 인덕터를 설명하기 위한 단면도를 도시한다.

도 2는 본 발명의 바람직한 실시예에 따른 나선형(spiral) 인더터를 설명하기 위한 평면도이다.

도 3은 나선형 인덕터 코일부의 전류 방향에 의해 형성되어지는 유도 자기장의 방향을 설명하기 위한 단면도이다.

도 4a 내지 도 4f는 본 발명의 바람직한 실시예에 따른 코어부를 삽입한 인덕터의 제조 방법을 설명하기 위한 단면도들이다.

도 5는 본 발명의 바람직한 실시예에 따른 상부 인덕터 및 하부 인덕터의 회전 방향을 각각 도시하기 위한 도면이다.

도 6은 본 발명의 바람직한 실시예에 따라 형성된 코어부가 삽입된 인덕터를 도시하는 단면도이다.

- 도면의 주요부분에 대한 부호의 설명 -

100 : 기판 102 : 하부 인덕터

104 : 제 1의 IMD 106 : 자성층

108 : 제 2의 IMD 110 : 상부 인덕터

상기와 같은 목적을 실현하기 위한 본 발명은 기판 상에 메탈층을 소정의 두께로 증착하여 형성한 후, 포토 및 식각 공정을 이용하여 메탈층을 패터닝하여 하부 인덕터를 형성하는 단계와, 하부 인더터 상에 제 1의 IMD 층을 형성하는 단계와, CMP를 수행하여 제 1의 IMD 층을 평탄화하는 단계와, 자성층을 평탄화된 상기 제 1의 IMD 층 상에 형성하는 단계와, 마스크를 써서 포토 및 식각 작업을 진행하여, 자성층을 소정 형상으로 패터닝하는 단계와, 제 2의 IMD 층을 상기 자성층 상에 형성한 후, CMP 공정을 진행하여 상기 제 2의 IMD 층을 평탄화하는 단계와, 비아(via)를 형성하기 위하여 포토 및 식각 공정을 수행하고, 비아 갭을 충진하기 위한 공정을 수행하는 단계와, 상단부에 상부 인덕터를 형성하는 단계를 포함하는 것을 특징으로 하는 코어부를 삽입한 인덕터 제조방법을 제공한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.

도 2는 본 발명의 바람직한 실시예에 따른 나선형(spiral) 인더터를 설명하기 위한 평면도이다.

도 2에 도시한 바와 같이, 이러한 인덕터는 일반적으로 코일부의 Rs를 줄이기 위하여 두껍게 적용할 수 있는 상부 메탈부를 코일부로 사용하지만 자기장의 세기를 크게하기 위하여 두 개 이상의 메탈층에서 인덕터를 형성하여 스택형을 사용하기도 한다. 이러한 스택형의 인덕터도 역시 코일부의 중심부에 존재하는 자기장을 저장하는데 사용한다.

도 3은 나선형 인덕터 코일부(102)의 전류 방향에 의해 형성되어지는 유도 자기장의 방향을 설명하기 위한 단면도이다.

도 3에 도시한 바와 같이, 자기장의 방향은 화살표로 표시하였으며, 이는 코일부의 중심부에서 인덕터의 수직방향으로만 중첩되는 것이 아니라 인덕터의 상, 하단부에도 중첩된 자기장이 존재한다. 본 발명의 바람직한 실시예에 따르면, 이러한 자기장을 저장할 수 있는 인덕터를 제공한다.

도 4a 내지 도 4f는 본 발명의 바람직한 실시예에 따른 코어부를 삽입한 인덕터의 제조 방법을 설명하기 위한 단면도들이다.

먼저, 도 4a에 도시된 바와 같이, 기판(100) 상에 메탈층을 소정의 두께로 증착하여 형성한 후, 포토 및 식각 공정을 이용하여 메탈층을 패터닝하여 하부 인덕터(102)를 형성한다. 도면에서, ⓧ은 전류가 들어가는 방향을 ⓞ은 전류가 나오는 방향을 각각 나타낸다.

그리고 나서, 도 4b에 도시된 바와 같이, 하부 인더터(102) 상에 제 1의 메탈간 유전체(IMD; inter-metal dielectric) 층(104)를 형성한다.

다음 단계로, 도 4c에 도시된 바와 같이, 화학적 기계적 연마(CMP; chemical mechanical polishing)를 수행하여 제 1의 IMD 층(104)을 평탄화한다. 그리고 나서, 자성층(106)을 평탄화된 제 1의 IMD 층(104) 상에 형성한다. 본 발명의 바람직한 실시예에 따르면, 이때 형성되는 자성층(106)은 인덕터의 코어부로 사용가능한 연자성 물질로 형성하는 것이 바람직하다.

도 4d에 도시된 바와 같이, 마스크를 써서 포토 및 식각 작업을 진행하여, 자성층(106)을 소정 형상으로 패터닝 한다. 이때의 소정 형상은 코일부인 하부 인덕터(102)에 의하여 형성되는 자기장을 효율적으로 저장하기 위하여 코일부인 하부 인덕터(102)의 분포 영역보다 조금 더 넓게 형성한다.

이어서, 도 4e에 도시된 바와 같이, 제 2의 IMD 층(108)을 자성층(106) 상에 형성한 후, CMP 공정을 진행하여 제 2의 IMD 층(108)을 평탄화한다.

다음 단계로, 도면에 도시되지는 않았지만, 비아(via)를 형성하기 위하여 포토 및 식각 공정을 수행하고, 비아 갭을 충진하기 위한 공정을 수행한다.

그리고 나서, 도 4f에 도시한 바와 같이, 상단부에 상부 인덕터(110)를 형성한다. 이때, 상단부 인덕터(110)가 상부 메탈이면 Rs를 줄이기 위하여 두께를 키울 수 있고, 상부 메탈이 아니면 일반 두께를 적용한다. 그리고, 상부 인덕터(110)는 하부 인덕터(102)와 같은 형태로 만들어지는 것이 바람직하며, 코일부의 회전 방향은 도 5에 도시한 바와 같이 반드시 반대 방향으로 형성하여야 한다.

도 6은 본 발명의 바람직한 실시예에 따라 형성된 코어부가 삽입된 인덕터를 도시하는 단면도이다.

도 6에 도시한 바와 같이, 상부 및 하부 인덕터(110, 102)의 코일 형태를 반대로 진행한 것은 두 개의 인덕터 사이에 형성되어지는 자기장의 방향을 같게 만들면 두 개의 자기장이 중첩되어 자성층 코어부에 의해 저장할 수 있는 자기장의 양이 커지게 되어 인덕터의 효율을 키울수 있기 때문이다. 도면에서 화살표로 도시한 선분이 자기장의 형태를 나타낸다.

본 발명을 본 명세서 내에서 몇몇 바람직한 실시예에 따라 기술하였으나, 당업자라면 첨부한 특허 청구 범위에서 개시된 본 발명의 진정한 범주 및 사상으로부터 벗어나지 않고 많은 변형 및 향상이 이루어질 수 있다는 것을 알 수 있을 것이다.

상기한 바와 같이 본 발명은 현재 나선형 형태 인덕터를 중첩하여 사용하되 두 인덕터의 방향을 반대로 하여 인덕터 사이에 형성되어지는 자기장의 양을 늘릴 수 있는 효과를 갖는다.

또한, 중첩되어 저장되는 자기장은 기판부를 향하지 않고 인덕터와 평행이기 때문에 기판에 의한 자기장의 손실을 억제할 수 있을 뿐만 아니라 자기장으로부터 기판에 의해 유도되어지는 2차 전류에 의한 메인 셀(main cell)의 피해를 막을 수 있는 장점이 있다.

Claims (4)

1. 기판 상에 메탈층을 소정의 두께로 증착하여 형성한 후, 포토 및 식각 공정을 이용하여 메탈층을 패터닝하여 하부 인덕터를 형성하는 단계와,

   상기 하부 인더터 상에 제 1의 IMD 층을 형성하는 단계와,

   CMP를 수행하여 상기 제 1의 IMD 층을 평탄화하는 단계와,

   자성층을 평탄화된 상기 제 1의 IMD 층 상에 형성하는 단계와,

   마스크를 써서 포토 및 식각 작업을 진행하여, 상기 자성층을 소정 형상으로 패터닝하는 단계와,

   상기 제 2의 IMD 층을 상기 자성층 상에 형성한 후, CMP 공정을 진행하여 상기 제 2의 IMD 층을 평탄화하는 단계와,

   비아(via)를 형성하기 위하여 포토 및 식각 공정을 수행하고, 비아 갭을 충진하기 위한 공정을 수행하는 단계와,

   상단부에 상부 인덕터를 형성하는 단계를

   포함하는 것을 특징으로 하는 코어부를 삽입한 인덕터 제조방법.
2. 제 1항에 있어서, 상기 자성층은 인덕터의 코어부로 사용가능한 연자성 물질로 형성하는 것을 특징으로 하는 코어부를 삽입한 인덕터 제조방법.
3. 제 1항에 있어서, 상기 소정 형상은 코일부인 상기 하부 인덕터에 의하여 형성되는 자기장을 효율적으로 저장하기 위하여 코일부인 상기 하부 인덕터의 분포 영역보다 조금 더 넓게 형성하는 것을 특징을 하는 코어부를 삽입한 인덕터 제조방법.
4. 제 1항에 있어서, 상기 상부 인덕터는 상기 하부 인덕터와 같은 형태로 만들어지며 상기 코일부의 회전 방향은 서로 반대 방향으로 형성하는 것을 특징으로 하는 코어부를 삽입한 인덕터 제조방법.