KR20050065171A - 코어부를 삽입한 인덕터를 제조 방법 - Google Patents
코어부를 삽입한 인덕터를 제조 방법 Download PDFInfo
- Publication number
- KR20050065171A KR20050065171A KR1020030096939A KR20030096939A KR20050065171A KR 20050065171 A KR20050065171 A KR 20050065171A KR 1020030096939 A KR1020030096939 A KR 1020030096939A KR 20030096939 A KR20030096939 A KR 20030096939A KR 20050065171 A KR20050065171 A KR 20050065171A
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- forming
- imd layer
- core
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
코어부를 삽입한 인덕터를 제조하는 방법이 개시된다. 개시된 방법은 제 1 IMD 층이 형성된 기판을 준비하는 단계와, 제 1 IMD 층 상에 하부 코어를 형성하는 단계와, 하부 코어 상에 제 2 IMD 층을 형성하는 단계와, 제 2 IMD 층 상에 하부 인덕터를 형성하는 단계와, 하부 인덕터 상에 제 3 IMD 층을 형성하는 단계와, 제 3 IMD 층 상에 상부 인덕터를 형성하는 단계와, 상부 인덕터 상에 제 4 IMD 층을 형성하는 단계 및 제 4 IMD 층 상에 상부 코어를 형성하는 단계를 포함한다. 따라서, 스피럴 형태 인덕터를 중첩하여 사용하되 두 인덕터의 방향을 같게 하여 인덕터 상부 및 하부에 형성되어지는 자기장의 양을 늘릴 수 있는 효과가 있다.
Description
본 발명은 반도체 제조 방법에 관한 것으로서, 보다 상세하게는, 코어부를 삽입한 인덕터를 제조하는 방법에 관한 것이다.
근래에, 개인용 휴대 통신의 발전으로 인하여 RF 아날로그 IC의 개발이 필요함에 따라 수동 소자인 인덕터의 집적화가 요구되어진다. 현재 인덕터의 집적화는 코일부의 Rs를 줄이기 위하여 두꺼운 상부 메탈부를 코일부로 이용하는 인덕터의 형태로 이루어진다.
도 1은 종래의 가장 일반적인 상부 메탈이 스피럴(spiral) 형태의 코일로 이루어진 인덕터를 도시한다.
도 1에 도시한 바와 같이, 현재 연구되어지는 인덕터(10)는 상부 메탈(12)을 스피럴 형태의 코일로 형성한 인덕터(10)가 주를 이루고 있다. 이러한 인덕터(10)는 기판(14)을 향하여 자기장이 형성되어지므로 전기전도성을 갖는 실리콘 기판에 자기장에 의한 유도전류가 발생하여 인덕터의 Q값이 떨어지며 심지어는 메인칩(main chip)에 뜻하지 않는 전류가 유입되어 손상을 주는 문제가 발생한다.
도 2는 종래의 스택형의 인덕터를 설명하기 위한 단면도이다.
도 2에 도시한 바와 같이, 코일부의 Rs를 줄이기 위하여 두껍게 적용할 수 있는 상부 메탈부를 코일부로 사용하지만 자기장에 세기를 크게하기 위하여 두개 이상의 메탈층에서 인덕터를 형성하여 스택된 형태로 사용하기도 한다. 이러한 스택형 인덕터 역시 코일부의 중심부에 존재하는 자기장을 저장하는데 사용한다.
이러한 인덕터(20)는 효율을 증가시키기 위하여 스택된 형태의 구조를 이루어 효율은 증가할 수 있으나 기판(22)으로 향하는 자기장이 더욱 강하게 되어 피해가 증가되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 두개의 평면 인덕터를 스택 형태로 제조하되 스택 인덕터 위 아래에 코어부를 삽입하여 기판쪽으로 형성되는 자기장이 아닌 인덕터와 평행한 방향으로 형성되어지는 자기장을 모을 수 있는 인덕터를 제조하여 인덕터의 성능을 개선시킬 수 뿐만 아니라 기판으로 흘러들어가는 자기장에 의한 인덕터의 성능 저하 및 메인 칩의 손실을 막을 수 있는 코어부를 삽입한 인덕터를 제조 방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 현재 연구되는 인덕터를 그대로 중첩하여 사용하되 두개의 인덕터 위 아래에 연자성증인 코어부를 삽입하면 코어부를 사용하지 않는 인덕터 대비 효율을 개선시킬 수 있는 코어부를 삽입한 인덕터를 제조 방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은 기판을 향하는 인덕터 코일중심부에 형성되어지는 자기장을 이용하지 않고 코일부 각 턴에 의해 형성되는 인덕터에 평행한 방향의 자기장을 이용함으로써 기판에 의한 자기장의 손실을 억제할 수 있을 뿐만 아니라 자기장으로부터 기판에 의해 유도되어지는 2차 전류에 의한 메인 칩의 피해를 줄일 수 있는 코어부를 삽입한 인덕터를 제조 방법을 제공하는데 있다.
상기와 같은 목적을 실현하기 위한 본 발명은 제 1 IMD 층이 형성된 기판을 준비하는 단계와, 제 1 IMD 층 상에 하부 코어를 형성하는 단계와, 하부 코어 상에 제 2 IMD 층을 형성하는 단계와, 제 2 IMD 층 상에 하부 인덕터를 형성하는 단계와, 하부 인덕터 상에 제 3 IMD 층을 형성하는 단계와, 제 3 IMD 층 상에 상부 인덕터를 형성하는 단계와, 상부 인덕터 상에 제 4 IMD 층을 형성하는 단계 및 제 4 IMD 층 상에 상부 코어를 형성하는 단계를 포함하는 것을 특징으로 코어부를 삽입한 인덕터를 제조 방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 3은 스피럴 유형의 인덕터 코일부의 전류 방향에 의해 형성되는 유도 자기장의 방향을 설명하기 위한 도면이다.
도 3를 참조하면, 스피럴 유형의 인덕터에서의 코일부(30)의 전류 방향에 의해 형성되어지는 유도자기장의 방향이 도시된다. 자기장(40)은 코일부(30)의 중심부에서 인덕터(50)에 수직방향으로만 중첩되는 것이 아니라 인덕터(50의 상단 및 하단부에도 중첩된 자기장(31, 32)이 존재한다. 본 발명은 이 자기장을 저장할 수 있는 인덕터(50)이다.
도 4a 내지 도 4i는 본 발명의 바람직한 실시예에 따른 코어부를 삽입한 인덕터를 제조 방법을 설명하기 위한 단면도들이다.
먼저, 도 4a 도시한 바와 같이, 하부 코어(106)를 형성하기 위하여 기판(100) 상에 형성된 제 1 층간 유전막(IMD; intermetal dielectric)(102) 상에 하부 연자성층(104)을 증착한다. 이때, 본 발명의 바람직한 실시예에 따르면, 연자성물질은 CoZrNb를 사용하였다. CoZrNb 자성막은 Co가 비결정질 상태에서만 연자성특성을 나타내므로 비결정화시키기 위하여 Zr를 첨가하는 것이 바람직하다. Zr을 첨가하여 Co가 비결정질화될 경우 음의 자왜값을 나타내어 자기장을 저장시 코어부 주위에 압축응력장이 형성되어 인덕터의 효율을 저하시키므로 이를 보상하기 위하여 양의 자왜값을 갖는 Nb을 첨가한다. Co에 이물질이 많이 첨가될수록 자성막의 포화자화값이 감소하여 인덕터 코어의 효율이 감소하므로 그 첨가비율은 Zr 8 at%, Nb 12at%로 한다. 따라서, Co에 Zr 8at%, Nb 12at%가 첨가된 합금막을 Target으로 하여 스퍼터링 방식으로 제조하며 기판의 온도가 낮을수록 비결정질 형성이 용이하므로 기판의 온도는 -10 ??를 유지한다.
다음 단계로, 도 4b에 도시한 바와 같이, 마스크를 이용하여 포토 및 식각 공정을 진행하여 하부 연자성층(104)를 패터닝하여 하부 코어(106)를 형성한다. 이때, 자성층의 분포 영역은 코일부에 의해 형성되는 자기장을 효율적으로 저장하기 위하여 코일부의 분포영역보다 조금 더 넓게 한다.
이어서, 도 4c에 도시한 바와 같이, 하부 코어(106) 상에 제 2 IMD 층(108)을 형성한 후 화학적 기계적 연마(CMP; chemical mechanical polishing) 공정을 진행하여 제 2 IMD 층(108)을 평탄화시킨다.
계속하여, 도 4d에 도시한 바와 같이, 평탄화된 제 2 IMD 층(108) 상에 메탈층을 형성한 후 소정형상으로 패터닝하여 하부 인덕터(110)을 형성한다.
이어서, 도 4e에 도시한 바와 같이, 하부 인덕터(110) 상에 제 3 IMD 층(112)을 형성한 후 CMP 공정으로 제 3 IMD 층(112)을 평탄화시킨다.
그리고 나서, 도 4f에 도시한 바와 같이, 평탄화된 제 3 IMD 층(112) 상에 메탈층을 형성한 후 소정형상으로 패터닝하여 상부 인덕터(114)를 형성한다. 이때 상부 인덕터(114)가 상부 메탈이면 Rs를 줄이기 위하여 두께를 두껍게 형성하는 것이 바람직하다.
이어서, 도 4g에 도시한 바와 같이, 상부 인덕터(114) 상에 제 4 IMD 층(116)을 형성한 후 CMP 공정으로 제 4 IMD 층(116)을 평탄화시킨다.
계속하여, 도 4h에 도시한 바와 같이, 상부 코어(118)를 형성하기 위하여 제 4 IMD 층(116) 상에 상부 연자성층(118)을 증착한 후 마스크를 써서 포토 및 식각공정을 수행하여 상부 연자성층(118)을 소정형상으로 패터닝하여 상부 코어(120)을 형성한다.
이 때, 본 발명의 바람직한 실시예에 의하면 상부 연자성층(118)의 증착 방법은 하부 연자성층(104)의 증착 방법과 동일하며, 상부 코어(120) 역시 상부 인덕터(114)가 형성된 부분보다 넓게 형성하는 것이 바람직하다.
다음 단계로, 도 4i에 도시한 바와 같이, 마스크를 써서 포토 및 식각 공정을 수행하여 상부 연자성층(118)을 소정형상으로 패터닝하여 상부 코어(120)을 형성한다. 이때, 본 발명의 바람직한 실시예에 따르면, 상부 코어(120) 역시 상부 인덕터(114)가 형성된 부분보다 넓게 형성하는 것이 바람직하다.
본 발명의 바람직한 실시예에 따라 완성된 인덕터는 상부 및 하부 인덕터의 코일 형태를 같게 형성한 것은 두개의 인덕터 상부 및 하부에 형성되는 자기장의 방향을 같게 만들어 두개의 자기장이 중첩되어 자성층 코어부에 의해 저장할 수 있는 자기장의 양이 커지게 되어 인덕터의 효율을 키울 수 있기 때문이다. 두개의 인덕터에 의해 형성되어지는 자기장의 형태은 도 4i의 화살표 방향과 같다. 인덕터 코일부의 중심에 형성되어지는 자기장이 아닌 인덕터에 평행으로 형성되는 자기장을 저장할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불구하며, 당해 분야에서 통상적인 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 첨부된 특허청구범위로 정해져야 할 것이다.
상기한 바와 같이 본 발명은 스피럴 형태 인덕터를 중첩하여 사용하되 두 인덕터의 방향을 같게 하여 인덕터 상부 및 하부에 형성되어지는 자기장의 양을 늘릴 수 있는 효과가 있다.
또한, 본 발명의 바람직한 실시예에 따르면, 중첩되어 저장되어 자기장은 기판부를 향하지 않고 인덕터와 평행이기 때문에 기판에 의한 자기장의 손실을 억제할 수 있을 뿐만 아니라 자기장으로부터 기판에 의해 유도되어지는 2차 전류에 의한 메인 셀의 피해를 막을 수 있는 장점도 있다.
도 1은 종래의 가장 일반적인 상부 메탈이 스피랄 형태의 코일로 이루어진 인덕터를 도시한다.
도 2는 종래의 스택형의 인덕터를 설명하기 위한 단면도이다.
도 3은 스피럴 유형의 인덕터 코일부의 전류 방향에 의해 형성되는 유도 자기장의 방향을 설명하기 위한 도면이다.
도 4a 내지 도 4i는 본 발명의 바람직한 실시예에 따른 코어부를 삽입한 인덕터를 제조 방법을 설명하기 위한 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 기판 102 : 제 1 IMD 층
104 : 하부연자성층 106 : 하부 코어
108 : 제 2 IMD 층 110 : 하부 인덕터
112 : 제 3 IMD 층 114 : 상부 인덕터
116 : 제 4 IMD 층 118 : 상부 연자성
120 : 상부 코어
Claims (4)
- 제 1 IMD 층이 형성된 기판을 준비하는 단계;상기 제 1 IMD 층 상에 하부 코어를 형성하는 단계;상기 하부 코어 상에 제 2 IMD 층을 형성하는 단계;상기 제 2 IMD 층 상에 하부 인덕터를 형성하는 단계;상기 하부 인덕터 상에 제 3 IMD 층을 형성하는 단계;상기 제 3 IMD 층 상에 상부 인덕터를 형성하는 단계;상기 상부 인덕터 상에 제 4 IMD 층을 형성하는 단계; 및상기 제 4 IMD 층 상에 상부 코어를 형성하는 단계를포함하는 것을 특징으로 코어부를 삽입한 인덕터를 제조 방법.
- 제 1항에 있어서,상기 상부 인덕터 및 상기 하부 인덕터의 회전 방향이 동일하여 두개의 인덕터 상부 및 하부에 형성되는 자기장이 중첩되는 것을 특징으로 하는 코어부를 삽입한 인덕터를 제조 방법.
- 제 1항에 있어서,상기 상부 및 하부 인덕터의 상부와 하부에 각각 연자성층으로 형성된 상부 및 하부 코어를 형성하여 성능을 향상시키는 것을 특징으로 하는 코어부를 삽입한 인덕터를 제조 방법.
- 제 1 항에 있어서,상기 상부 및 하부 코어는 CoZrNb을 스퍼터링 방식으로 증착하여 형성하며, 그 조성이 Co 80 at%, Zr 8 at%, Nb 12 at%인 것을 특징으로 하는 코어부를 삽입한 인덕터를 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030096939A KR20050065171A (ko) | 2003-12-24 | 2003-12-24 | 코어부를 삽입한 인덕터를 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030096939A KR20050065171A (ko) | 2003-12-24 | 2003-12-24 | 코어부를 삽입한 인덕터를 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050065171A true KR20050065171A (ko) | 2005-06-29 |
Family
ID=37256699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030096939A KR20050065171A (ko) | 2003-12-24 | 2003-12-24 | 코어부를 삽입한 인덕터를 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050065171A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764555B1 (ko) * | 2005-11-23 | 2007-10-09 | 송만호 | 인덕터 및 인덕터의 가압 성형 방법 |
-
2003
- 2003-12-24 KR KR1020030096939A patent/KR20050065171A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764555B1 (ko) * | 2005-11-23 | 2007-10-09 | 송만호 | 인덕터 및 인덕터의 가압 성형 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8205324B2 (en) | Method of fabricating an inductor structure | |
| US7365627B2 (en) | Metal-insulator-metal transformer and method for manufacturing the same | |
| US8686522B2 (en) | Semiconductor trench inductors and transformers | |
| US6940147B2 (en) | Integrated inductor having magnetic layer | |
| US20130106552A1 (en) | Inductor with multiple polymeric layers | |
| US11361889B2 (en) | Magnetic inductor with multiple magnetic layer thicknesses | |
| JPH08250332A (ja) | ３次元集積回路インダクタ | |
| KR100998962B1 (ko) | 코어부를 삽입한 인덕터 제조방법 | |
| US11479845B2 (en) | Laminated magnetic inductor stack with high frequency peak quality factor | |
| CN110400680A (zh) | 线圈部件及其制造方法 | |
| JP5823573B2 (ja) | 集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ（ｍｒａｍ） | |
| US11367569B2 (en) | Stress management for thick magnetic film inductors | |
| US10607759B2 (en) | Method of fabricating a laminated stack of magnetic inductor | |
| US10396144B2 (en) | Magnetic inductor stack including magnetic materials having multiple permeabilities | |
| US20030231093A1 (en) | Microelectronic inductor structure with annular magnetic shielding layer | |
| JP4200631B2 (ja) | オンチップ・コイルとその製造方法 | |
| US8395233B2 (en) | Inductor structures for integrated circuit devices | |
| JP2002289436A (ja) | インダクタンス素子 | |
| JP2007081349A (ja) | インダクタ | |
| US11037717B2 (en) | Integrated magnetic device with variable inductance and method for making such a device | |
| KR20050065171A (ko) | 코어부를 삽입한 인덕터를 제조 방법 | |
| KR20050097555A (ko) | 코어부를 삽입한 인덕터 제조 방법 | |
| JP2023553310A (ja) | 硬質強磁性バイアス層を有する磁気コア、および当該磁気コアを含む構造 | |
| US8216860B2 (en) | Method of fabricating semiconductor device | |
| US11984411B2 (en) | Semiconductor structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |